JP2007073143A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007073143A JP2007073143A JP2005259910A JP2005259910A JP2007073143A JP 2007073143 A JP2007073143 A JP 2007073143A JP 2005259910 A JP2005259910 A JP 2005259910A JP 2005259910 A JP2005259910 A JP 2005259910A JP 2007073143 A JP2007073143 A JP 2007073143A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- back bias
- nmos transistor
- bias voltage
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
【解決手段】 本発明の半導体記憶装置において、センスアンプの1対の第1のNMOSトランジスタに印加すべきバックバイアス電圧VBBを発生するVBB発生回路12は、第1のNMOSトランジスタと動作特性が略同一のNMOSトランジスタTN10、抵抗R1、抵抗R2からなる直列回路とコンパレータ30を含むレベル検知回路20と、リングオシレータ21と、チャージポンプ22から構成され、NMOSトランジスタTN10のしきい値電圧Vtnに応じて、Vtnが上昇した場合はVBBの絶対値を減少させ、Vtnが低下した場合はVBBの絶対値を増加させるようにフィードバック制御を行う。このような制御の下で、Nチャネル先行センス方式に従うセンス動作が行われる。
【選択図】 図3
Description
I・R1+VGS=VREF1−V(N1) (1)
となる。この電流Iは、NMOSトランジスタTN10を流れるドレイン電流IDSに一致する。そして、コンパレータ30のプラス側入力端子とマイナス側入力端子が同レベルになるようにフィードバックがかかり、電圧V(N1)が基準電圧VREF2と同レベルになるように制御されるので、(1)式は、
I・R1+VGS=VREF1−VREF2 (2)
と表すことができる。よって、(2)式から電流Iは、
I=(VREF1−VREF2−VGS)/R1 (3)
と表すことができる。
一方、電流Iは抵抗R2にも流れるので、
I・R2=VREF2−VBB (4)
と表すことができる。よって、(3)式及び(4)式から、
VBB=R2・(VREF2−VREF1+VGS)/R1+VREF2 (5)
が導かれる。IDS=1μAのときのゲートソース間電圧VGSが、NMOSトランジスタTN10のしきい値電圧Vtnとして定義されるので、この場合には(5)式のゲートソース間電圧VGSをしきい値電圧Vtnで置き換えて、
VBB=R2・(VREF2−VREF1+Vtn)/R1+VREF2 (6)
と表すことができる。(6)式において、バックバイアス電圧VBBの変化分ΔVBBと、しきい値電圧Vtnの変化分ΔVtnに着目すると、
ΔVBB=(R2/R1)・ΔVtn (7)
という関係が成り立つ。よって、比例係数R2/R1によりΔVtnとΔVBBが比例して変化するので、抵抗R1、R2を適切に選択すれば、ΔVtnとΔVBBを好ましい関係に設定可能となる。ここで、バックバイアス電圧VBBが負となる動作点を設定することを前提にすれば、しきい値電圧Vtnが上昇するとバックバイアス電圧VBBの絶対値が減少するとともに、しきい値電圧Vtnが低下するとバックバイアス電圧VBBの絶対値が増加することになる。
VBB=R4・(VREF2−VREF1+Vtn)/R3+VREF2 (8)
と表すことができるとともに、第1の実施例の(7)式は、
ΔVBB=(R4/R3)・ΔVtn (9)
と表すことができる。よって、(7)、(8)式に含まれる可変抵抗R3、R4の値を適切に調整することにより、所望の特性に調整することができる。例えば、製造プロセスによるしきい値電圧Vtnのばらつきを、可変抵抗R3、R4により予め調整しておけば、VBB発生回路12の動作において、温度変動等に起因するしきい値電圧Vtnの変動を打ち消すように制御可能となる。
11…VDL発生回路
12…VBB発生回路
20…レベル検知回路
21…リングオシレータ
22…チャージポンプ
30…コンパレータ
TN1、TN2…NMOSトランジスタ(本発明の第1のNMOSトランジスタ)
TN10…NMOSトランジスタ(本発明の第2のNMOSトランジスタ)
TP1、TP2…PMOSトランジスタ
201…NAND回路
202、203…インバータ
204…容量
BLT、BLN…ビット線
MC…メモリセル
R1、R2…抵抗
R3、R4…可変抵抗
Claims (6)
- 相補対をなすビット線対に接続された1対の第1のNMOSトランジスタと1対のPMOSトランジスタから構成され、前記ビット線対に形成されたメモリセルの微小電位を増幅するセンスアンプと、
前記第1のNMOSトランジスタと動作特性が略同一の第2のNMOSトランジスタに所定の電流を流して前記第1のNMOSトランジスタに印加すべきバックバイアス電圧を発生し、前記第2のNMOSトランジスタのしきい値電圧に応じて、当該しきい値電圧が上昇した場合は前記バックバイアス電圧の絶対値を減少させ、当該しきい値電圧が低下した場合は前記バックバイアス電圧の絶対値を増加させるようにフィードバック制御を行うバックバイアス電圧発生回路と、
を備え、前記センスアンプのセンス動作時において前記1対の第1のNMOSトランジスタを先行して動作させ、所定の時間経過後に前記1対のPMOSトランジスタを動作させるように制御を行うことを特徴とする半導体記憶装置。 - 前記バックバイアス電圧発生回路は、前記第2のNMOSトランジスタのドレイン及びゲートに接続された第1の抵抗と、前記第2のNMOSトランジスタのソースに接続された第2の抵抗を含む直列回路を構成し、所定のドレイン電流が流れた状態の前記第2のNMOSトランジスタのソースの電圧レベルを検知するレベル検知回路を含み、当該レベル検知回路の検知出力に応じて前記バックバイアス電圧の電圧レベルを制御することを特徴とする請求項1に記載の半導体記憶装置。
- 前記直列回路の両端は、前記第1の抵抗側が前記バックバイアス電圧よりレベルが高い第1の基準電圧に接続されるとともに前記第2の抵抗側が前記バックバイアス電圧に接続され、
前記レベル検知回路は、前記第2のNMOSトランジスタのソースが一方の入力端子に接続されるとともに前記バックバイアス電圧よりレベルが高く前記第1の基準電圧よりレベルが低い第2の基準電圧が他方の入力端子に印加されたコンパレータを含むことを特徴とする請求項2に記載の半導体記憶装置。 - 前記バックバイアス電圧発生回路は、前記バックバイアス電圧の変化分ΔVBBと、前記しきい値電圧の変化分ΔVtnと、前記第1の抵抗の抵抗値R1と、前記第2の抵抗の抵抗値R2を用いて、
ΔVBB=(R2/R1)・ΔVtn
の関係が成り立つように前記フィードバック制御を行うことを特徴とする請求項2又は3に記載の半導体記憶装置。 - 前記第1の抵抗及び前記第2の抵抗は、可変抵抗であることを特徴とする請求項2から4のいずれかに記載の半導体記憶装置。
- 前記ゲート電圧発生回路は、前記レベル検知回路の検知出力に応じて発振動作が制御されるリングオシレータと、当該リングオシレータの発振出力に基づくチャージポンピング動作により前記ゲート電圧を発生するチャージポンプを含んで構成されることを特徴とする請求項1から5のいずれかに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259910A JP2007073143A (ja) | 2005-09-07 | 2005-09-07 | 半導体記憶装置 |
US11/516,701 US7362636B2 (en) | 2005-09-07 | 2006-09-07 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259910A JP2007073143A (ja) | 2005-09-07 | 2005-09-07 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073143A true JP2007073143A (ja) | 2007-03-22 |
Family
ID=37829914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005259910A Pending JP2007073143A (ja) | 2005-09-07 | 2005-09-07 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7362636B2 (ja) |
JP (1) | JP2007073143A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8055588B2 (en) * | 1999-05-19 | 2011-11-08 | Digimarc Corporation | Digital media methods |
US8509018B2 (en) * | 2010-08-12 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier with adjustable back bias |
KR20130053603A (ko) * | 2011-11-15 | 2013-05-24 | 에스케이하이닉스 주식회사 | 증폭 회로 및 반도체 메모리 장치 |
CN104464824B (zh) * | 2013-09-17 | 2017-12-01 | 中芯国际集成电路制造(北京)有限公司 | 存储阵列中的mos管阈值电压的测试方法 |
US9911471B1 (en) * | 2017-02-14 | 2018-03-06 | Micron Technology, Inc. | Input buffer circuit |
EP3477837A1 (en) * | 2017-10-25 | 2019-05-01 | ams AG | Charge pump structure with regulated output voltage |
KR102413984B1 (ko) * | 2017-11-23 | 2022-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60253254A (ja) * | 1984-05-29 | 1985-12-13 | Toshiba Corp | Mosトランジスタ閾値の自動設定装置 |
JPH02246089A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路 |
JPH07176622A (ja) * | 1993-12-20 | 1995-07-14 | Nippon Telegr & Teleph Corp <Ntt> | Mos型電界効果トランジスタ集積回路 |
JPH08235861A (ja) * | 1994-12-20 | 1996-09-13 | Samsung Electron Co Ltd | 半導体メモリ装置のビット線感知回路 |
JP2000268574A (ja) * | 1999-03-12 | 2000-09-29 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6879534B2 (en) * | 2002-11-01 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Method and system for minimizing differential amplifier power supply sensitivity |
JP4416409B2 (ja) * | 2003-01-16 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
2005
- 2005-09-07 JP JP2005259910A patent/JP2007073143A/ja active Pending
-
2006
- 2006-09-07 US US11/516,701 patent/US7362636B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60253254A (ja) * | 1984-05-29 | 1985-12-13 | Toshiba Corp | Mosトランジスタ閾値の自動設定装置 |
JPH02246089A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路 |
JPH07176622A (ja) * | 1993-12-20 | 1995-07-14 | Nippon Telegr & Teleph Corp <Ntt> | Mos型電界効果トランジスタ集積回路 |
JPH08235861A (ja) * | 1994-12-20 | 1996-09-13 | Samsung Electron Co Ltd | 半導体メモリ装置のビット線感知回路 |
JP2000268574A (ja) * | 1999-03-12 | 2000-09-29 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070053234A1 (en) | 2007-03-08 |
US7362636B2 (en) | 2008-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100665643B1 (ko) | 전압 공급 회로 및 반도체 메모리 | |
KR100454259B1 (ko) | 모니터링회로를 가지는 반도체메모리장치 | |
JP2000149547A (ja) | 半導体記憶装置 | |
TWI409824B (zh) | 使用動態參考電壓之單端感應放大器及其運作方法 | |
JP2006309916A (ja) | 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法 | |
JP2007073143A (ja) | 半導体記憶装置 | |
KR20090112297A (ko) | 메모리소자의 센스앰프제어회로 및 그 제어방법 | |
US7567469B2 (en) | Over driving pulse generator | |
KR100798797B1 (ko) | 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법 | |
US20120218019A1 (en) | Internal voltage generating circuit and testing method of integrated circuit using the same | |
KR100889311B1 (ko) | 비트라인 감지증폭기를 포함하는 반도체메모리소자 | |
US20130121099A1 (en) | Amplifier circuit and semiconductor memory device | |
US6614270B2 (en) | Potential detecting circuit having wide operating margin and semiconductor device including the same | |
US7839204B2 (en) | Core voltage generation circuit and semiconductor device having the same | |
JP5580179B2 (ja) | 半導体装置 | |
JP5727211B2 (ja) | 半導体装置 | |
US20070280020A1 (en) | Semiconductor memory device having local sense amplifier | |
US8368460B2 (en) | Internal voltage generation circuit and integrated circuit including the same | |
US20240120890A1 (en) | Sensing and amplifying circuit related to a sensing margin | |
US7671668B2 (en) | Core voltage generation circuit | |
KR100939169B1 (ko) | 전압 발생 장치 | |
KR100613445B1 (ko) | 고전압 감지회로 및 이를 이용한 고전압 펌핑장치 | |
KR100792364B1 (ko) | 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치 | |
US7505333B2 (en) | High voltage detecting circuit for semiconductor memory device and method of controlling the same | |
KR100641356B1 (ko) | 반도체 메모리 장치의 내부 전원전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20071119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |