JPH07176622A - Ｍｏｓ型電界効果トランジスタ集積回路 - Google Patents
Ｍｏｓ型電界効果トランジスタ集積回路Info
- Publication number
- JPH07176622A JPH07176622A JP5344981A JP34498193A JPH07176622A JP H07176622 A JPH07176622 A JP H07176622A JP 5344981 A JP5344981 A JP 5344981A JP 34498193 A JP34498193 A JP 34498193A JP H07176622 A JPH07176622 A JP H07176622A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- circuit
- mos
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ型電界効果トランジスタ集積回路本体
のＭＯＳ型電界効果トランジスタに製造のばらつきを有
しても、ＭＯＳ型電界効果トランジスタを予定の閾値電
圧で動作させ、それによってＭＯＳ型電界効果トランジ
スタ集積回路本体に予定の動作を行なわせる。 【構成】 ＭＯＳ型電界効果トランジスタ集積回路本体
のＭＯＳ型電界効果トランジスタの半導体基板（バック
ゲート）に基板バイアス用電圧発生回路からの基板バイ
アス用電圧を印加させるようにし、そして、この場合、
基板バイアス用電圧を、ＭＯＳ型電界効果トランジスタ
集積回路本体のＭＯＳ型電界効果トランジスタと同様の
閾値電圧ＭＯＳ型電界効果トランジスタの測定された閾
値電圧と基準電圧との比較出力に応じて、発振回路を発
振状態または非発振状態に制御し、その制御された発振
回路の発振出力の整流出力で得る。
のＭＯＳ型電界効果トランジスタに製造のばらつきを有
しても、ＭＯＳ型電界効果トランジスタを予定の閾値電
圧で動作させ、それによってＭＯＳ型電界効果トランジ
スタ集積回路本体に予定の動作を行なわせる。 【構成】 ＭＯＳ型電界効果トランジスタ集積回路本体
のＭＯＳ型電界効果トランジスタの半導体基板（バック
ゲート）に基板バイアス用電圧発生回路からの基板バイ
アス用電圧を印加させるようにし、そして、この場合、
基板バイアス用電圧を、ＭＯＳ型電界効果トランジスタ
集積回路本体のＭＯＳ型電界効果トランジスタと同様の
閾値電圧ＭＯＳ型電界効果トランジスタの測定された閾
値電圧と基準電圧との比較出力に応じて、発振回路を発
振状態または非発振状態に制御し、その制御された発振
回路の発振出力の整流出力で得る。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型電界効果トラ
ンジスタを用いたＭＯＳ型電界効果トランジスタ集積回
路に関する。
ンジスタを用いたＭＯＳ型電界効果トランジスタ集積回
路に関する。
【０００２】
【従来の技術】従来、図２を伴って次に述べるＭＯＳ型
電界効果トランジスタ集積回路が提案されている。
電界効果トランジスタ集積回路が提案されている。
【０００３】すなわち、ＭＯＳ型電界効果トランジスタ
を用いたＭＯＳ型電界効果トランジスタ集積回路本体１
を有する。
を用いたＭＯＳ型電界効果トランジスタ集積回路本体１
を有する。
【０００４】この場合、ＭＯＳ型電界効果トランジスタ
集積回路本体１のＭＯＳ型電界効果トランジスタＭは、
ｎチャンネル型のＭＯＳ型電界効果トランジスタの複
数、またはｐチャンネル型のＭＯＳ型電界効果トランジ
スタの複数、もしくはｎチャンネル型のＭＯＳ型電界効
果トランジスタの複数及びｐチャンネル型ＭＯＳ型電界
効果トランジスタの複数を総称しているものとする。ま
た、ＭＯＳ型電界効果トランジスタＭのドレインが、直
接的にまたは他のＭＯＳ型電界効果トランジスタなどを
通じて電源付与端子１ａに導出され、また、ＭＯＳ型電
界効果トランジスタＭのソ―スが、同様に直接的にまた
は他のＭＯＳ型電界効果トランジスタなどを通じて接地
され、さらに、ＭＯＳ型電界効果トランジスタＭの半導
体基板（バックゲ―ト）がバイアス用電圧印加端子１ｂ
に導出されているものとする。
集積回路本体１のＭＯＳ型電界効果トランジスタＭは、
ｎチャンネル型のＭＯＳ型電界効果トランジスタの複
数、またはｐチャンネル型のＭＯＳ型電界効果トランジ
スタの複数、もしくはｎチャンネル型のＭＯＳ型電界効
果トランジスタの複数及びｐチャンネル型ＭＯＳ型電界
効果トランジスタの複数を総称しているものとする。ま
た、ＭＯＳ型電界効果トランジスタＭのドレインが、直
接的にまたは他のＭＯＳ型電界効果トランジスタなどを
通じて電源付与端子１ａに導出され、また、ＭＯＳ型電
界効果トランジスタＭのソ―スが、同様に直接的にまた
は他のＭＯＳ型電界効果トランジスタなどを通じて接地
され、さらに、ＭＯＳ型電界効果トランジスタＭの半導
体基板（バックゲ―ト）がバイアス用電圧印加端子１ｂ
に導出されているものとする。
【０００５】また、ＭＯＳ型電界効果トランジスタ集積
回路本体１のＭＯＳ型電界効果トランジスタＭを動作さ
せる動作用電源Ｅを発生する動作用電源回路２を有す
る。
回路本体１のＭＯＳ型電界効果トランジスタＭを動作さ
せる動作用電源Ｅを発生する動作用電源回路２を有す
る。
【０００６】この場合、動作用電源回路２は、対の電源
端子２ａ及び２ｂを有し、それら対の電源端子２ａ及び
２ｂ間に動作用電源Ｅを出力させる構成を有する。
端子２ａ及び２ｂを有し、それら対の電源端子２ａ及び
２ｂ間に動作用電源Ｅを出力させる構成を有する。
【０００７】さらに、動作用電源回路２で発生する動作
用電源ＥをＭＯＳ型電界効果トランジスタ集積回路本体
１のＭＯＳ型電界効果トランジスタＭに与える動作用電
源付与手段３を有する。
用電源ＥをＭＯＳ型電界効果トランジスタ集積回路本体
１のＭＯＳ型電界効果トランジスタＭに与える動作用電
源付与手段３を有する。
【０００８】この場合、動作用電源付与手段３は、ＭＯ
Ｓ型電界効果トランジスタ集積回路本体１のＭＯＳ型電
界効果トランジスタＭのドレインが上述したように電源
付与端子１ａに導出され、ソ―スが接地に接続されてい
るとして、動作用電源発生回路２の電源端子２ａ及び２
ｂ中の一方２ａを接地に接続し、他方２ｂを電源付与端
子１ａに接地している構成を有する。
Ｓ型電界効果トランジスタ集積回路本体１のＭＯＳ型電
界効果トランジスタＭのドレインが上述したように電源
付与端子１ａに導出され、ソ―スが接地に接続されてい
るとして、動作用電源発生回路２の電源端子２ａ及び２
ｂ中の一方２ａを接地に接続し、他方２ｂを電源付与端
子１ａに接地している構成を有する。
【０００９】また、ＭＯＳ型電界効果トランジスタ集積
回路本体１のＭＯＳ型電界効果トランジスタＭの閾値電
圧Ｖt を決定する基板バイアス用電圧Ｖs を発生する基
板バイアス用電圧発生回路４を有する。
回路本体１のＭＯＳ型電界効果トランジスタＭの閾値電
圧Ｖt を決定する基板バイアス用電圧Ｖs を発生する基
板バイアス用電圧発生回路４を有する。
【００１０】この場合、基板バイアス用電圧発生回路４
は、対の電圧端子４ａ及び４ｂを有し、それら対の電圧
端子４ａ及び４ｂ間に基板バイアス用電圧Ｖs を変更で
きない一定値で出力させる構成を有する。
は、対の電圧端子４ａ及び４ｂを有し、それら対の電圧
端子４ａ及び４ｂ間に基板バイアス用電圧Ｖs を変更で
きない一定値で出力させる構成を有する。
【００１１】さらに、基板バイアス用電圧発生回路４で
発生する基板バイアス用電圧Ｖs を、ＭＯＳ型電界効果
トランジスタ集積回路本体１のＭＯＳ型電界効果トラン
ジスタＭに印加する基板バイアス用電圧印加手段５を有
する。この場合、基板バイアス用電圧印加手段５は、電
圧端子４ａ及び４ｂ中の一方４ａを接地し、他方４ｂを
ＭＯＳ型電界効果トランジスタ集積回路本体１のＭＯＳ
型電界効果トランジスタＭの半導体基板（バックゲ―
ト）に接続している構成を有する。
発生する基板バイアス用電圧Ｖs を、ＭＯＳ型電界効果
トランジスタ集積回路本体１のＭＯＳ型電界効果トラン
ジスタＭに印加する基板バイアス用電圧印加手段５を有
する。この場合、基板バイアス用電圧印加手段５は、電
圧端子４ａ及び４ｂ中の一方４ａを接地し、他方４ｂを
ＭＯＳ型電界効果トランジスタ集積回路本体１のＭＯＳ
型電界効果トランジスタＭの半導体基板（バックゲ―
ト）に接続している構成を有する。
【００１２】以上が、従来提案されているＭＯＳ型電界
効果トランジスタ集積回路の構成である。
効果トランジスタ集積回路の構成である。
【００１３】このような構成を有する従来のＭＯＳ型電
界効果トランジスタ集積回路によれば、ＭＯＳ型電界効
果トランジスタ集積回路本体１のＭＯＳ型電界効果トラ
ンジスタＭが、その半導体基板（バックゲ―ト）に基板
バイアス用電圧発生回路４から基板バイアス用電圧印加
手段５を介して印加される基板バイアス用電圧Ｖs によ
って決められる閾値電圧Ｖt を有して動作することによ
って、ＭＯＳ型電界効果トランジスタ集積回路本体１が
動作する。この場合、ＭＯＳ型電界効果トランジスタＭ
の閾値電圧は、これをＶt とするとき、一般に、
界効果トランジスタ集積回路によれば、ＭＯＳ型電界効
果トランジスタ集積回路本体１のＭＯＳ型電界効果トラ
ンジスタＭが、その半導体基板（バックゲ―ト）に基板
バイアス用電圧発生回路４から基板バイアス用電圧印加
手段５を介して印加される基板バイアス用電圧Ｖs によ
って決められる閾値電圧Ｖt を有して動作することによ
って、ＭＯＳ型電界効果トランジスタ集積回路本体１が
動作する。この場合、ＭＯＳ型電界効果トランジスタＭ
の閾値電圧は、これをＶt とするとき、一般に、
【００１４】Ｖt ＝Ａ＋（１＋Ｃ）×｛２ｑεs Ｎ（Ｚ
｜φF ｜＋｜Ｖs ′｜｝1/2………………（１） で表される。ただし、ＶS ′は、ＭＯＳ型電界効果トラ
ンジスタＭの半導体基板（バックゲ―ト）のソ―スを基
準とした電圧であり、ＭＯＳ型電界効果トランジスタＭ
がｎチャンネル型の場合負電圧、ｐチャンネル型の場合
正電圧である。また、（１）式において、Ａは固定電
荷、界面準位、仕事関数などによって決まる定数、Ｃは
ゲ―トの静電容量、ｑは電子１個の電荷量、εs は半導
体基板の誘電率、Ｎはチャンネル部の不純物濃度、φF
は半導体基板のエネルギバンドギャップの中間のレベル
を基準としたフェルミ準位を示す。
｜φF ｜＋｜Ｖs ′｜｝1/2………………（１） で表される。ただし、ＶS ′は、ＭＯＳ型電界効果トラ
ンジスタＭの半導体基板（バックゲ―ト）のソ―スを基
準とした電圧であり、ＭＯＳ型電界効果トランジスタＭ
がｎチャンネル型の場合負電圧、ｐチャンネル型の場合
正電圧である。また、（１）式において、Ａは固定電
荷、界面準位、仕事関数などによって決まる定数、Ｃは
ゲ―トの静電容量、ｑは電子１個の電荷量、εs は半導
体基板の誘電率、Ｎはチャンネル部の不純物濃度、φF
は半導体基板のエネルギバンドギャップの中間のレベル
を基準としたフェルミ準位を示す。
【００１５】
【発明が解決しようとする課題】図２に示す従来のＭＯ
Ｓ型電界効果トランジスタ集積回路の場合、ＭＯＳ型電
界効果トランジスタ集積回路本体１のＭＯＳ型電界効果
トランジスタＭが、上述した（１）式で表される、基板
バイアス用電圧Ｖs に決められる閾値電圧Ｖt を有して
動作することによって、ＭＯＳ型電界効果トランジスタ
集積回路本体１が動作するが、この場合、基板バイアス
用電圧Ｖs が、予定の値を有していても、ＭＯＳ型電界
効果トランジスタＭに製造ばらつきなどを有することに
よって、ＭＯＳ型電界効果トランジスタＭの閾値電圧Ｖ
t が予定の値を有しないことがある。そして、この場
合、基板バイアス用電圧Ｖs の値を変更することができ
れば、その変更によって、ＭＯＳ型電界効果トランジス
タＭの閾値電圧Ｖt の値を予定の値にすることができ
る。
Ｓ型電界効果トランジスタ集積回路の場合、ＭＯＳ型電
界効果トランジスタ集積回路本体１のＭＯＳ型電界効果
トランジスタＭが、上述した（１）式で表される、基板
バイアス用電圧Ｖs に決められる閾値電圧Ｖt を有して
動作することによって、ＭＯＳ型電界効果トランジスタ
集積回路本体１が動作するが、この場合、基板バイアス
用電圧Ｖs が、予定の値を有していても、ＭＯＳ型電界
効果トランジスタＭに製造ばらつきなどを有することに
よって、ＭＯＳ型電界効果トランジスタＭの閾値電圧Ｖ
t が予定の値を有しないことがある。そして、この場
合、基板バイアス用電圧Ｖs の値を変更することができ
れば、その変更によって、ＭＯＳ型電界効果トランジス
タＭの閾値電圧Ｖt の値を予定の値にすることができ
る。
【００１６】しかしながら、図２に示す従来のＭＯＳ型
電界効果トランジスタ集積回路の場合、基板バイアス用
電圧発生回路４が、基板バイアス用電圧Ｖs を変更でき
ない一定値で出力させる構成しか有していないので、基
板バイアス用電圧ＶS の値を変更することができず、こ
のため、ＭＯＳ型電界効果トランジスタＭの動作時、そ
のＭＯＳ型電界効果トランジスタＭの閾値電圧Ｖt を予
定の値にすることができず、従って、ＭＯＳ型電界効果
トランジスタＭが予定の動作を行わず、よって、ＭＯＳ
型電界効果トランジスタ集積回路本体１に予定の動作を
行わせることができない、という欠点を有していた。
電界効果トランジスタ集積回路の場合、基板バイアス用
電圧発生回路４が、基板バイアス用電圧Ｖs を変更でき
ない一定値で出力させる構成しか有していないので、基
板バイアス用電圧ＶS の値を変更することができず、こ
のため、ＭＯＳ型電界効果トランジスタＭの動作時、そ
のＭＯＳ型電界効果トランジスタＭの閾値電圧Ｖt を予
定の値にすることができず、従って、ＭＯＳ型電界効果
トランジスタＭが予定の動作を行わず、よって、ＭＯＳ
型電界効果トランジスタ集積回路本体１に予定の動作を
行わせることができない、という欠点を有していた。
【００１７】よって、本発明は、上述した欠点のない、
新規なＭＯＳ型電界効果トランジスタ集積回路を提案せ
んとするものである。
新規なＭＯＳ型電界効果トランジスタ集積回路を提案せ
んとするものである。
【００１８】
【課題を解決するための手段】本発明によるＭＯＳ型電
界効果トランジスタ集積回路は、図２で前述した従来の
ＭＯＳ型電界効果トランジスタ集積回路の場合と同様
に、（ｉ）ＭＯＳ型電界効果トランジスタを用いたＭＯ
Ｓ型電界効果トランジスタ集積回路本体と、（ｉｉ）そ
のＭＯＳ型電界効果トランジスタ集積回路本体のＭＯＳ
型電界効果トランジスタを動作させる動作用電源を発生
する動作用電源回路と、（ｉｉｉ）その動作用電源回路
で発生する動作用電源を上記ＭＯＳ型電界効果トランジ
スタ集積回路本体の上記ＭＯＳ型電界効果トランジスタ
に与える動作用電源付与手段と、（ｉｖ）ＭＯＳ型電界
効果トランジスタ集積回路本体の上記ＭＯＳ型電界効果
トランジスタの閾値電圧を決定する基板バイアス用電圧
を発生する基板バイアス用電圧発生回路と、（ｖ）その
基板バイアス用電圧発生回路で発生する基板バイアス用
電圧を、上記ＭＯＳ型電界効果トランジスタ集積回路本
体のＭＯＳ型電界効果トランジスタの半導体基板に印加
する基板バイアス用電圧印加手段とを有する。
界効果トランジスタ集積回路は、図２で前述した従来の
ＭＯＳ型電界効果トランジスタ集積回路の場合と同様
に、（ｉ）ＭＯＳ型電界効果トランジスタを用いたＭＯ
Ｓ型電界効果トランジスタ集積回路本体と、（ｉｉ）そ
のＭＯＳ型電界効果トランジスタ集積回路本体のＭＯＳ
型電界効果トランジスタを動作させる動作用電源を発生
する動作用電源回路と、（ｉｉｉ）その動作用電源回路
で発生する動作用電源を上記ＭＯＳ型電界効果トランジ
スタ集積回路本体の上記ＭＯＳ型電界効果トランジスタ
に与える動作用電源付与手段と、（ｉｖ）ＭＯＳ型電界
効果トランジスタ集積回路本体の上記ＭＯＳ型電界効果
トランジスタの閾値電圧を決定する基板バイアス用電圧
を発生する基板バイアス用電圧発生回路と、（ｖ）その
基板バイアス用電圧発生回路で発生する基板バイアス用
電圧を、上記ＭＯＳ型電界効果トランジスタ集積回路本
体のＭＯＳ型電界効果トランジスタの半導体基板に印加
する基板バイアス用電圧印加手段とを有する。
【００１９】しかしながら、本発明によるＭＯＳ型電界
効果トランジスタ集積回路は、このような構成を有する
ＭＯＳ型電界効果トランジスタ集積回路において、その
基板バイアス用電圧発生回路が、（ａ）上記ＭＯＳ型電
界効果トランジスタ集積回路本体の上記ＭＯＳ型電界効
果トランジスタと同様の特性を有する閾値電圧測定用Ｍ
ＯＳ型電界効果トランジスタを用い、その閾値電圧を測
定する閾値電圧測定回路と、（ｂ）基準電圧を発生する
基準電圧発生回路と、（ｃ）上記閾値電圧測定回路から
の上記閾値電圧と、上記基準電圧発生回路からの上記基
準電圧とを比較し、上記閾値電圧が、上記基準電圧より
も低い場合２値表示で「１」をとり、上記基準電圧より
も高い場合２値表示で「０」をとる発振制御用信号を出
力する比較回路と、（ｄ）その比較回路から出力される
発振制御用信号によって、それが、２値表示で「１」を
とる場合発振状態に制御され、２値表示で「０」をとる
場合非発振状態に制御される発振回路と、（ｅ）その発
振回路の出力を整流し、その整流出力を上記基板バイア
ス用電圧として出力する整流回路と、（ｆ）その整流回
路から出力される上記基板バイアス用電圧を上記閾値電
圧測定用ＭＯＳ型電界効果トランジスタの半導体基板に
印加する他の基板バイアス用電圧印加手段とを有する。
効果トランジスタ集積回路は、このような構成を有する
ＭＯＳ型電界効果トランジスタ集積回路において、その
基板バイアス用電圧発生回路が、（ａ）上記ＭＯＳ型電
界効果トランジスタ集積回路本体の上記ＭＯＳ型電界効
果トランジスタと同様の特性を有する閾値電圧測定用Ｍ
ＯＳ型電界効果トランジスタを用い、その閾値電圧を測
定する閾値電圧測定回路と、（ｂ）基準電圧を発生する
基準電圧発生回路と、（ｃ）上記閾値電圧測定回路から
の上記閾値電圧と、上記基準電圧発生回路からの上記基
準電圧とを比較し、上記閾値電圧が、上記基準電圧より
も低い場合２値表示で「１」をとり、上記基準電圧より
も高い場合２値表示で「０」をとる発振制御用信号を出
力する比較回路と、（ｄ）その比較回路から出力される
発振制御用信号によって、それが、２値表示で「１」を
とる場合発振状態に制御され、２値表示で「０」をとる
場合非発振状態に制御される発振回路と、（ｅ）その発
振回路の出力を整流し、その整流出力を上記基板バイア
ス用電圧として出力する整流回路と、（ｆ）その整流回
路から出力される上記基板バイアス用電圧を上記閾値電
圧測定用ＭＯＳ型電界効果トランジスタの半導体基板に
印加する他の基板バイアス用電圧印加手段とを有する。
【００２０】
【作用・効果】本発明によるＭＯＳ型電界効果トランジ
スタ集積回路によれば、図２で前述した従来のＭＯＳ型
電界効果トランジスタ集積回路の場合と同様に、ＭＯＳ
型電界効果トランジスタ集積回路本体のＭＯＳ型電界効
果トランジスタが、その半導体基板（バックゲ―ト）に
基板バイアス用電圧発生回路から基板バイアス用電圧印
加手段を介して印加される基板バイアス用電圧によって
決められる閾値電圧を有して動作することによって、Ｍ
ＯＳ型電界効果トランジスタ集積回路本体が動作する。
スタ集積回路によれば、図２で前述した従来のＭＯＳ型
電界効果トランジスタ集積回路の場合と同様に、ＭＯＳ
型電界効果トランジスタ集積回路本体のＭＯＳ型電界効
果トランジスタが、その半導体基板（バックゲ―ト）に
基板バイアス用電圧発生回路から基板バイアス用電圧印
加手段を介して印加される基板バイアス用電圧によって
決められる閾値電圧を有して動作することによって、Ｍ
ＯＳ型電界効果トランジスタ集積回路本体が動作する。
【００２１】しかしながら、本発明によるＭＯＳ型電界
効果トランジスタ集積回路の場合、基板バイアス用電圧
発生回路で発生する基板バイアス用電圧を、基準電圧発
生回路で発生する基準電圧に応じた値で得られるので、
基準電圧発生回路で、基準電圧を、値を変更して発生さ
せれば、基板バイアス用電圧発生回路で発生する基板バ
イアス用電圧の値を変更することができる。
効果トランジスタ集積回路の場合、基板バイアス用電圧
発生回路で発生する基板バイアス用電圧を、基準電圧発
生回路で発生する基準電圧に応じた値で得られるので、
基準電圧発生回路で、基準電圧を、値を変更して発生さ
せれば、基板バイアス用電圧発生回路で発生する基板バ
イアス用電圧の値を変更することができる。
【００２２】このため、ＭＯＳ型電界効果トランジスタ
に製造ばらつきなどを有することによって、ＭＯＳ型電
界効果トランジスタの閾値電圧が予定の値を有しないこ
とがあっても、ＭＯＳ型電界効果トランジスタの動作
時、そのＭＯＳ型電界効果トランジスタの閾値電圧を予
定の値にさせることができ、このため、ＭＯＳ型電界効
果トランジスタに予定の動作を行わせることができ、よ
って、ＭＯＳ型電界効果トランジスタ集積回路本体に予
定の動作を行わせることができる。
に製造ばらつきなどを有することによって、ＭＯＳ型電
界効果トランジスタの閾値電圧が予定の値を有しないこ
とがあっても、ＭＯＳ型電界効果トランジスタの動作
時、そのＭＯＳ型電界効果トランジスタの閾値電圧を予
定の値にさせることができ、このため、ＭＯＳ型電界効
果トランジスタに予定の動作を行わせることができ、よ
って、ＭＯＳ型電界効果トランジスタ集積回路本体に予
定の動作を行わせることができる。
【００２３】
【実施例】次に、図１を伴って本発明によるＭＯＳ型電
界効果トランジスタ集積回路の実施例を述べよう。
界効果トランジスタ集積回路の実施例を述べよう。
【００２４】図１において、図２との対応部分には同一
符号を付して示す。
符号を付して示す。
【００２５】図１に示す本発明によるＭＯＳ型電界効果
トランジスタ集積回路は、図２で前述した従来のＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、ＭＯ
Ｓ型電界効果トランジスタを用いたＭＯＳ型電界効果ト
ランジスタ集積回路本体１を有する。
トランジスタ集積回路は、図２で前述した従来のＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、ＭＯ
Ｓ型電界効果トランジスタを用いたＭＯＳ型電界効果ト
ランジスタ集積回路本体１を有する。
【００２６】この場合、ＭＯＳ型電界効果トランジスタ
集積回路本体１のＭＯＳ型電界効果トランジスタＭは、
図２で前述した従来のＭＯＳ型電界効果トランジスタ集
積回路の場合と同様に、ｎチャンネル型のＭＯＳ型電界
効果トランジスタの複数、またはｐチャンネル型のＭＯ
Ｓ型電界効果トランジスタの複数、もしくはｎチャンネ
ル型のＭＯＳ型電界効果トランジスタの複数及びｐチャ
ンネル型ＭＯＳ型電界効果トランジスタの複数を総称し
ているものとする。また、図２で前述した従来のＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、ＭＯ
Ｓ型電界効果トランジスタＭのドレインが、直接的にま
たは他のＭＯＳ型電界効果トランジスタなどを通じて電
源付与端子１ａに導出され、また、ＭＯＳ型電界効果ト
ランジスタＭのソ―スが、同様に直接的にまたは他のＭ
ＯＳ型電界効果トランジスタなどを通じて接地され、さ
らに、ＭＯＳ型電界効果トランジスタＭの半導体基板
（バックゲ―ト）がバイアス用電圧印加端子１ｂに導出
されているものとする。
集積回路本体１のＭＯＳ型電界効果トランジスタＭは、
図２で前述した従来のＭＯＳ型電界効果トランジスタ集
積回路の場合と同様に、ｎチャンネル型のＭＯＳ型電界
効果トランジスタの複数、またはｐチャンネル型のＭＯ
Ｓ型電界効果トランジスタの複数、もしくはｎチャンネ
ル型のＭＯＳ型電界効果トランジスタの複数及びｐチャ
ンネル型ＭＯＳ型電界効果トランジスタの複数を総称し
ているものとする。また、図２で前述した従来のＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、ＭＯ
Ｓ型電界効果トランジスタＭのドレインが、直接的にま
たは他のＭＯＳ型電界効果トランジスタなどを通じて電
源付与端子１ａに導出され、また、ＭＯＳ型電界効果ト
ランジスタＭのソ―スが、同様に直接的にまたは他のＭ
ＯＳ型電界効果トランジスタなどを通じて接地され、さ
らに、ＭＯＳ型電界効果トランジスタＭの半導体基板
（バックゲ―ト）がバイアス用電圧印加端子１ｂに導出
されているものとする。
【００２７】また、図２で前述した従来のＭＯＳ型電界
効果トランジスタ集積回路の場合と同様に、ＭＯＳ型電
界効果トランジスタ集積回路本体１のＭＯＳ型電界効果
トランジスタＭを動作させる動作用電源Ｅを発生する動
作用電源回路２を有する。
効果トランジスタ集積回路の場合と同様に、ＭＯＳ型電
界効果トランジスタ集積回路本体１のＭＯＳ型電界効果
トランジスタＭを動作させる動作用電源Ｅを発生する動
作用電源回路２を有する。
【００２８】この場合、動作用電源回路２は、図２で前
述した従来のＭＯＳ型電界効果トランジスタ集積回路の
場合と同様に、対の電源端子２ａ及び２ｂを有し、それ
ら対の電源端子２ａ及び２ｂ間に動作用電源Ｅを出力さ
せる構成を有する。
述した従来のＭＯＳ型電界効果トランジスタ集積回路の
場合と同様に、対の電源端子２ａ及び２ｂを有し、それ
ら対の電源端子２ａ及び２ｂ間に動作用電源Ｅを出力さ
せる構成を有する。
【００２９】さらに、図２で前述した従来のＭＯＳ型電
界効果トランジスタ集積回路の場合と同様に、動作用電
源回路２で発生する動作用電源ＥをＭＯＳ型電界効果ト
ランジスタ集積回路本体１のＭＯＳ型電界効果トランジ
スタＭに与える動作用電源付与手段３を有する。
界効果トランジスタ集積回路の場合と同様に、動作用電
源回路２で発生する動作用電源ＥをＭＯＳ型電界効果ト
ランジスタ集積回路本体１のＭＯＳ型電界効果トランジ
スタＭに与える動作用電源付与手段３を有する。
【００３０】この場合、動作用電源付与手段３は、図２
で前述した従来のＭＯＳ型電界効果トランジスタ集積回
路の場合と同様に、ＭＯＳ型電界効果トランジスタ集積
回路本体１のＭＯＳ型電界効果トランジスタＭのドレイ
ンが上述したように電源付与端子１ａに導出され、ソ―
スが接地に接続されているとして、動作用電源発生回路
２の電源端子２ａ及び２ｂ中の一方２ａを接地に接続
し、他方２ｂを電源付与端子１ａに接地している構成を
有する。
で前述した従来のＭＯＳ型電界効果トランジスタ集積回
路の場合と同様に、ＭＯＳ型電界効果トランジスタ集積
回路本体１のＭＯＳ型電界効果トランジスタＭのドレイ
ンが上述したように電源付与端子１ａに導出され、ソ―
スが接地に接続されているとして、動作用電源発生回路
２の電源端子２ａ及び２ｂ中の一方２ａを接地に接続
し、他方２ｂを電源付与端子１ａに接地している構成を
有する。
【００３１】また、図２で前述した従来のＭＯＳ型電界
効果トランジスタ集積回路の場合と同様に、ＭＯＳ型電
界効果トランジスタ集積回路本体１のＭＯＳ型電界効果
トランジスタＭの閾値電圧を決定する基板バイアス用電
圧Ｖs を発生する基板バイアス用電圧発生回路４を有す
る。
効果トランジスタ集積回路の場合と同様に、ＭＯＳ型電
界効果トランジスタ集積回路本体１のＭＯＳ型電界効果
トランジスタＭの閾値電圧を決定する基板バイアス用電
圧Ｖs を発生する基板バイアス用電圧発生回路４を有す
る。
【００３２】この場合、基板バイアス用電圧発生回路４
は、図２で前述した従来のＭＯＳ型電界効果トランジス
タ集積回路の場合と同様に、対の電圧端子４ａ及び４ｂ
を有するが、図２で前述した従来のＭＯＳ型電界効果ト
ランジスタ集積回路の場合とは異なり、（ａ）ＭＯＳ型
電界効果トランジスタ集積回路本体１のＭＯＳ型電界効
果トランジスタＭと同様の特性を有する閾値電圧測定用
ＭＯＳ型電界効果トランジスタＱを用い、その閾値電圧
Ｖt ′を測定する閾値電圧測定回路１０と、（ｂ）基準
電圧Ｖr を発生する基準電圧発生回路１１と、（ｃ）閾
値電圧測定回路１０からの閾値電圧Ｖt と、基準電圧発
生回路１１からの基準電圧Ｖr とを比較し、閾値電圧Ｖ
t ′が、基準電圧Ｖr よりも低い場合２値表示で「１」
をとり、基準電圧Ｖr よりも高い場合２値表示で「０」
をとる発振制御用信号Ｃを出力する比較回路１２と、
（ｄ）その比較回路１２から出力される発振制御用信号
Ｃによって、それが、２値表示で「１」をとる場合発振
状態に制御され、２値表示で「０」をとる場合非発振状
態に制御される発振回路１３と、（ｅ）その発振回路の
出力Ｆを整流し、その整流出力Ｄを基板バイアス用電圧
Ｖs として出力する整流回路１４と、（ｆ）その整流回
路１４から出力される整流出力Ｄ、従って基板バイアス
用電圧Ｖs を閾値電圧測定回路１０の閾値電圧測定用Ｍ
ＯＳ型電界効果トランジスタＱの半導体基板（バックゲ
―ト）に印加する他の基板バイアス用電圧印加手段１５
とを有する。
は、図２で前述した従来のＭＯＳ型電界効果トランジス
タ集積回路の場合と同様に、対の電圧端子４ａ及び４ｂ
を有するが、図２で前述した従来のＭＯＳ型電界効果ト
ランジスタ集積回路の場合とは異なり、（ａ）ＭＯＳ型
電界効果トランジスタ集積回路本体１のＭＯＳ型電界効
果トランジスタＭと同様の特性を有する閾値電圧測定用
ＭＯＳ型電界効果トランジスタＱを用い、その閾値電圧
Ｖt ′を測定する閾値電圧測定回路１０と、（ｂ）基準
電圧Ｖr を発生する基準電圧発生回路１１と、（ｃ）閾
値電圧測定回路１０からの閾値電圧Ｖt と、基準電圧発
生回路１１からの基準電圧Ｖr とを比較し、閾値電圧Ｖ
t ′が、基準電圧Ｖr よりも低い場合２値表示で「１」
をとり、基準電圧Ｖr よりも高い場合２値表示で「０」
をとる発振制御用信号Ｃを出力する比較回路１２と、
（ｄ）その比較回路１２から出力される発振制御用信号
Ｃによって、それが、２値表示で「１」をとる場合発振
状態に制御され、２値表示で「０」をとる場合非発振状
態に制御される発振回路１３と、（ｅ）その発振回路の
出力Ｆを整流し、その整流出力Ｄを基板バイアス用電圧
Ｖs として出力する整流回路１４と、（ｆ）その整流回
路１４から出力される整流出力Ｄ、従って基板バイアス
用電圧Ｖs を閾値電圧測定回路１０の閾値電圧測定用Ｍ
ＯＳ型電界効果トランジスタＱの半導体基板（バックゲ
―ト）に印加する他の基板バイアス用電圧印加手段１５
とを有する。
【００３３】さらに、図２で前述した従来のＭＯＳ型電
界効果トランジスタ集積回路の場合と同様に、基板バイ
アス用電圧発生回路４で発生する基板バイアス用電圧Ｖ
s を、ＭＯＳ型電界効果トランジスタ集積回路本体１の
ＭＯＳ型電界効果トランジスタＭに印加する基板バイア
ス用電圧印加手段５を有する。この場合、基板バイアス
用電圧印加手段５は、電圧端子４ａ及び４ｂ中の一方４
ａを接地し、他方４ｂをＭＯＳ型電界効果トランジスタ
集積回路本体１のＭＯＳ型電界効果トランジスタＭの半
導体基板（バックゲ―ト）に接続している構成を有す
る。
界効果トランジスタ集積回路の場合と同様に、基板バイ
アス用電圧発生回路４で発生する基板バイアス用電圧Ｖ
s を、ＭＯＳ型電界効果トランジスタ集積回路本体１の
ＭＯＳ型電界効果トランジスタＭに印加する基板バイア
ス用電圧印加手段５を有する。この場合、基板バイアス
用電圧印加手段５は、電圧端子４ａ及び４ｂ中の一方４
ａを接地し、他方４ｂをＭＯＳ型電界効果トランジスタ
集積回路本体１のＭＯＳ型電界効果トランジスタＭの半
導体基板（バックゲ―ト）に接続している構成を有す
る。
【００３４】以上が、本発明によるＭＯＳ型電界効果ト
ランジスタ集積回路の実施例の構成である。
ランジスタ集積回路の実施例の構成である。
【００３５】このような構成を有する本発明によるＭＯ
Ｓ型電界効果トランジスタ集積回路は、基板バイアス用
電圧発生回路４が、対の電圧端子４ａ及び４ｂ間に基板
バイアス用電圧ＶS を変更できない一定値で出力させる
構成を有する図２で前述した従来のＭＯＳ型電界効果ト
ランジスタ集積回路の場合に代え、上述した閾値電圧測
定回路１０と、基準電圧発生回路１１と、比較回路１２
と、発振回路１３と、整流回路１４と、基板バイアス用
電圧印加手段１５とを有する構成であることを除いて、
図２で前述した従来のＭＯＳ型電界効果トランジスタ集
積回路の場合と同様であるので、図２で前述した従来の
ＭＯＳ型電界効果トランジスタ集積回路の場合と同様
に、ＭＯＳ型電界効果トランジスタ集積回路本体１のＭ
ＯＳ型電界効果トランジスタＭが、その半導体基板（バ
ックゲ―ト）に基板バイアス用電圧発生回路４から基板
バイアス用電圧印加手段５を介して印加される基板バイ
アス用電圧Ｖs によって決められる閾値電圧を有して動
作することによって、ＭＯＳ型電界効果トランジスタ集
積回路本体１が動作する。
Ｓ型電界効果トランジスタ集積回路は、基板バイアス用
電圧発生回路４が、対の電圧端子４ａ及び４ｂ間に基板
バイアス用電圧ＶS を変更できない一定値で出力させる
構成を有する図２で前述した従来のＭＯＳ型電界効果ト
ランジスタ集積回路の場合に代え、上述した閾値電圧測
定回路１０と、基準電圧発生回路１１と、比較回路１２
と、発振回路１３と、整流回路１４と、基板バイアス用
電圧印加手段１５とを有する構成であることを除いて、
図２で前述した従来のＭＯＳ型電界効果トランジスタ集
積回路の場合と同様であるので、図２で前述した従来の
ＭＯＳ型電界効果トランジスタ集積回路の場合と同様
に、ＭＯＳ型電界効果トランジスタ集積回路本体１のＭ
ＯＳ型電界効果トランジスタＭが、その半導体基板（バ
ックゲ―ト）に基板バイアス用電圧発生回路４から基板
バイアス用電圧印加手段５を介して印加される基板バイ
アス用電圧Ｖs によって決められる閾値電圧を有して動
作することによって、ＭＯＳ型電界効果トランジスタ集
積回路本体１が動作する。
【００３６】しかしながら、本発明によるＭＯＳ型電界
効果トランジスタ集積回路の場合、基板バイアス用電圧
発生回路４が、上述した構成を有するので、基板バイア
ス用電圧発生回路４で発生する基板バイアス用電圧Ｖs
を、基準電圧発生回路１１で発生する基準電圧Ｖr に応
じた値で得ることができるので、基準電圧発生回路１１
で、基準電圧Ｖr を、値を変更して発生させれば、基板
バイアス用電圧発生回路４で発生する基板バイアス用電
圧Ｖs の値を変更することができる。
効果トランジスタ集積回路の場合、基板バイアス用電圧
発生回路４が、上述した構成を有するので、基板バイア
ス用電圧発生回路４で発生する基板バイアス用電圧Ｖs
を、基準電圧発生回路１１で発生する基準電圧Ｖr に応
じた値で得ることができるので、基準電圧発生回路１１
で、基準電圧Ｖr を、値を変更して発生させれば、基板
バイアス用電圧発生回路４で発生する基板バイアス用電
圧Ｖs の値を変更することができる。
【００３７】このため、図１に示す本発明によるＭＯＳ
型電界効果トランジスタ集積回路の場合、ＭＯＳ型電界
効果トランジスタＭに製造ばらつきなどを有することに
よって、ＭＯＳ型電界効果トランジスタＭの閾値電圧が
予定の値を有しないことがあっても、ＭＯＳ型電界効果
トランジスタＭの動作時、そのＭＯＳ型電界効果トラン
ジスタＭの閾値電圧を予定の値にさせることができ、こ
のため、ＭＯＳ型電界効果トランジスタに予定の動作を
行わせることができ、よって、ＭＯＳ型電界効果トラン
ジスタ集積回路本体に予定の動作を行わせることができ
る。
型電界効果トランジスタ集積回路の場合、ＭＯＳ型電界
効果トランジスタＭに製造ばらつきなどを有することに
よって、ＭＯＳ型電界効果トランジスタＭの閾値電圧が
予定の値を有しないことがあっても、ＭＯＳ型電界効果
トランジスタＭの動作時、そのＭＯＳ型電界効果トラン
ジスタＭの閾値電圧を予定の値にさせることができ、こ
のため、ＭＯＳ型電界効果トランジスタに予定の動作を
行わせることができ、よって、ＭＯＳ型電界効果トラン
ジスタ集積回路本体に予定の動作を行わせることができ
る。
【００３８】なお、上述においては、本発明の１つの実
施例を示したに留まり、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
施例を示したに留まり、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
【図１】本発明によるＭＯＳ型電界効果トランジスタ集
積回路の実施例を示す系統的接続図である。
積回路の実施例を示す系統的接続図である。
【図２】従来のＭＯＳ型電界効果トランジスタ集積回路
を示す系統的接続図である。
を示す系統的接続図である。
１ ＭＯＳ型電界効果トランジスタ集積回
路本体 １ａ 電源付与端子 １ｂ バイアス用電圧印加端子 ２ 動作用電源発生回路 ２ａ、２ｂ 電源端子 ３ 動作用電源付与手段 ４ 基板バイアス用電圧発生回路 ４ａ、４ｂ 電圧端子 ５ 基板バイアス用電圧印加手段 １０ 閾値電圧測定回路 １１ 基準電圧発生回路 １２ 比較回路 １３ 発振回路 １４ 整流回路 Ｍ ＭＯＳ型電界効果トランジスタ Ｑ 閾値電圧測定用電界効果トランジス
タ
路本体 １ａ 電源付与端子 １ｂ バイアス用電圧印加端子 ２ 動作用電源発生回路 ２ａ、２ｂ 電源端子 ３ 動作用電源付与手段 ４ 基板バイアス用電圧発生回路 ４ａ、４ｂ 電圧端子 ５ 基板バイアス用電圧印加手段 １０ 閾値電圧測定回路 １１ 基準電圧発生回路 １２ 比較回路 １３ 発振回路 １４ 整流回路 Ｍ ＭＯＳ型電界効果トランジスタ Ｑ 閾値電圧測定用電界効果トランジス
タ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 29/78 21/336 Ｈ０３Ｋ 19/094 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｃ 7514−4Ｍ ３０１ Ｚ 8839−5Ｊ Ｈ０３Ｋ 19/094 Ｄ
Claims (1)
- 【請求項１】 ＭＯＳ型電界効果トランジスタを用いた
ＭＯＳ型電界効果トランジスタ集積回路本体と、 上記ＭＯＳ型電界効果トランジスタ集積回路本体の上記
ＭＯＳ型電界効果トランジスタを動作させる動作用電源
を発生する動作用電源回路と、 上記動作用電源回路で発生する上記動作用電源を上記Ｍ
ＯＳ型電界効果トランジスタ集積回路本体の上記ＭＯＳ
型電界効果トランジスタに与える動作用電源付与手段
と、 上記ＭＯＳ型電界効果トランジスタ集積回路本体の上記
ＭＯＳ型電界効果トランジスタの閾値電圧を決定する基
板バイアス用電圧を発生する基板バイアス用電圧発生回
路と、 上記基板バイアス用電圧発生回路で発生する上記基板バ
イアス用電圧を、上記ＭＯＳ型電界効果トランジスタ集
積回路本体のＭＯＳ型電界効果トランジスタの半導体基
板に印加する基板バイアス用電圧印加手段とを有するＭ
ＯＳ型電界効果トランジスタ集積回路において、 上記基板バイアス用電圧発生回路が、（ａ）上記ＭＯＳ
型電界効果トランジスタ集積回路本体の上記ＭＯＳ型電
界効果トランジスタと同様の特性を有する閾値電圧測定
用ＭＯＳ型電界効果トランジスタを用い、その閾値電圧
を測定する閾値電圧測定回路と、（ｂ）基準電圧を発生
する基準電圧発生回路と、（ｃ）上記閾値電圧測定回路
からの上記閾値電圧と、上記基準電圧発生回路からの上
記基準電圧とを比較し、上記閾値電圧が、上記基準電圧
よりも低い場合２値表示で「１」をとり、上記基準電圧
よりも高い場合２値表示で「０」をとる発振制御用信号
を出力する比較回路と、（ｄ）上記比較回路から出力さ
れる発振制御用信号によって、それが、２値表示で
「１」をとる場合発振状態に制御され、２値表示で
「０」をとる場合非発振状態に制御される発振回路と、
（ｅ）上記発振回路の出力を整流し、その整流出力を上
記基板バイアス用電圧として出力する整流回路と、
（ｆ）上記整流回路から出力される上記基板バイアス用
電圧を上記閾値電圧測定用ＭＯＳ型電界効果トランジス
タの半導体基板に印加する他の基板バイアス用電圧印加
手段とを有することを特徴とするＭＯＳ型電界効果トラ
ンジスタ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344981A JPH07176622A (ja) | 1993-12-20 | 1993-12-20 | Ｍｏｓ型電界効果トランジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344981A JPH07176622A (ja) | 1993-12-20 | 1993-12-20 | Ｍｏｓ型電界効果トランジスタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176622A true JPH07176622A (ja) | 1995-07-14 |
Family
ID=18373472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344981A Pending JPH07176622A (ja) | 1993-12-20 | 1993-12-20 | Ｍｏｓ型電界効果トランジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176622A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759875B2 (en) | 2001-05-24 | 2004-07-06 | Renesas Technology Corp. | Voltage controlled oscillation circuit |
| JP2007073143A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 半導体記憶装置 |
| JP2010152995A (ja) * | 2008-12-25 | 2010-07-08 | Elpida Memory Inc | 半導体装置 |
| US8659346B2 (en) | 2009-07-15 | 2014-02-25 | Spansion Llc | Body-bias voltage controller and method of controlling body-bias voltage |
-
1993
- 1993-12-20 JP JP5344981A patent/JPH07176622A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759875B2 (en) | 2001-05-24 | 2004-07-06 | Renesas Technology Corp. | Voltage controlled oscillation circuit |
| JP2007073143A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 半導体記憶装置 |
| JP2010152995A (ja) * | 2008-12-25 | 2010-07-08 | Elpida Memory Inc | 半導体装置 |
| US8659346B2 (en) | 2009-07-15 | 2014-02-25 | Spansion Llc | Body-bias voltage controller and method of controlling body-bias voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714901A (en) | Temperature compensated complementary metal-insulator-semiconductor oscillator | |
| US7999603B2 (en) | Semiconductor integrated circuit apparatus which is capable of controlling a substrate voltage under the low source voltage driving of a miniaturized MOSFET | |
| JP2771729B2 (ja) | チャージポンプ回路 | |
| JP3533306B2 (ja) | 半導体集積回路装置 | |
| EP0293045A1 (en) | Integrated CMOS circuit comprising a substrate bias voltage generator | |
| US8421435B2 (en) | Power supply voltage controlling circuit for use in subthreshold digital CMOS circuit including minute current generator and controlled output voltage generator circuit | |
| JPS63502858A (ja) | Ｃｍｏｓ電圧変換器 | |
| US6628161B2 (en) | Reference voltage circuit | |
| JPH07176622A (ja) | Ｍｏｓ型電界効果トランジスタ集積回路 | |
| US4700124A (en) | Current and frequency controlled voltage regulator | |
| US6472924B1 (en) | Integrated semiconductor circuit having analog and logic circuits | |
| JP2978226B2 (ja) | 半導体集積回路 | |
| US6771116B1 (en) | Circuit for producing a voltage reference insensitive with temperature | |
| JPH0624319B2 (ja) | 入力回路 | |
| JPH07235608A (ja) | 半導体集積回路装置 | |
| JP6872837B2 (ja) | 発振回路及び電圧制御装置 | |
| JPH05160716A (ja) | 基板バイアス発生回路 | |
| JPH0680824B2 (ja) | Ｍｏｓトランジスタ閾値の自動設定装置 | |
| JPS6010656A (ja) | 基板バイアス発生回路 | |
| JPH0145748B2 (ja) | ||
| JPS6216682Y2 (ja) | ||
| JP3519506B2 (ja) | 半導体装置 | |
| JPH06232728A (ja) | 入出力回路 | |
| JPH02122315A (ja) | 半導体装置 | |
| JPH0323659A (ja) | 基板電位設定回路 |