JPS6216682Y2 - - Google Patents
Info
- Publication number
- JPS6216682Y2 JPS6216682Y2 JP20370985U JP20370985U JPS6216682Y2 JP S6216682 Y2 JPS6216682 Y2 JP S6216682Y2 JP 20370985 U JP20370985 U JP 20370985U JP 20370985 U JP20370985 U JP 20370985U JP S6216682 Y2 JPS6216682 Y2 JP S6216682Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- reference voltage
- gate electrode
- transistor
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は半導体集積回路（IC）に内蔵可能な
時計用電池電圧検出回路。
時計用電池電圧検出回路。
従来時計用電池電圧検出回路に用いるために
IC内基準電圧源を実現しようとすれば、例えば
ツエナーダイオードを用いると、この場合ツエナ
ー電圧が高すぎ、又バラツキは多く、温度特性が
悪いので必ず外に調整端子，補償素子を必要とす
るので使用不可能である。又特開昭53−47953で
はチヤネルドープによるシキイ値の差を基準電圧
源とする実施例が記載されているが、この方式は
チヤネルに対するドーズ量と、ゲート膜厚のバラ
ツキにより、電圧源のバラツキ量は大きく、完全
に無調整で所望の電圧を得ることはむずかしく、
何らかの調整機能を外部に必要とし使う上で非常
にわずらわしかつた。
IC内基準電圧源を実現しようとすれば、例えば
ツエナーダイオードを用いると、この場合ツエナ
ー電圧が高すぎ、又バラツキは多く、温度特性が
悪いので必ず外に調整端子，補償素子を必要とす
るので使用不可能である。又特開昭53−47953で
はチヤネルドープによるシキイ値の差を基準電圧
源とする実施例が記載されているが、この方式は
チヤネルに対するドーズ量と、ゲート膜厚のバラ
ツキにより、電圧源のバラツキ量は大きく、完全
に無調整で所望の電圧を得ることはむずかしく、
何らかの調整機能を外部に必要とし使う上で非常
にわずらわしかつた。
本考案の目的はこのような欠点を除去するもの
であり、物質により一定の仕事関数の差を基準電
圧として、製造プロセスによるバラツキの影響を
ほとんど受けない構造を有する基準電圧源を提供
することにある。
であり、物質により一定の仕事関数の差を基準電
圧として、製造プロセスによるバラツキの影響を
ほとんど受けない構造を有する基準電圧源を提供
することにある。
第１図は本考案の基準電圧源を電子時計用の電
池電圧検出回路に応用した一実施例である。トラ
ンジスタ１，２，３，４により構成される基準電
圧源は先の特開昭53−47953に詳しく述べられて
おりトランジスタ３とトランジスタ４はそのシキ
イ値が異なる同一導電型のトランジスターペアー
として、このシキイ値の差がＡ点に出力される。
トランジスタ５はクロツクφによりスイツチング
され、サンプリング動作を行なう。抵抗６と抵抗
７は電源電圧を分解して、Ｂ点の電位が所望する
電源電圧で基準電圧出力であるＡ点の電位と同じ
になるよう設計される。従つてコンパレータ１１
の出力は初期の電源電圧においてはＢ点の電位が
Ａ点の電位より低いのでレベル“０”となる。又
電源電圧が低下してくるとＡ点の電位はＢ点より
低くなり、コンパレータ１１の出力はレベル
“１”となる。このコンパレータの出力をラツチ
１２でクロツクφのタイミングで記憶している。
池電圧検出回路に応用した一実施例である。トラ
ンジスタ１，２，３，４により構成される基準電
圧源は先の特開昭53−47953に詳しく述べられて
おりトランジスタ３とトランジスタ４はそのシキ
イ値が異なる同一導電型のトランジスターペアー
として、このシキイ値の差がＡ点に出力される。
トランジスタ５はクロツクφによりスイツチング
され、サンプリング動作を行なう。抵抗６と抵抗
７は電源電圧を分解して、Ｂ点の電位が所望する
電源電圧で基準電圧出力であるＡ点の電位と同じ
になるよう設計される。従つてコンパレータ１１
の出力は初期の電源電圧においてはＢ点の電位が
Ａ点の電位より低いのでレベル“０”となる。又
電源電圧が低下してくるとＡ点の電位はＢ点より
低くなり、コンパレータ１１の出力はレベル
“１”となる。このコンパレータの出力をラツチ
１２でクロツクφのタイミングで記憶している。
この例において問題となるのは、基準電圧とな
るシキイ値電圧の異なる同一導電型トランジスタ
３とトランジスタ４の構造である。本考案ではシ
キイ値の差は、ゲート電極の材料とシリコン基板
の仕事関数差により得るものである。通常トラン
ジスタのシキイ値電圧Vthは次の式により決定す
る。
るシキイ値電圧の異なる同一導電型トランジスタ
３とトランジスタ４の構造である。本考案ではシ
キイ値の差は、ゲート電極の材料とシリコン基板
の仕事関数差により得るものである。通常トラン
ジスタのシキイ値電圧Vthは次の式により決定す
る。
Vth＝φG−φｓ＋２φF＋ＱD／Co
＋Qss／Co−１）
ここでφGはゲートの仕事関数、φｓは基板の
仕事関数、φFはシリコンの表面のフエルミレベ
ルＱDはシリコン表面の電荷量、Qssは界面準位
Coはゲートの単位面積当りの容量を表わす。こ
のφGはゲートの材料により一義的に決定され
る。又シリコン側のφｓ，φFも不純物分布が一
定ならばやはり一義的に定まる。
仕事関数、φFはシリコンの表面のフエルミレベ
ルＱDはシリコン表面の電荷量、Qssは界面準位
Coはゲートの単位面積当りの容量を表わす。こ
のφGはゲートの材料により一義的に決定され
る。又シリコン側のφｓ，φFも不純物分布が一
定ならばやはり一義的に定まる。
一例としてシリコンゲート構造とすると、ゲー
トのドーピング量とタイプによりφGは任意に決
定しうる。第２図はシリコンゲート構造のＮチヤ
ネルトランジスタを示す。Ｎ-基板２６中にＰ-ウ
エル２５が形成されている。２１〜２４はソース
ドレインとなる拡散層である。２７はSiO2の絶
縁層であり２８〜３１は電極用のAlである。ゲ
ート電極は３４，３５でありこの下はゲート酸化
膜を介して導電チヤネルを形成する。通常の工程
ではトランジスタ３２の方のゲート電極３４には
ソース・ドレインと同じＮ+がドープされてい
る。一方トランジスタ３３のゲート電極３５には
Ｐ+をドープする。この時ゲート電極３４のφGは
真性フエルミを基準にとると＋0.3〜＋0.5V、ゲ
ート電極３５のφGは−0.3〜−0.5Vとなる。従つ
てφｓ，２φF，ＱD／Co，Qss／Coが工程間で
のバラツキが大きくても、この両方のトランジス
タには共通であるので、シキイ値の差をとると、
ゲートにドーピングする不純物の導電型の相異に
大きく依存し、ドーピング量によつてわずか0.6
〜1.0V程度変化する基準電圧が発生できる。通
常ドーピング量はかなり安定にコントロール可能
であると共に、ドーピング物質の導電タイプに大
きく依存するため、多少ドーピング量がバラツい
ても±10mV以内に入る。
トのドーピング量とタイプによりφGは任意に決
定しうる。第２図はシリコンゲート構造のＮチヤ
ネルトランジスタを示す。Ｎ-基板２６中にＰ-ウ
エル２５が形成されている。２１〜２４はソース
ドレインとなる拡散層である。２７はSiO2の絶
縁層であり２８〜３１は電極用のAlである。ゲ
ート電極は３４，３５でありこの下はゲート酸化
膜を介して導電チヤネルを形成する。通常の工程
ではトランジスタ３２の方のゲート電極３４には
ソース・ドレインと同じＮ+がドープされてい
る。一方トランジスタ３３のゲート電極３５には
Ｐ+をドープする。この時ゲート電極３４のφGは
真性フエルミを基準にとると＋0.3〜＋0.5V、ゲ
ート電極３５のφGは−0.3〜−0.5Vとなる。従つ
てφｓ，２φF，ＱD／Co，Qss／Coが工程間で
のバラツキが大きくても、この両方のトランジス
タには共通であるので、シキイ値の差をとると、
ゲートにドーピングする不純物の導電型の相異に
大きく依存し、ドーピング量によつてわずか0.6
〜1.0V程度変化する基準電圧が発生できる。通
常ドーピング量はかなり安定にコントロール可能
であると共に、ドーピング物質の導電タイプに大
きく依存するため、多少ドーピング量がバラツい
ても±10mV以内に入る。
第３図は通常のシリコンゲート工程でのゲート
にソース・ドレインと逆タイプの拡散をする構造
例である。Ｎ-基板４１にソース・ドレインとな
るＰ+拡散層４２，４３が形成される。この時ゲ
ート電極の一部４６にもＰ+をドープする。これ
はＰチヤネルトランジスタの例であるが、Ｎチヤ
ネルも全く同様に形成される。ゲート電極４５の
下はシキイ値が高く、一部４６の下はシキイ値が
低いが、トランジスタのシキイ値は高い方と見な
せる。
にソース・ドレインと逆タイプの拡散をする構造
例である。Ｎ-基板４１にソース・ドレインとな
るＰ+拡散層４２，４３が形成される。この時ゲ
ート電極の一部４６にもＰ+をドープする。これ
はＰチヤネルトランジスタの例であるが、Ｎチヤ
ネルも全く同様に形成される。ゲート電極４５の
下はシキイ値が高く、一部４６の下はシキイ値が
低いが、トランジスタのシキイ値は高い方と見な
せる。
第４図は他の構造例であり(a)，(b)，(c)は工程順
を示す。(a)まず基板５３にゲート酸化膜５２をつ
けて、更にポリシリコン５１をテポジツトする。
この時ポリシリコンにはＮ++を必要となる領域５
８のみに濃くドープする。(b)その後ポリシリコン
をエツチングしゲート５４を形成する。(c)その後
ゲート膜を必要外の部分を除去して５５を形成
し、全体にＰ+をドープしてソース・ドレイン５
６，５７を形成する。ゲート５４はあらかじめＮ
++となつているのでＰ+がドープされても変化し
ない。
を示す。(a)まず基板５３にゲート酸化膜５２をつ
けて、更にポリシリコン５１をテポジツトする。
この時ポリシリコンにはＮ++を必要となる領域５
８のみに濃くドープする。(b)その後ポリシリコン
をエツチングしゲート５４を形成する。(c)その後
ゲート膜を必要外の部分を除去して５５を形成
し、全体にＰ+をドープしてソース・ドレイン５
６，５７を形成する。ゲート５４はあらかじめＮ
++となつているのでＰ+がドープされても変化し
ない。
本考案は安定なゲート電極材料の仕事関数を利
用して基準電圧を作成する構成であり、工程での
バラツキの原因となるゲート下の要因はすべて取
り除かれるので、かなり安定な基準電圧が得られ
る。
用して基準電圧を作成する構成であり、工程での
バラツキの原因となるゲート下の要因はすべて取
り除かれるので、かなり安定な基準電圧が得られ
る。
本考案は例えば電子時計用の電池電圧検出回路
用の基準電圧として用いると、無調整でかつ、
IC内に簡単に内蔵できる点で、使用する上での
煩わしさを完全に除去し、小型化，工程削減，量
産化に対する寄与は大きい。
用の基準電圧として用いると、無調整でかつ、
IC内に簡単に内蔵できる点で、使用する上での
煩わしさを完全に除去し、小型化，工程削減，量
産化に対する寄与は大きい。
第１図は本考案による基準電圧源を利用した電
子時計用電池電圧検出回路。第２図は本考案のた
めのシキイ値の異なるトランジスタベアの構造
例。第３図はシリコンゲートトランジスタにおけ
る高シキイ値を有するトランジスタの構造例。第
４図は高シキイ値を有するトランジスタの製造工
程例。 ３は高シキイ値、４は通常のシキイ値のトラン
ジスタ、３４はN+、３５はP+がドープされたゲ
ートを各々示す。
子時計用電池電圧検出回路。第２図は本考案のた
めのシキイ値の異なるトランジスタベアの構造
例。第３図はシリコンゲートトランジスタにおけ
る高シキイ値を有するトランジスタの構造例。第
４図は高シキイ値を有するトランジスタの製造工
程例。 ３は高シキイ値、４は通常のシキイ値のトラン
ジスタ、３４はN+、３５はP+がドープされたゲ
ートを各々示す。
Claims (1)
- ゲート電極としてポリシリコンを用い同一導電
型の第１及び第２のMOSトランジスタのシキイ
値電圧の差を基準電圧として発生する基準電圧源
において、前記第１のMOSトランジスタのゲー
ト電極はＰ型不純物を含んだポリシリコンより構
成され、前記第２のMOSトランジスタのゲート
電極はＮ型不純物を含んだポリシリコンより構成
されたことを特徴とする基準電圧源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20370985U JPS6216682Y2 (ja) | 1985-12-27 | 1985-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20370985U JPS6216682Y2 (ja) | 1985-12-27 | 1985-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61118074U JPS61118074U (ja) | 1986-07-25 |
| JPS6216682Y2 true JPS6216682Y2 (ja) | 1987-04-27 |
Family
ID=30766113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20370985U Expired JPS6216682Y2 (ja) | 1985-12-27 | 1985-12-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216682Y2 (ja) |
-
1985
- 1985-12-27 JP JP20370985U patent/JPS6216682Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61118074U (ja) | 1986-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209797A (en) | Complementary semiconductor device | |
| US4559694A (en) | Method of manufacturing a reference voltage generator device | |
| US5159260A (en) | Reference voltage generator device | |
| JPH04312107A (ja) | 定電圧回路 | |
| JPH11330482A (ja) | 半導体装置 | |
| US6628161B2 (en) | Reference voltage circuit | |
| JPH0740050B2 (ja) | 電圧検知回路 | |
| JP4020182B2 (ja) | 基準電圧発生回路及び電源装置 | |
| JPS6216682Y2 (ja) | ||
| JPH0421214B2 (ja) | ||
| JPH09266281A (ja) | 昇圧回路 | |
| JPS645327B2 (ja) | ||
| JPH0243203B2 (ja) | ||
| JPH0624319B2 (ja) | 入力回路 | |
| GB2100540A (en) | Reference voltage generators | |
| JPH0680824B2 (ja) | Ｍｏｓトランジスタ閾値の自動設定装置 | |
| JPS6235272B2 (ja) | ||
| JPS6341223B2 (ja) | ||
| KR830000874B1 (ko) | 기준 전압 발생 장치 | |
| JPS6113389B2 (ja) | ||
| KR830000875B1 (ko) | 전압 발생장치 | |
| JPS60257559A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS60150115A (ja) | 電圧検出装置 | |
| JPS5923607A (ja) | バイアス回路 | |
| JPS6214733Y2 (ja) |