JPH08235861A - 半導体メモリ装置のビット線感知回路 - Google Patents
半導体メモリ装置のビット線感知回路Info
- Publication number
- JPH08235861A JPH08235861A JP7331607A JP33160795A JPH08235861A JP H08235861 A JPH08235861 A JP H08235861A JP 7331607 A JP7331607 A JP 7331607A JP 33160795 A JP33160795 A JP 33160795A JP H08235861 A JPH08235861 A JP H08235861A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- voltage
- control signal
- power supply
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 電源雑音抑制と高速動作とを両立させ、高速
安定感知を行えるビット線感知回路を提供する。 【解決手段】 ビット線感知回路はビット線対間に設け
た先動作のＮ形センスアンプと後動作のＰ形センスアン
プとで構成され、プルダウン電圧をＮ形センスアンプ
へ、プルアップ電圧ＬＡをＰ形センスアンプへ提供する
ことで動作する。プルアップ電圧ＬＡは、プルアップ制
御信号ＬＡＰＧによる制御でトランジスタ１２１により
供給されるが、このときにプルアップ制御信号ＬＡＰＧ
の活性遷移が急峻だとピーク電流が大きく雑音発生につ
ながり、緩慢だと感知時間が長くなる。そこで、ビット
線電位展開がある程度進むまでは緩慢遷移で且つその後
は急峻遷移で信号ＬＡＰＧを提供する。このために、プ
ルアップ制御信号発生回路に対しＰＭＯＳトランジスタ
５１６及びＮＭＯＳトランジスタ５１５を設ける。
安定感知を行えるビット線感知回路を提供する。 【解決手段】 ビット線感知回路はビット線対間に設け
た先動作のＮ形センスアンプと後動作のＰ形センスアン
プとで構成され、プルダウン電圧をＮ形センスアンプ
へ、プルアップ電圧ＬＡをＰ形センスアンプへ提供する
ことで動作する。プルアップ電圧ＬＡは、プルアップ制
御信号ＬＡＰＧによる制御でトランジスタ１２１により
供給されるが、このときにプルアップ制御信号ＬＡＰＧ
の活性遷移が急峻だとピーク電流が大きく雑音発生につ
ながり、緩慢だと感知時間が長くなる。そこで、ビット
線電位展開がある程度進むまでは緩慢遷移で且つその後
は急峻遷移で信号ＬＡＰＧを提供する。このために、プ
ルアップ制御信号発生回路に対しＰＭＯＳトランジスタ
５１６及びＮＭＯＳトランジスタ５１５を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メモリ装置
におけるビット線電圧の感知回路に関する。
におけるビット線電圧の感知回路に関する。
【０００２】
【従来の技術】一般に、主メモリ装置として用いられる
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、
低ビットコスト(bit cost)が要求されるので１トランジ
スタ＆１キャパシタのメモリセル構造をもつ。従って、
小容量のキャパシタに記憶したデータを読出し出力する
ために、通常、ＮＭＯＳトランジスタを用いたＮ形セン
スアンプとＰＭＯＳトランジスタを用いたＰ形センスア
ンプで構成されるビット線感知回路（センスアンプ）が
用いられる。このようなＤＲＡＭではアクセスタイムの
高速化に伴い、ビット線感知時間がそのアクセスタイム
に占める割合が増えてきている。このため、できるだけ
感知時間を短縮することが好ましいが、この場合には、
感知時に発生するピーク電流が大きくなり電源線へノイ
ズが発生して誤動作要因の１つとなるので、注意が必要
である。即ち、できるだけピーク電流を抑えながら感知
速度を上げることを考えなければならない。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、
低ビットコスト(bit cost)が要求されるので１トランジ
スタ＆１キャパシタのメモリセル構造をもつ。従って、
小容量のキャパシタに記憶したデータを読出し出力する
ために、通常、ＮＭＯＳトランジスタを用いたＮ形セン
スアンプとＰＭＯＳトランジスタを用いたＰ形センスア
ンプで構成されるビット線感知回路（センスアンプ）が
用いられる。このようなＤＲＡＭではアクセスタイムの
高速化に伴い、ビット線感知時間がそのアクセスタイム
に占める割合が増えてきている。このため、できるだけ
感知時間を短縮することが好ましいが、この場合には、
感知時に発生するピーク電流が大きくなり電源線へノイ
ズが発生して誤動作要因の１つとなるので、注意が必要
である。即ち、できるだけピーク電流を抑えながら感知
速度を上げることを考えなければならない。
【０００３】図１に一般的なＤＲＡＭのメモリセルアレ
イの要部構成を示し、その動作特性について図４に示
す。尚、この図４の信号波形は、活性対象のアレイブロ
ックを指定する信号であるブロック選択信号ＢＬＳｋＢ
の発生から後を示している。ブロック選択信号ＢＬＳｋ
Ｂの活性前の状態を簡単に説明しておくと、このときに
は等化信号φＥＱＢが論理“ハイ”なので、プリチャー
ジ回路１１１及び等化回路１１２により、各ビット線Ｂ
Ｌｉ，ＢＬｉＢ（このときの“Ｂ”は相補関係を示す、
またｉ＝０〜ｎ）はプリチャージ電圧ＶＢＬレベルにプ
リチャージ・等化されている。この場合のプリチャージ
電圧ＶＢＬは、電源電圧Ｖｃｃの中間レベルとされる。
イの要部構成を示し、その動作特性について図４に示
す。尚、この図４の信号波形は、活性対象のアレイブロ
ックを指定する信号であるブロック選択信号ＢＬＳｋＢ
の発生から後を示している。ブロック選択信号ＢＬＳｋ
Ｂの活性前の状態を簡単に説明しておくと、このときに
は等化信号φＥＱＢが論理“ハイ”なので、プリチャー
ジ回路１１１及び等化回路１１２により、各ビット線Ｂ
Ｌｉ，ＢＬｉＢ（このときの“Ｂ”は相補関係を示す、
またｉ＝０〜ｎ）はプリチャージ電圧ＶＢＬレベルにプ
リチャージ・等化されている。この場合のプリチャージ
電圧ＶＢＬは、電源電圧Ｖｃｃの中間レベルとされる。
【０００４】ブロック選択信号ＢＬＳｋＢが論理“ロ
ウ”に活性化されると、これに伴い等化信号φＥＱＢが
論理“ロウ”へ遷移し、選択メモリブロックでビット線
感知動作が開始される。即ち、等化信号ＥＱＢの論理
“ロウ”に従いプリチャージ回路１１１及び等化回路１
１２がＯＦＦしてビット線ＢＬｉ，ＢＬｉＢが互いに分
離され、そして選択ワード線に対し、電源電圧Ｖｃｃよ
り高いレベルの昇圧電圧（Ｖｃｃ＋α）としたワード線
エネーブル信号ＷＬが提供される。ワード線エネーブル
信号ＷＬが提供されると対応するメモリセル１１３のア
クセストランジスタのＯＮでキャパシタに記憶したデー
タがビット線ＢＬｉへ伝達されることになり、ビット線
ＢＬｉとの間で電荷分配(charge sharing)が起こる。従
って図４に示すように、メモリセル１１３のデータに応
じてビット線ＢＬｉ，ＢＬｉＢの間にΔＶＢＬ０（φ）
の電圧差が発生する。尚、図４に示すのは、データ
“１”読出の場合である。以下、データ“１”読出を例
にして説明する。
ウ”に活性化されると、これに伴い等化信号φＥＱＢが
論理“ロウ”へ遷移し、選択メモリブロックでビット線
感知動作が開始される。即ち、等化信号ＥＱＢの論理
“ロウ”に従いプリチャージ回路１１１及び等化回路１
１２がＯＦＦしてビット線ＢＬｉ，ＢＬｉＢが互いに分
離され、そして選択ワード線に対し、電源電圧Ｖｃｃよ
り高いレベルの昇圧電圧（Ｖｃｃ＋α）としたワード線
エネーブル信号ＷＬが提供される。ワード線エネーブル
信号ＷＬが提供されると対応するメモリセル１１３のア
クセストランジスタのＯＮでキャパシタに記憶したデー
タがビット線ＢＬｉへ伝達されることになり、ビット線
ＢＬｉとの間で電荷分配(charge sharing)が起こる。従
って図４に示すように、メモリセル１１３のデータに応
じてビット線ＢＬｉ，ＢＬｉＢの間にΔＶＢＬ０（φ）
の電圧差が発生する。尚、図４に示すのは、データ
“１”読出の場合である。以下、データ“１”読出を例
にして説明する。
【０００５】このようにして発生するビット線ＢＬｉ，
ＢＬｉＢ間の電圧差ΔＶＢＬ０は、そのままでは小さず
ぎて送り出せないので、Ｐ形センスアンプ１１４及びＮ
形センスアンプ１１５によるビット線感知回路を経るこ
とで高電位のビット線ＢＬｉを電源電圧Ｖｃｃへそして
低電位のビット線ＢＬｉＢを接地電圧Ｖｓｓへ電位展開
させ、増幅して出力することになる。この感知動作は、
ワード線エネーブル信号ＷＬの発生による第１，第２感
知信号φＳ，φＳＢの活性化に基づいてプルダウン制御
信号ＬＡＮＧ及びプルアップ制御信号ＬＡＰＧを発生す
ることで制御される。このとき通常は、Ｐ形センスアン
プ１１４をエネーブルさせるプルアップ電圧ＬＡを制御
するプルアップ制御信号ＬＡＰＧよりも、Ｎ形センスア
ンプ１１６をエネーブルさせるプルダウン電圧ＬＡＢを
制御するプルダウン制御信号ＬＡＮＧを先に発生するよ
うにしている。即ち、Ｎ形センスアンプ１１６を先動作
の第１センスアンプとし、Ｐ形センスアンプ１１４を後
動作の第２センスアンプとして使用する。図２に、プル
ダウン制御信号ＬＡＮＧを発生するプルダウン制御信号
発生回路の構成を、図３に、プルアップ制御信号ＬＡＰ
Ｇを発生するプルアップ制御信号発生回路の構成を、そ
れぞれ示す。
ＢＬｉＢ間の電圧差ΔＶＢＬ０は、そのままでは小さず
ぎて送り出せないので、Ｐ形センスアンプ１１４及びＮ
形センスアンプ１１５によるビット線感知回路を経るこ
とで高電位のビット線ＢＬｉを電源電圧Ｖｃｃへそして
低電位のビット線ＢＬｉＢを接地電圧Ｖｓｓへ電位展開
させ、増幅して出力することになる。この感知動作は、
ワード線エネーブル信号ＷＬの発生による第１，第２感
知信号φＳ，φＳＢの活性化に基づいてプルダウン制御
信号ＬＡＮＧ及びプルアップ制御信号ＬＡＰＧを発生す
ることで制御される。このとき通常は、Ｐ形センスアン
プ１１４をエネーブルさせるプルアップ電圧ＬＡを制御
するプルアップ制御信号ＬＡＰＧよりも、Ｎ形センスア
ンプ１１６をエネーブルさせるプルダウン電圧ＬＡＢを
制御するプルダウン制御信号ＬＡＮＧを先に発生するよ
うにしている。即ち、Ｎ形センスアンプ１１６を先動作
の第１センスアンプとし、Ｐ形センスアンプ１１４を後
動作の第２センスアンプとして使用する。図２に、プル
ダウン制御信号ＬＡＮＧを発生するプルダウン制御信号
発生回路の構成を、図３に、プルアップ制御信号ＬＡＰ
Ｇを発生するプルアップ制御信号発生回路の構成を、そ
れぞれ示す。
【０００６】図２に示すプルダウン制御信号発生回路
は、インバータ３１１で反転させたブロック選択信号Ｂ
ＬＳｋＢと第１感知信号φＳとをＮＡＮＤゲート３１２
で演算するようにしている。そして、これら入力信号が
論理“ハイ”で入力される時点（つまり第１感知信号φ
Ｓが論理“ハイ”へ遷移する時点）でＮＡＮＤゲート３
１２から出力される論理“ロウ”の信号をインバータ３
１３を介することで、論理“ハイ”のプルダウン制御信
号ＬＡＮＧを発生する。このプルダウン制御信号ＬＡＮ
Ｇが発生されるとプルダウン電源駆動手段であるプルダ
ウントランジスタ１２２が導通し、Ｎ形センスアンプ１
１６に対しＶｓｓレベルのプルダウン電圧ＬＡＢが供給
されてエネーブルとなる。第１センスアンプであるＮ形
センスアンプ１１６がエネーブルになると、ΔＶＢＬ０
ほど電位レベルの高い方のビット線ＢＬｉへゲート電極
が接続されたＮＭＯＳトランジスタが強く導通するの
で、接地電圧Ｖｓｓへ展開すべき方のビット線ＢＬｉＢ
がプルダウンされる。
は、インバータ３１１で反転させたブロック選択信号Ｂ
ＬＳｋＢと第１感知信号φＳとをＮＡＮＤゲート３１２
で演算するようにしている。そして、これら入力信号が
論理“ハイ”で入力される時点（つまり第１感知信号φ
Ｓが論理“ハイ”へ遷移する時点）でＮＡＮＤゲート３
１２から出力される論理“ロウ”の信号をインバータ３
１３を介することで、論理“ハイ”のプルダウン制御信
号ＬＡＮＧを発生する。このプルダウン制御信号ＬＡＮ
Ｇが発生されるとプルダウン電源駆動手段であるプルダ
ウントランジスタ１２２が導通し、Ｎ形センスアンプ１
１６に対しＶｓｓレベルのプルダウン電圧ＬＡＢが供給
されてエネーブルとなる。第１センスアンプであるＮ形
センスアンプ１１６がエネーブルになると、ΔＶＢＬ０
ほど電位レベルの高い方のビット線ＢＬｉへゲート電極
が接続されたＮＭＯＳトランジスタが強く導通するの
で、接地電圧Ｖｓｓへ展開すべき方のビット線ＢＬｉＢ
がプルダウンされる。
【０００７】図３に示すプルアップ制御信号発生回路
は、第１感知信号φＳよりも若干遅れて発生される第２
感知信号φＳＢとブロック選択信号ＢＬＳｋＢとをＮＯ
Ｒゲート２１１で演算するようにしている。そして、こ
れら入力信号が論理“ロウ”で入力される時点（つまり
第２感知信号φＳＢが論理“ロウ”へ遷移する時点）で
ＮＯＲゲート２１１から出力される論理“ハイ”の信号
をインバータ２１２〜２１４を通じて駆動することで、
論理“ロウ”のプルアップ制御信号ＬＡＰＧを発生す
る。このプルアップ制御信号ＬＡＰＧが発生されるとプ
ルアップ電源駆動手段であるプルアップトランジスタ１
２１が導通し、Ｐ形センスアンプ１１４に対しＶｃｃレ
ベルのプルアップ電圧ＬＡが供給されてエネーブルとな
る。Ｐ形センスアンプ１１４がエネーブルになると、Ｎ
形センスアンプ１１６によるプルダウン途中でＶＢＬ−
βとなっているビット線ＢＬｉＢの方へゲート電極が接
続されたＰＭＯＳトランジスタが強く導通するので、電
源電圧Ｖｃｃへ展開すべき方のビット線ＢＬｉがプルア
ップされる。
は、第１感知信号φＳよりも若干遅れて発生される第２
感知信号φＳＢとブロック選択信号ＢＬＳｋＢとをＮＯ
Ｒゲート２１１で演算するようにしている。そして、こ
れら入力信号が論理“ロウ”で入力される時点（つまり
第２感知信号φＳＢが論理“ロウ”へ遷移する時点）で
ＮＯＲゲート２１１から出力される論理“ハイ”の信号
をインバータ２１２〜２１４を通じて駆動することで、
論理“ロウ”のプルアップ制御信号ＬＡＰＧを発生す
る。このプルアップ制御信号ＬＡＰＧが発生されるとプ
ルアップ電源駆動手段であるプルアップトランジスタ１
２１が導通し、Ｐ形センスアンプ１１４に対しＶｃｃレ
ベルのプルアップ電圧ＬＡが供給されてエネーブルとな
る。Ｐ形センスアンプ１１４がエネーブルになると、Ｎ
形センスアンプ１１６によるプルダウン途中でＶＢＬ−
βとなっているビット線ＢＬｉＢの方へゲート電極が接
続されたＰＭＯＳトランジスタが強く導通するので、電
源電圧Ｖｃｃへ展開すべき方のビット線ＢＬｉがプルア
ップされる。
【０００８】このようにしてプルダウン電圧ＬＡＢ及び
プルアップ電圧ＬＡを供給することによるビット線感知
回路の動作で、ΔＶＢＬ０の電圧差からビット線ＢＬ
ｉ，ＢＬｉＢが電源電圧Ｖｃｃ及び接地電圧Ｖｓｓのレ
ベルに電位展開され、増幅される。
プルアップ電圧ＬＡを供給することによるビット線感知
回路の動作で、ΔＶＢＬ０の電圧差からビット線ＢＬ
ｉ，ＢＬｉＢが電源電圧Ｖｃｃ及び接地電圧Ｖｓｓのレ
ベルに電位展開され、増幅される。
【０００９】
【発明が解決しようとする課題】上記のようなビット線
感知動作においては次のような調整が行われる。即ちま
ず、図３に示すプルアップ制御信号発生回路のインバー
タサイズを大きくして駆動能力を上げることにより、図
４に実線で示すようにプルアップ制御信号ＬＡＰＧの遷
移を急峻にする調整が可能である。この場合、プルアッ
プトランジスタ１２１の導電性が高まりＰ形センスアン
プ１１４が迅速に動作できるので、感知速度及びメモリ
セルのリストアには有効である。反面、プルダウン電圧
ＬＡＢによるビット線ＢＬｉＢのプルダウン途中の早期
にプルアップ電圧ＬＡによるビット線ＢＬｉのプルアッ
プが開始される、つまりＮ形センスアンプ１１６とＰ形
センスアンプ１１４とがビット線電位展開のまだ小さい
うちに同時動作することになるため、ピーク電流が大き
くなってしまい、メモリ装置に瞬間的誤動作を生じさせ
得る電源雑音が発生する可能性がある。
感知動作においては次のような調整が行われる。即ちま
ず、図３に示すプルアップ制御信号発生回路のインバー
タサイズを大きくして駆動能力を上げることにより、図
４に実線で示すようにプルアップ制御信号ＬＡＰＧの遷
移を急峻にする調整が可能である。この場合、プルアッ
プトランジスタ１２１の導電性が高まりＰ形センスアン
プ１１４が迅速に動作できるので、感知速度及びメモリ
セルのリストアには有効である。反面、プルダウン電圧
ＬＡＢによるビット線ＢＬｉＢのプルダウン途中の早期
にプルアップ電圧ＬＡによるビット線ＢＬｉのプルアッ
プが開始される、つまりＮ形センスアンプ１１６とＰ形
センスアンプ１１４とがビット線電位展開のまだ小さい
うちに同時動作することになるため、ピーク電流が大き
くなってしまい、メモリ装置に瞬間的誤動作を生じさせ
得る電源雑音が発生する可能性がある。
【００１０】これとは逆に、図３に示すプルアップ制御
信号発生回路のインバータサイズを小さくして駆動能力
を抑えることにより、図４に点線４２７で示すようにプ
ルアップ制御信号ＬＡＰＧの遷移を緩慢にする調整が可
能である。この場合、プルアップトランジスタ１２１の
導通性を低くしてＰ形センスアンプ１１４の動作を遅ら
せることができるので、ピーク電流を小さくすることが
可能になり電源雑音を抑制できる。その反面今度は、ビ
ット線感知速度が遅くなるうえ、メモリセルのリストア
が十分に遂行できずに次の感知動作でΔＶＢＬ０を小さ
くする結果となる。
信号発生回路のインバータサイズを小さくして駆動能力
を抑えることにより、図４に点線４２７で示すようにプ
ルアップ制御信号ＬＡＰＧの遷移を緩慢にする調整が可
能である。この場合、プルアップトランジスタ１２１の
導通性を低くしてＰ形センスアンプ１１４の動作を遅ら
せることができるので、ピーク電流を小さくすることが
可能になり電源雑音を抑制できる。その反面今度は、ビ
ット線感知速度が遅くなるうえ、メモリセルのリストア
が十分に遂行できずに次の感知動作でΔＶＢＬ０を小さ
くする結果となる。
【００１１】このような従来技術に鑑みて本発明では、
高速感知と電源雑音抑制を両立させ、ビット線電圧を高
速安定感知できるようなビット線感知回路を提供する。
高速感知と電源雑音抑制を両立させ、ビット線電圧を高
速安定感知できるようなビット線感知回路を提供する。
【００１２】
【課題を解決するための手段】本発明では、プルアップ
制御信号の遷移制御を行うことで、高速感知と電源雑音
抑制を両立させるようにする。即ち、プルダウン制御信
号によるプルダウン電源駆動手段の導通でプルダウン電
圧を受け動作する第１センスアンプと、プルアップ制御
信号によるプルアップ電源駆動手段の導通でプルアップ
電圧を受け動作する第２センスアンプと、を有してなる
ビット線感知回路を備えた半導体メモリ装置において、
ビット線感知回路の感知動作の際に、前記プルアップ制
御信号を緩慢遷移から急峻遷移させてこれに従い前記プ
ルアップ電源駆動手段を導通させるようにすることを特
徴とする。上記のようにプルアップ電源駆動手段がソー
ス電極に電源電圧を受けると共にゲート電極にプルアッ
プ制御信号を受けるＰＭＯＳトランジスタで構成される
場合には、ソース電極に電源電圧を受けると共にゲート
電極にプルアップ電圧を受けるＰＭＯＳトランジスタ
と、該ＰＭＯＳトランジスタのドレイン電極にドレイン
電極を接続したダイオード形のＮＭＯＳトランジスタ
と、を備え、前記ＮＭＯＳトランジスタのソース電極を
プルアップ制御信号へつないで使用するものとする。
制御信号の遷移制御を行うことで、高速感知と電源雑音
抑制を両立させるようにする。即ち、プルダウン制御信
号によるプルダウン電源駆動手段の導通でプルダウン電
圧を受け動作する第１センスアンプと、プルアップ制御
信号によるプルアップ電源駆動手段の導通でプルアップ
電圧を受け動作する第２センスアンプと、を有してなる
ビット線感知回路を備えた半導体メモリ装置において、
ビット線感知回路の感知動作の際に、前記プルアップ制
御信号を緩慢遷移から急峻遷移させてこれに従い前記プ
ルアップ電源駆動手段を導通させるようにすることを特
徴とする。上記のようにプルアップ電源駆動手段がソー
ス電極に電源電圧を受けると共にゲート電極にプルアッ
プ制御信号を受けるＰＭＯＳトランジスタで構成される
場合には、ソース電極に電源電圧を受けると共にゲート
電極にプルアップ電圧を受けるＰＭＯＳトランジスタ
と、該ＰＭＯＳトランジスタのドレイン電極にドレイン
電極を接続したダイオード形のＮＭＯＳトランジスタ
と、を備え、前記ＮＭＯＳトランジスタのソース電極を
プルアップ制御信号へつないで使用するものとする。
【００１３】或いは本発明によれば、プルダウン電圧を
受けて動作する第１センスアンプと、プルアップ電圧を
受けて動作する第２センスアンプと、を有してなるビッ
ト線感知回路を備えた半導体メモリ装置において、前記
プルアップ電圧のレベルを感知するプルアップ電圧感知
手段をもち、前記第２センスアンプの感知動作時に該プ
ルアップ電圧感知手段の遷移制御により緩慢遷移してか
ら急峻遷移するプルアップ制御信号を発生するプルアッ
プ制御信号発生回路と、前記プルアップ制御信号による
導通制御で、該プルアップ制御信号の緩慢遷移時には緩
慢増加する前記プルアップ電圧を出力すると共に前記プ
ルアップ制御信号の急峻遷移時には急峻増加する前記プ
ルアップ電圧を出力するプルアップ電源駆動手段と、を
備えることを特徴した半導体メモリ装置が提供される。
この場合にも、プルアップ電源駆動手段が電源電圧をソ
ース電極に受けると共にプルアップ制御信号をゲート電
極に受けるＰＭＯＳトランジスタで構成されるのであれ
ば、プルアップ制御信号発生回路のプルアップ電圧感知
手段は、プルアップ電圧をゲート電極に受けると共に電
源電圧をソース電極に受けるＰＭＯＳトランジスタと、
該ＰＭＯＳトランジスタのドレイン電極にドレイン電極
を接続し、ソース電極をプルアップ制御信号につなげた
ダイオード形のＮＭＯＳトランジスタと、から構成する
ものとすればよい。
受けて動作する第１センスアンプと、プルアップ電圧を
受けて動作する第２センスアンプと、を有してなるビッ
ト線感知回路を備えた半導体メモリ装置において、前記
プルアップ電圧のレベルを感知するプルアップ電圧感知
手段をもち、前記第２センスアンプの感知動作時に該プ
ルアップ電圧感知手段の遷移制御により緩慢遷移してか
ら急峻遷移するプルアップ制御信号を発生するプルアッ
プ制御信号発生回路と、前記プルアップ制御信号による
導通制御で、該プルアップ制御信号の緩慢遷移時には緩
慢増加する前記プルアップ電圧を出力すると共に前記プ
ルアップ制御信号の急峻遷移時には急峻増加する前記プ
ルアップ電圧を出力するプルアップ電源駆動手段と、を
備えることを特徴した半導体メモリ装置が提供される。
この場合にも、プルアップ電源駆動手段が電源電圧をソ
ース電極に受けると共にプルアップ制御信号をゲート電
極に受けるＰＭＯＳトランジスタで構成されるのであれ
ば、プルアップ制御信号発生回路のプルアップ電圧感知
手段は、プルアップ電圧をゲート電極に受けると共に電
源電圧をソース電極に受けるＰＭＯＳトランジスタと、
該ＰＭＯＳトランジスタのドレイン電極にドレイン電極
を接続し、ソース電極をプルアップ制御信号につなげた
ダイオード形のＮＭＯＳトランジスタと、から構成する
ものとすればよい。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を添付の
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１５】図５に、本発明によるプルアップ制御信号
発生回路とプルアップ電源駆動手段の実施形態について
その構成を示す。プルアップ制御信号発生回路は、ブロ
ック選択信号ＢＬＳｋＢ及び第２感知信号φＳＢをＮＯ
Ｒゲート５１１で演算し、該ＮＯＲゲート５１１の出力
を直列接続のインバータ５１２〜５１４で駆動するよう
になっている。そして更に、電源電圧Ｖｃｃから直列接
続したＰＭＯＳトランジスタ５１６及びＮＭＯＳトラン
ジスタ５１５を設け、該トランジスタ５１５のソース電
極を、インバータ５１４の出力端につながるノード５２
１に接続してある。ＰＭＯＳトランジスタ５１６のゲー
ト電極は、ノード５２３へ接続してプルダウン電圧ＬＡ
を入力するようにし、該ＰＭＯＳトランジスタ５１６
を、プルアップ電圧ＬＡのレベルに従って抵抗値の変化
する可変抵抗素子として用いている。またＮＭＯＳトラ
ンジスタ５１５は、ドレイン電極及びゲート電極を接続
したダイオード形の電圧降下素子として用いている。こ
のＮＭＯＳトランジスタ５１５は、可変抵抗素子の素子
特性によっては省略することも可能である。そして、こ
れらＰＭＯＳトランジスタ５１６及びＮＭＯＳトランジ
スタ５１５により、プルアップ電圧ＬＡのレベルを感知
して後述のようにプルアップ制御信号ＬＡＰＧの遷移制
御を行うプルアップ電圧感知手段が構成されている。
発生回路とプルアップ電源駆動手段の実施形態について
その構成を示す。プルアップ制御信号発生回路は、ブロ
ック選択信号ＢＬＳｋＢ及び第２感知信号φＳＢをＮＯ
Ｒゲート５１１で演算し、該ＮＯＲゲート５１１の出力
を直列接続のインバータ５１２〜５１４で駆動するよう
になっている。そして更に、電源電圧Ｖｃｃから直列接
続したＰＭＯＳトランジスタ５１６及びＮＭＯＳトラン
ジスタ５１５を設け、該トランジスタ５１５のソース電
極を、インバータ５１４の出力端につながるノード５２
１に接続してある。ＰＭＯＳトランジスタ５１６のゲー
ト電極は、ノード５２３へ接続してプルダウン電圧ＬＡ
を入力するようにし、該ＰＭＯＳトランジスタ５１６
を、プルアップ電圧ＬＡのレベルに従って抵抗値の変化
する可変抵抗素子として用いている。またＮＭＯＳトラ
ンジスタ５１５は、ドレイン電極及びゲート電極を接続
したダイオード形の電圧降下素子として用いている。こ
のＮＭＯＳトランジスタ５１５は、可変抵抗素子の素子
特性によっては省略することも可能である。そして、こ
れらＰＭＯＳトランジスタ５１６及びＮＭＯＳトランジ
スタ５１５により、プルアップ電圧ＬＡのレベルを感知
して後述のようにプルアップ制御信号ＬＡＰＧの遷移制
御を行うプルアップ電圧感知手段が構成されている。
【００１６】プルアップ電源駆動手段はＰＭＯＳのプル
アップトランジスタ１２１とされ、そのゲート電極をノ
ード５２１へ接続させてあり、このプルアップトランジ
スタ１２１の出力側にノード５２３が設けられている。
プルアップトランジスタ１２１の導通により出力される
プルアップ電圧ＬＡはＰ形センスアンプ１１４へ供給さ
れる。
アップトランジスタ１２１とされ、そのゲート電極をノ
ード５２１へ接続させてあり、このプルアップトランジ
スタ１２１の出力側にノード５２３が設けられている。
プルアップトランジスタ１２１の導通により出力される
プルアップ電圧ＬＡはＰ形センスアンプ１１４へ供給さ
れる。
【００１７】図６には、このようなプルアップ制御信号
発生回路を用いた場合のビット線感知回路の動作特性を
示す。尚、このときのプルダウン制御信号発生回路とし
ては前述の図２の回路を用いてある。また、第１，第２
感知信号φＳ，φＳＢ発生までは従来と同様につき省略
している。この例においても、データ“１”読出の場合
について図示してある。
発生回路を用いた場合のビット線感知回路の動作特性を
示す。尚、このときのプルダウン制御信号発生回路とし
ては前述の図２の回路を用いてある。また、第１，第２
感知信号φＳ，φＳＢ発生までは従来と同様につき省略
している。この例においても、データ“１”読出の場合
について図示してある。
【００１８】ワード線選択前には等化によりビット線Ｂ
Ｌｉ，ＢＬｉＢともプリチャージ電圧ＶＢＬ（通常、Ｖ
ｃｃの１／２）にプリチャージされており、またこのと
きプルアップトランジスタ１２１は当然ＯＦＦで、プル
アップ電圧ＬＡの供給線も同じくプリチャージ電圧ＶＢ
Ｌにプリチャージされる。従ってノード５２３もプリチ
ャージ電圧ＶＢＬを維持する。この場合、ノード５２３
にゲート電極が接続されたＰＭＯＳトランジスタ５１６
は導通可能となるが、ブロック選択信号ＢＬＳｋＢと第
２感知信号φＳＢが非活性状態にありプルアップ制御信
号ＬＡＰＧが論理“ハイ”（＝Ｖｃｃレベル）を維持す
るため、ＰＭＯＳトランジスタ５１６及びＮＭＯＳトラ
ンジスタ５１５を経由する電流経路は形成されない。
Ｌｉ，ＢＬｉＢともプリチャージ電圧ＶＢＬ（通常、Ｖ
ｃｃの１／２）にプリチャージされており、またこのと
きプルアップトランジスタ１２１は当然ＯＦＦで、プル
アップ電圧ＬＡの供給線も同じくプリチャージ電圧ＶＢ
Ｌにプリチャージされる。従ってノード５２３もプリチ
ャージ電圧ＶＢＬを維持する。この場合、ノード５２３
にゲート電極が接続されたＰＭＯＳトランジスタ５１６
は導通可能となるが、ブロック選択信号ＢＬＳｋＢと第
２感知信号φＳＢが非活性状態にありプルアップ制御信
号ＬＡＰＧが論理“ハイ”（＝Ｖｃｃレベル）を維持す
るため、ＰＭＯＳトランジスタ５１６及びＮＭＯＳトラ
ンジスタ５１５を経由する電流経路は形成されない。
【００１９】ワード線エネーブル信号ＷＬが発生する
と、前述のようにメモリセル１１３とビット線ＢＬｉと
の電荷分配が発生し、ビット線ＢＬｉ，ＢＬｉＢ間に電
圧差ΔＶＢＬ０が発生する。そしてワード線エネーブル
信号ＷＬの発生により第１，第２感知信号φＳ，φＳＢ
が活性化されると、これに従ってプルダウン制御信号Ｌ
ＡＮＧ及びプルアップ制御信号ＬＡＰＧが活性化される
ことになる。
と、前述のようにメモリセル１１３とビット線ＢＬｉと
の電荷分配が発生し、ビット線ＢＬｉ，ＢＬｉＢ間に電
圧差ΔＶＢＬ０が発生する。そしてワード線エネーブル
信号ＷＬの発生により第１，第２感知信号φＳ，φＳＢ
が活性化されると、これに従ってプルダウン制御信号Ｌ
ＡＮＧ及びプルアップ制御信号ＬＡＰＧが活性化される
ことになる。
【００２０】プルダウン制御信号ＬＡＮＧについては前
述同様に発生される。これにより、プルダウントランジ
スタ１２２が導通してＮ形センスアンプ１１６へＶｓｓ
レベルのプルダウン電圧ＬＡＢが供給され、エネーブル
となる。そして、Ｎ形センスアンプ１１６において、Ｖ
ＢＬ＋ΔＶＢＬ０となったビット線ＢＬｉにゲート電極
が接続されたＮＭＯＳトランジスタが導通することによ
り、Ｖｓｓレベルへ展開されるべきビット線ＢＬｉＢが
プルダウンされる。
述同様に発生される。これにより、プルダウントランジ
スタ１２２が導通してＮ形センスアンプ１１６へＶｓｓ
レベルのプルダウン電圧ＬＡＢが供給され、エネーブル
となる。そして、Ｎ形センスアンプ１１６において、Ｖ
ＢＬ＋ΔＶＢＬ０となったビット線ＢＬｉにゲート電極
が接続されたＮＭＯＳトランジスタが導通することによ
り、Ｖｓｓレベルへ展開されるべきビット線ＢＬｉＢが
プルダウンされる。
【００２１】一方、プルアップ制御信号ＬＡＰＧは、次
のように発生される。ブロック選択信号ＢＬＳｋＢ及び
第２感知信号φＳＢを入力するＮＯＲゲート５１１は、
両入力信号が論理“ロウ”で入力される時点（第２感知
信号φＳＢが論理“ロウ”へ遷移する時点）で論理“ハ
イ”の信号を出力し、これがインバータ５１２〜５１４
を経ることでプルアップ制御信号ＬＡＰＧが論理“ロ
ウ”へ遷移することになる。この際、論理“ハイ”のＶ
ｃｃレベルにあったプルアップ制御信号ＬＡＰＧのレベ
ルが下がるにつれて、ＰＭＯＳトランジスタ５１６及び
ＮＭＯＳトランジスタ５１５によるノード５２１への電
流通路が形成されることになるので、プルアップ制御信
号ＬＡＰＧは、始めのうちＶｃｃレベルに近いレベルに
設定される。このレベルはＭＯＳＦＥＴによる電圧降下
の影響があるので電源電圧Ｖｃｃよりは低くく、従って
このときのプルアップトランジスタ１２１は、導通性の
低い状態で導通する状態となる。その結果プルアップ電
圧ＬＡが若干増加するので、これによりＰＭＯＳトラン
ジスタ５１６は若干非導通の方へ移る状態になり、これ
に従ってプルアップ制御信号ＬＡＰＧのレベルが低くな
る。するとプルアップトランジスタ１２１の導通性がこ
れに合わせて高くなり、プルアップ電圧ＬＡのレベルが
増加する。即ち、プルアップ制御信号ＬＡＰＧは始めの
うち図６に示すように緩慢遷移６１１をとって遷移して
いき、これに伴いプルアップ電圧ＬＡは、図６に示すよ
うに緩慢増加６２１をもって徐々に増加していくことに
なる。
のように発生される。ブロック選択信号ＢＬＳｋＢ及び
第２感知信号φＳＢを入力するＮＯＲゲート５１１は、
両入力信号が論理“ロウ”で入力される時点（第２感知
信号φＳＢが論理“ロウ”へ遷移する時点）で論理“ハ
イ”の信号を出力し、これがインバータ５１２〜５１４
を経ることでプルアップ制御信号ＬＡＰＧが論理“ロ
ウ”へ遷移することになる。この際、論理“ハイ”のＶ
ｃｃレベルにあったプルアップ制御信号ＬＡＰＧのレベ
ルが下がるにつれて、ＰＭＯＳトランジスタ５１６及び
ＮＭＯＳトランジスタ５１５によるノード５２１への電
流通路が形成されることになるので、プルアップ制御信
号ＬＡＰＧは、始めのうちＶｃｃレベルに近いレベルに
設定される。このレベルはＭＯＳＦＥＴによる電圧降下
の影響があるので電源電圧Ｖｃｃよりは低くく、従って
このときのプルアップトランジスタ１２１は、導通性の
低い状態で導通する状態となる。その結果プルアップ電
圧ＬＡが若干増加するので、これによりＰＭＯＳトラン
ジスタ５１６は若干非導通の方へ移る状態になり、これ
に従ってプルアップ制御信号ＬＡＰＧのレベルが低くな
る。するとプルアップトランジスタ１２１の導通性がこ
れに合わせて高くなり、プルアップ電圧ＬＡのレベルが
増加する。即ち、プルアップ制御信号ＬＡＰＧは始めの
うち図６に示すように緩慢遷移６１１をとって遷移して
いき、これに伴いプルアップ電圧ＬＡは、図６に示すよ
うに緩慢増加６２１をもって徐々に増加していくことに
なる。
【００２２】従って、Ｐ形センスアンプ１１４の動作時
期を早めても、始めのうちはプルアップ制御信号ＬＡＰ
Ｇが緩慢遷移で提供されるので、ピーク電流を抑えなが
ら感知動作を行うことが可能になる。
期を早めても、始めのうちはプルアップ制御信号ＬＡＰ
Ｇが緩慢遷移で提供されるので、ピーク電流を抑えなが
ら感知動作を行うことが可能になる。
【００２３】プルアップ制御信号ＬＡＰＧの緩慢遷移に
従ってプルアップ電圧ＬＡが徐々に増加していき、電源
電圧Ｖｃｃとの差がＰＭＯＳトランジスタ５１６のしき
い値電圧よりも小さくなると、ＰＭＯＳトランジスタ５
１６はＯＦＦする。その結果、ＮＭＯＳトランジスタ５
１５による電流経路が遮断されてプルアップ制御信号Ｌ
ＡＰＧは図６に示すように急峻遷移６１２をとって論理
“ロウ”へ遷移し、これに従いプルアップトランジスタ
１２１の導通性が一気に高まり完全ＯＮの状態になる。
従って、プルアップ電圧ＬＡは、図６に示すように急峻
増加６２２をもって急上昇し、これにより、ビット線Ｂ
Ｌｉが素早くＶｃｃレベルへ展開されることになる。
従ってプルアップ電圧ＬＡが徐々に増加していき、電源
電圧Ｖｃｃとの差がＰＭＯＳトランジスタ５１６のしき
い値電圧よりも小さくなると、ＰＭＯＳトランジスタ５
１６はＯＦＦする。その結果、ＮＭＯＳトランジスタ５
１５による電流経路が遮断されてプルアップ制御信号Ｌ
ＡＰＧは図６に示すように急峻遷移６１２をとって論理
“ロウ”へ遷移し、これに従いプルアップトランジスタ
１２１の導通性が一気に高まり完全ＯＮの状態になる。
従って、プルアップ電圧ＬＡは、図６に示すように急峻
増加６２２をもって急上昇し、これにより、ビット線Ｂ
Ｌｉが素早くＶｃｃレベルへ展開されることになる。
【００２４】このときには、電源雑音につながらない程
度までビット線ＢＬｉ，ＢＬｉＢのプルアップ・プルダ
ウンが行われているので、素早くビット線展開を行って
も問題ない。しかも、メモリセルのリストアに十分な電
位展開を行える。
度までビット線ＢＬｉ，ＢＬｉＢのプルアップ・プルダ
ウンが行われているので、素早くビット線展開を行って
も問題ない。しかも、メモリセルのリストアに十分な電
位展開を行える。
【００２５】
【発明の効果】以上述べてきたように本発明によれば、
感知初期にはＰ形センスアンプへ徐々にプルアップ電圧
を供給してピーク電流を抑えながら感知動作を遂行して
おいた後に一気に素早く電位展開させるようにできるの
で、Ｐ形センスアンプの動作時期を早めてもピーク電流
が抑制される。従って、ピーク電流抑制と高速感知動作
の両立、そしてメモリセルのリストアに十分な電位展開
を実現でき、安定且つ高速のビット線感知を行えるよう
になる。
感知初期にはＰ形センスアンプへ徐々にプルアップ電圧
を供給してピーク電流を抑えながら感知動作を遂行して
おいた後に一気に素早く電位展開させるようにできるの
で、Ｐ形センスアンプの動作時期を早めてもピーク電流
が抑制される。従って、ピーク電流抑制と高速感知動作
の両立、そしてメモリセルのリストアに十分な電位展開
を実現でき、安定且つ高速のビット線感知を行えるよう
になる。
【図１】半導体メモリ装置におけるビット線感知回路の
構成を示すメモリセルアレイの要部回路図。
構成を示すメモリセルアレイの要部回路図。
【図２】従来におけるプルダウン制御信号発生回路の回
路図。
路図。
【図３】従来におけるプルアップ制御信号発生回路の回
路図。
路図。
【図４】図３のプルアップ制御信号発生回路を使用した
場合における関連信号の電圧波形図。
場合における関連信号の電圧波形図。
【図５】本発明によるプルアップ制御信号発生回路の回
路図。
路図。
【図６】図５のプルアップ制御信号発生回路を使用した
場合における関連信号の電圧波形図。
場合における関連信号の電圧波形図。
１２１ プルアップトランジスタ（プルアップ電源駆動
手段） １２２ プルダウントランジスタ（プルダウン電源駆動
手段） １１４ Ｐ形センスアンプ（第２センスアンプ） １１６ Ｎ形センスアンプ（第１センスアンプ） ＬＡ プルアップ電圧 ＬＡＢ プルダウン電圧 ＬＡＰＧ プルアップ制御信号 ＬＡＮＧ プルダウン制御信号 φＳ 第１感知信号 φＳＢ 第２感知信号
手段） １２２ プルダウントランジスタ（プルダウン電源駆動
手段） １１４ Ｐ形センスアンプ（第２センスアンプ） １１６ Ｎ形センスアンプ（第１センスアンプ） ＬＡ プルアップ電圧 ＬＡＢ プルダウン電圧 ＬＡＰＧ プルアップ制御信号 ＬＡＮＧ プルダウン制御信号 φＳ 第１感知信号 φＳＢ 第２感知信号
Claims (6)
- 【請求項１】 プルダウン制御信号によるプルダウン電
源駆動手段の導通でプルダウン電圧を受け動作する第１
センスアンプと、プルアップ制御信号によるプルアップ
電源駆動手段の導通でプルアップ電圧を受け動作する第
２センスアンプと、を有してなるビット線感知回路を備
えた半導体メモリ装置において、 ビット線感知回路の感知動作の際に、前記プルアップ制
御信号を緩慢遷移から急峻遷移させてこれに従い前記プ
ルアップ電源駆動手段を導通させるようになっているこ
とを特徴とする半導体メモリ装置。 - 【請求項２】 プルアップ電源駆動手段は、ソース電極
に電源電圧を受けると共にゲート電極にプルアップ制御
信号を受けるＰＭＯＳトランジスタで構成される請求項
１記載の半導体メモリ装置。 - 【請求項３】 ソース電極に電源電圧を受けると共にゲ
ート電極にプルアップ電圧を受けるＰＭＯＳトランジス
タと、該ＰＭＯＳトランジスタのドレイン電極にドレイ
ン電極を接続したダイオード形のＮＭＯＳトランジスタ
と、を備え、前記ＮＭＯＳトランジスタのソース電極を
プルアップ制御信号へつないで使用する請求項２記載の
半導体メモリ装置。 - 【請求項４】 プルダウン電圧を受けて動作する第１セ
ンスアンプと、プルアップ電圧を受けて動作する第２セ
ンスアンプと、を有してなるビット線感知回路を備えた
半導体メモリ装置において、 前記プルアップ電圧のレベルを感知するプルアップ電圧
感知手段をもち、前記第２センスアンプの感知動作時に
該プルアップ電圧感知手段の遷移制御により緩慢遷移し
てから急峻遷移するプルアップ制御信号を発生するプル
アップ制御信号発生回路と、前記プルアップ制御信号に
よる導通制御で、該プルアップ制御信号の緩慢遷移時に
は緩慢増加する前記プルアップ電圧を出力すると共に前
記プルアップ制御信号の急峻遷移時には急峻増加する前
記プルアップ電圧を出力するプルアップ電源駆動手段
と、を備えたことを特徴する半導体メモリ装置。 - 【請求項５】 プルアップ電源駆動手段は、電源電圧を
ソース電極に受けると共にプルアップ制御信号をゲート
電極に受けるＰＭＯＳトランジスタで構成される請求項
４記載の半導体メモリ装置。 - 【請求項６】 プルアップ制御信号発生回路のプルアッ
プ電圧感知手段は、プルアップ電圧をゲート電極に受け
ると共に電源電圧をソース電極に受けるＰＭＯＳトラン
ジスタと、該ＰＭＯＳトランジスタのドレイン電極にド
レイン電極を接続し、ソース電極をプルアップ制御信号
につなげたダイオード形のＮＭＯＳトランジスタと、か
ら構成される請求項５記載の半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P35328 | 1994-12-20 | ||
| KR1019940035328A KR0158476B1 (ko) | 1994-12-20 | 1994-12-20 | 반도체 메모리장치의 비트라인 감지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08235861A true JPH08235861A (ja) | 1996-09-13 |
| JP3053562B2 JP3053562B2 (ja) | 2000-06-19 |
Family
ID=19402433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7331607A Expired - Fee Related JP3053562B2 (ja) | 1994-12-20 | 1995-12-20 | 半導体メモリ装置のビット線感知回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5646899A (ja) |
| JP (1) | JP3053562B2 (ja) |
| KR (1) | KR0158476B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073143A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 半導体記憶装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963485A (en) * | 1998-08-19 | 1999-10-05 | Stmicroelectronics, Inc. | Method and apparatus for bit line recovery in dynamic random access memory |
| KR100313603B1 (ko) * | 1999-06-09 | 2001-11-26 | 김영환 | 반도체 메모리의 센스앰프 제어회로 |
| KR100308215B1 (ko) | 1999-08-12 | 2001-11-01 | 윤종용 | 감지 노이즈를 최소화할 수 있는 랜덤 액세스 메모리 장치 |
| KR20020044689A (ko) * | 2000-12-06 | 2002-06-19 | 박 성 식 | 리프레쉬 모드에서 대기 전류를 감소시키기 위한 센스앰프 회로를 가지는 반도체 메모리 장치 |
| US6781860B2 (en) * | 2002-05-01 | 2004-08-24 | Ovonyx, Inc. | High voltage row and column driver for programmable resistance memory |
| PT1411794E (pt) * | 2002-06-25 | 2005-05-31 | Riri Sa | Metodo de impermeabilizar a ligacao entre um fecho de correr e uma peca de vestuario com forro |
| US6738301B2 (en) | 2002-08-29 | 2004-05-18 | Micron Technology, Inc. | Method and system for accelerating coupling of digital signals |
| US6873559B2 (en) * | 2003-01-13 | 2005-03-29 | Micron Technology, Inc. | Method and apparatus for enhanced sensing of low voltage memory |
| KR20090119143A (ko) * | 2008-05-15 | 2009-11-19 | 삼성전자주식회사 | 비트라인 센스 앰프, 이를 포함하는 메모리 코어 및 반도체메모리 장치 |
| US7751249B2 (en) * | 2008-06-27 | 2010-07-06 | Sandisk Corporation | Minimizing power noise during sensing in memory device |
| US7751250B2 (en) * | 2008-06-27 | 2010-07-06 | Sandisk Corporation | Memory device with power noise minimization during sensing |
| JP2014149884A (ja) * | 2013-01-31 | 2014-08-21 | Micron Technology Inc | 半導体装置 |
| US10115474B1 (en) | 2017-11-16 | 2018-10-30 | Micron Technology, Inc. | Electronic device with a fuse read mechanism |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117792A (ja) * | 1984-08-02 | 1986-06-05 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体メモリデバイスの感知増幅器 |
| JPH0430389A (ja) * | 1990-05-23 | 1992-02-03 | Samsung Electron Co Ltd | 半導体メモリーのセンスアンプ駆動回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107798B2 (ja) * | 1987-11-18 | 1995-11-15 | 三菱電機株式会社 | ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法 |
| US5189639A (en) * | 1987-11-26 | 1993-02-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having bit lines capable of partial operation |
| US5148399A (en) * | 1988-06-28 | 1992-09-15 | Oki Electric Industry Co., Ltd. | Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory |
| KR0133973B1 (ko) * | 1993-02-25 | 1998-04-20 | 기다오까 다까시 | 반도체 기억장치 |
-
1994
- 1994-12-20 KR KR1019940035328A patent/KR0158476B1/ko not_active IP Right Cessation
-
1995
- 1995-12-20 JP JP7331607A patent/JP3053562B2/ja not_active Expired - Fee Related
- 1995-12-20 US US08/575,714 patent/US5646899A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117792A (ja) * | 1984-08-02 | 1986-06-05 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体メモリデバイスの感知増幅器 |
| JPH0430389A (ja) * | 1990-05-23 | 1992-02-03 | Samsung Electron Co Ltd | 半導体メモリーのセンスアンプ駆動回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073143A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 半導体記憶装置 |
| US7362636B2 (en) | 2005-09-07 | 2008-04-22 | Elpida Memory Inc. | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025745A (ko) | 1996-07-20 |
| KR0158476B1 (ko) | 1999-02-01 |
| US5646899A (en) | 1997-07-08 |
| JP3053562B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500799A (en) | Bootstrap driver circuits for an MOS memory | |
| JP2662335B2 (ja) | ワードライン駆動回路 | |
| US5612920A (en) | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply | |
| US6061295A (en) | Integrated circuit memory devices having time compensated column selection capability for improving write operation reliability | |
| JP3053562B2 (ja) | 半導体メモリ装置のビット線感知回路 | |
| US4000413A (en) | Mos-ram | |
| JP2004039204A (ja) | ワードライン駆動回路 | |
| JPH0684358A (ja) | ビット線の電圧スイングが制限された半導体メモリ用センス回路 | |
| US5111078A (en) | Input circuit for logic circuit having node and operating method therefor | |
| US4570244A (en) | Bootstrap driver for a static RAM | |
| JP3846764B2 (ja) | 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法 | |
| JPH0817032B2 (ja) | 半導体集積回路装置 | |
| JPH0541086A (ja) | 半導体メモリー装置のセンスアンプ制御回路 | |
| US5754075A (en) | Integrated circuits including power supply boosters and methods of operating same | |
| JP3783889B2 (ja) | ビットラインプリチャージ回路 | |
| JPH07118194B2 (ja) | 半導体メモリ装置のデータ出力端電圧レベル調節回路 | |
| EP0646926A2 (en) | Edge transition detection disable circuit to alter memory device operating characteristics | |
| JP2703709B2 (ja) | ビット線センシング制御回路 | |
| US6222787B1 (en) | Integrated circuit memory devices having improved sense and restore operation reliability | |
| JPH06333393A (ja) | 高信頼性のデータ出力回路及びデータ出力方法を使用した半導体集積回路 | |
| JP2828942B2 (ja) | 半導体メモリの昇圧回路 | |
| JP2002150775A (ja) | 半導体メモリ素子及びその書き込み駆動方法 | |
| JP2003030991A (ja) | メモリ | |
| JPH09326195A (ja) | 半導体メモリ装置のセンスアンプ回路 | |
| JPH07105142B2 (ja) | 高速センシング装置を具備した半導体メモリー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |