JPH0684358A - ビット線の電圧スイングが制限された半導体メモリ用センス回路 - Google Patents

ビット線の電圧スイングが制限された半導体メモリ用センス回路

Info

Publication number
JPH0684358A
JPH0684358A JP5005604A JP560493A JPH0684358A JP H0684358 A JPH0684358 A JP H0684358A JP 5005604 A JP5005604 A JP 5005604A JP 560493 A JP560493 A JP 560493A JP H0684358 A JPH0684358 A JP H0684358A
Authority
JP
Japan
Prior art keywords
bit line
voltage
sense
swing
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5005604A
Other languages
English (en)
Other versions
JP2786572B2 (ja
Inventor
Sang H Dhong
サン・ホー・ドン
Tsuneji Kitamura
恒二 北村
Toshiaki Kirihata
外志昭 桐畑
Toshio Sunanaga
登志男 砂永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0684358A publication Critical patent/JPH0684358A/ja
Application granted granted Critical
Publication of JP2786572B2 publication Critical patent/JP2786572B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4091Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、サブミクロンDRAMメモ
リ・セル・アレイ用の高速低電力のセンス回路を提供す
ることにある。 【構成】 本発明のダイナミック・ランダム・アクセス
・メモリ用センス回路は、センス開始前に第1電圧に前
充電された1対のビット線を含み、その一方のノード
が、パルス式センス・クロックを含むスイッチ手段を介
して外部電源に接続されている。電源電圧が、所定の期
間、センス増幅器のノードに活動化のため結合され、そ
れにより上昇ビット線のスイングを上記電源電圧より低
く第1電圧より高い第2電圧に制限するように、スイッ
チ手段を制御する制御手段が設けられ、スイッチ手段に
接続されている。このパルス式センス・クロックによ
り、ビット線のスイングの縮小が達成され、センス・ク
ロックのパルス幅は、制御手段に接続された基準ビット
線によって決定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体メモリ用のセン
ス回路に関し、より詳しくは、ビット線電圧スイングを
制限するためのパルス式センス・クロックを含む、セン
ス回路に関する。
【0002】
【従来の技術】関連する従来技術は知られていない。代
替技術の背景技術は以下の通りである。
【0003】米国特許第4816706号明細書には、
交差結合センス増幅器の実施例が2つのPMOSデバイ
スを含み、これらのデバイスのゲートが接地されて、メ
モリ・ビット線の下方電圧スイングをセンス増幅器の接
地ゲートPMOSデバイスのしきい値電圧(VTP)の絶
対値にクランプするという、集積回路メモリ用の新規な
センス増幅器及びデカップリング・デバイス構造が開示
されている。この制限された電圧スイングは、蓄電コン
デンサの電荷蓄積に影響を及ぼさない。セル・トランジ
スタのしきい値電圧(VT)の絶対値の方が大きいから
である。ビット線のプレチャージは、それぞれVDD及び
|VTP|に充電された2本のビット線を等電位にするこ
とによって達成される。センス増幅器の一方のノード
は、VDDのスイングを保持しており、DATAバスに接
続するのが好都合である。センス増幅器のビット線スイ
ングは、VDD−|VTP|までに制限され、電荷蓄積及び
プレチャージ・レベルに悪影響を及ぼさずに、電力が節
約される。
【0004】K.S.グレイ(Gray)の論文"REDUCED VOL
TAGE BITLINE RESTORE CIRCUIT"、IBMテクニカル・
ディクスロージャ・ブルテン(Technical Disclosure B
ulletin)No.32、No.10B(1990年3月)pp.427〜429に
は、ビット線のプルアップ電圧レベルが供給電圧VDD
りも低くなり得る、半導体メモリ用電圧低下回路を開示
している。
【0005】
【発明が解決しようとする課題】本発明の一目的は、サ
ブミクロンDRAMメモリ・セル・アレイ用の、高速低
電力のセンス回路を提供することにある。
【0006】本発明の他の目的は、セル・アレイ及び電
力低下の信頼性を確保するため、外部電圧から内部電圧
に変換する内部電圧交換器をチップ上に含む、センス回
路を提供することにある。
【0007】本発明の他の目的は、パルス・センス・ク
ロックを用いて上昇ビット線電圧のスイングを制限す
る、新しいパルス式センス方式を提供することにある。
【0008】本発明の他の目的は、低雑音でセル・アレ
イのデバイス信頼性を確保しながら、大幅に高速かつ低
電力でセンスを行うセンス回路を提供することにある。
【0009】
【課題を解決するための手段】本発明のダイナミック・
ランダム・アクセス・メモリ用センス回路は、センス開
始前に第1電圧にプレチャージされた1対のビット線を
含み、その一方のノードが、パルス式センス・クロック
を含むスイッチ手段を介して外部電源に接続されてい
る。電源電圧が、所定の期間、センス増幅器のノードに
結合され、それにより上昇ビット線のスイングを上記電
源電圧より低く第1電圧より高い第2電圧に制限するよ
うに、スイッチ手段を制御する制御手段が設けられ、ス
イッチ手段に接続されている。このパルス式センス・ク
ロックにより、ビット線のスイングの縮小が達成され、
センス・クロックのパルス幅は、制御手段に接続された
基準ビット線によって決定される。
【0010】
【実施例】図1及び図2は、サブミクロン技術によるD
RAMなどの半導体メモリ用の従来技術の高速低電力セ
ンス構造の断面の概略図である。図1に示した構造は、
セル・アレイの信頼性を確保し、チップの電力消費を低
減するため、5ボルト程度の外部電圧VCCから約3.3
ボルトの内部電圧VDDに変換する、内部電圧変換器10
をチップ上に含んでいる。図2は、図1の構造における
信号の波形を示している。
【0011】もう1つの既知の技法であるパルス式セン
ス方式が、図3及び図4に示されている。図3は、電圧
調整器12を用いるパルス式センス技法を示し、図4
は、図3の構造の信号の波形を示している。図に示すよ
うに、この回路は、φ1のパルス式センス・クロックを
使用して、下降ビット線の電圧をセル・トランジスタの
しきい値電圧Vtpに等しい値にクランプする。ただし、
上昇ビット線は、φ2の標準センス・クロックを使って
内部電圧VDDにプレチャージされている。したがって、
5Vの外部電圧VCCを3Vの内部電圧VDDまで低下させ
ない限り、セル・アレイの信頼性は保証されない。した
がって、図3に設けられているようなオンチップ電圧調
整器が必要である。
【0012】パルス式センス方式のもう1つの欠点は、
交差結合PMOS対が内部電圧VDDから動作するので、
センス速度が著しく遅くなることである。また、電圧調
整回路が必要なために、設計スペースが著しく増加する
だけでなく、動作モードでも待機モードでも電力消費量
が増加する。電力消費量が増加すると、チップが低電力
の応用分野で競争力がなくなるだけでなく、センス開始
時にVDD内部バス上の雑音も増大する。この結果、蓄積
された電荷を失う可能性があり、場合によってはCMO
Sラッチアップを引き起こすこともある。
【0013】図5及び図6に概略図で示した本発明で
は、オンチップ電圧調整器も発生器もなしで以上の欠点
を解決する、新規なアーキテクチュアが提供される。図
5はCMOS DRAMメモリ・アレイ用のオフセット
・ビット線の回路図を示し、図6は、図5の回路のタイ
ミング図を示している。図5のアーキテクチュアでは、
PMOSアレイのDRAMと仮定して、電圧調整回路も
発生回路もなしに、メモリ・アレイ及びその関連ドライ
バ14用に外部電圧VCCを使用する。センス中、パルス
式センス・クロックを使って上昇ビット線及び下降ビッ
ト線電圧スイングをVBH及びVBLLに制限することによ
り、メモリ・アレイの信頼性及びその電力消費量に関す
る心配が克服される。これにより、必要な電流が安定し
たVCC及びVSSバス線から直接供給されるので、低い雑
音で高速のビット線センスが可能となる。(VBLL−V
SS)のオフセット電圧が、ワード線ブースト回路を使用
せずに、セル・トランジスタのゲートに大きなオーバー
ドライブをもたらす。他方、(VCC−VBH)のオフセッ
ト電圧が、アレイ・バイアスやワード線高電圧発生回路
なしに、アレイ・バイアス電圧またはオフセット・ワー
ド線電圧あるいはその両方を与える。
【0014】より詳細な実施態様が容易に理解できるよ
うに、図5において、まず、ワード線(WL)ドライ
バ、n型ウェル中のPMOSセル・アレイ(QPcell
16、CMOS交差結合センス増幅器(QP1、QP2
QN1、QN2)18、そのセンス・クロック・ドライバ
(QP3及びQN3)20、及びビット線監視回路22に
注目する。この回路は、全アレイ回路用にVCC及びVSS
の外部電圧を使用する。PMOSアレイ用n型ウエル
は、アレイ・バイアス発生回路なしに、VCCにバイアス
される。VCCを用いてバイアスされたn型ウエルはま
た、VCCバス線26用の大きな減結合コンデンサ24を
も提供し、その結果、低雑音設計が得られる。また待機
時におけるワード線の高電圧(VWLH)が、WLドライ
バ中のPMOSトランジスタ28によってVCCまで引き
上げられる。アレイが選択されると、ワード線(WL)
のうちの1本が、ワード線ブースト回路なしに、VSS
ワード線低電圧(VWLL)まで急速に下降する。簡単な
CMOSワード線ドライバが、WLブースト回路を用い
る既存の手法よりも高速のワード線遷移を与える。初期
ビット線はVTPのQPcellしきい値よりも大きなVEQ
プレチャージされているので、WLブーストなしで、従
来の1/2VCCセンスよりも信号の発生がかなり速い。
その結果、アクセス・セルからのビット線(BL)30
上に現れる信号電荷が、パルス式センス・クロック(φ
SN及びφSP)によって、センス増幅器中で速やかに検出
される。QP3デバイス及びQN4デバイス上でのゲート
・オーバードライブをより大きくする、上昇BLを充電
し、下降BLを放電するのに必要な電流は、それぞれV
CC電圧及びVSS電圧から直接供給されるので、センス速
度は非常に速くなる。上昇基準ビット線(RBL34)
及び下降基準ビット線
【外1】 の電圧スイングは、BL電圧モニター回路22で監視さ
れる。RBLがある設定電圧(VBLH及びVBLL)に到達
すると、φ1及びφ2がφSP及びφSNを非活動化する。こ
のため、センス中の上昇BL及び下降BLのVCC及びV
SSに対する電圧スイングを減少させることができ、その
結果、アレイ信頼性の心配が克服される。ビット線電圧
の減少は、電力の著しい減少にも貢献する。サイクルの
終りに、BL、RBL、φSP、φSNが短絡され、当然、
EQの等化レベルに前充電される。この方式では、さら
に、センス用の対称なBL電圧スイングを実現し、その
結果、アレイ上の雑音が減少する。PMOSセル(CE
LL)の電極はVEQにバイアスされ、そのため、記憶さ
れている「0」及び「1」データに関するセルの酸化膜
の電界を低くすることができる。
【0015】以上、センス開始前に第1電圧にプレチャ
ージされた1対のビット線を含む、改良されたダイナミ
ック・ランダム・アクセス・メモリ構造を記載した。そ
の一方のノードが、スイッチ手段を介して外部電源に接
続され、また、電源の電圧が所定の期間中上記のセンス
増幅器の前記の一方のノードに活動化結合されるように
スイッチ手段を制御する手段にも接続されている。その
結果、上昇ビット線のスイングが、電源電圧より低く第
1電圧より高い第2電圧に制限される。この構造のアレ
イ・デバイスは、パルス式センス・クロックによって達
成されるビット線スイングの減少によって保護される。
センス・クロックのパルス幅は、基準ビット線電圧モニ
ター回路によって決定される。この構造の他の回路の特
徴は、アレイ・バイアス用に(VCC−VBH)のオフセッ
ト電圧が使用され、オフセット・ワード線電圧用に(V
CC−VBH)のオフセット電圧が使用され、ワード線ブー
スト電圧用に(VBLL−VSS)のオフセット電圧が使用
されることにある。さらに、セル電極がVEQにバイアス
され、そのため、記憶されている「0」及び「1」デー
タに関するセルの酸化膜の電界を低くすることができ
る。
【0016】上記に指摘したように、従来技術のセンス
技法に比べて、本発明は、どのような電圧調整回路も発
生回路も必要とせずに、周辺回路用にVCC、メモリ・ア
レイ用にVDDという二重動作電圧を有する、CMOS
DRAMの将来のスケーリング用のアレイ設計を提供す
る。
【0017】本発明で実施されるセンス中の上昇ビット
線及び下降ビット線での電圧スイングの減少により、メ
モリ・アレイは、VCC及びVSSの外部電圧電源における
大きな電界から保護される。
【0018】また、本発明を従来技術の技法とさらに比
較すると、本発明の以下の追加の利点が得られる。セン
ス中の上昇ビット線及び下降ビット線での電圧スイング
の減少により、低雑音で低電力センスが可能となる。上
昇ビット線及び下降ビット線での対称的な電圧スイング
により、低雑音のセンスが可能となる。VCCでバイアス
されたアレイが、VCCバス線用の大きな減結合コンデン
サとして働く。VCCアレイとVBHに減少した上昇ビット
線スイングの間のオフセット電圧が、アレイ・バイアス
発生回路なしに、アレイ・バイアスを提供する。VCC
ワード線高電圧とVBHに減少した上昇ビット線スイング
の間のオフセット電圧により、ワード線高電圧発生回路
なしで、オフセット・ワード線アーキテクチュアが可能
となる。VSSのワード線低電圧とVBLLに減少した下降
ビット線スイングとの間のオフセット電圧が、通過ゲー
ト用のワード線ブースト電圧を与える。VCC及びVSS
働くパルス式センス・クロック・ドライバにより、高速
センスが可能となる。VCC及びV SSを用いて設計された
パルス式センス・クロック・ドライバでは、センスに必
要な電流が、安定したVCC及びVSSバス線から直接供給
されるので、センス雑音が最小限になる。ビット線電圧
監視回路が、上昇ビット線及び下降ビット線のビット線
スイングの減少を達成し、VEQにバイアスされたセル極
板が、記憶されている「0」及び「1」データに関する
ゲート誘電磁界を減少させる。
【発明の効果】本発明によれば、パルス・センス・クロ
ックを用いて上昇ビット線電圧のスイングを制限し、低
雑音でセル・アレイのデバイス信頼性を確保しながら、
高速かつ低電力でセンスを行うことが可能となる。
【図面の簡単な説明】
【図1】従来型のセンス回路及び関連する波形の概略図
である。
【図2】従来型のセンス回路及び関連する波形の概略図
である。
【図3】パルス式センス技法を用いた、従来技術のセン
ス回路及び関連する波形の概略図である。
【図4】パルス式センス技法を用いた、従来技術のセン
ス回路及び関連する波形の概略図である。
【図5】オフセット・ビット線アーキテクチュアを用い
た、新しいセンス回路及び関連する波形の概略図であ
る。
【図6】オフセット・ビット線アーキテクチュアを用い
た、新しいセンス回路及び関連する波形の概略図であ
る。
【符号の説明】
14 ワード線(WL)ドライバ 16 PMOSセル・アレイ 18 CMOS交差結合センス増幅器 20 センス・クロック・ドライバ 22 ビット線監視回路 24 減結合コンデンサ 26 VCCバス線 28 PMOSトランジスタ 30 ビット線(BL) 32 ビット線(BL) 34 基準ビット線(RBL) 36 基準ビット線(RBL)
フロントページの続き (72)発明者 北村 恒二 滋賀県草津市野路町1915−76 (72)発明者 桐畑 外志昭 千葉県八千代市大和田新田425−2 グラ ンドムール八千代台503号室 (72)発明者 砂永 登志男 滋賀県草津市若草4−8−4

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】電圧VCCを供給する手段と、 上記電圧供給手段VCCに接続された第1サイドと、第2
    サイドとを有するスイッチング手段と、 第1の上昇方向に第2ハイビット・スイング電圧レベル
    まで周期的にスイングする第1電圧レベルの信号を載せ
    る、第1ビット線と、 スイッチング手段が活動化されるとき、上記電圧供給手
    段からの上記電圧VCCに応答する、上記スイッチング手
    段の第2サイドに接続されたノードを含む、上記第1ビ
    ット線に接続されたセンス増幅回路と、 上記第1ビット線上の上記信号の上昇ビット・スイング
    を、所定の期間、上記の第1電圧レベルよりも高く上記
    第2電圧レベルよりは低い第3電圧レベルVBHに制限す
    るように、上記のスイッチング手段を選択的に活動化
    し、上記電圧供給手段VCCを上記センス増幅器ノードに
    接続する、上記スイッチング手段に接続された制御手段
    と、 を含む、ダイナミック・ランダム・アクセス・メモリ構
    造。
  2. 【請求項2】さらに、第2ビット線と、 1対の第1基準ビット線及び第2基準ビット線とを含
    み、 上記センス増幅器回路が、さらに、上記第1ビット線と
    第2ビット線に接続された第1、第2、第3、第4のト
    ランジスタを含み、上記センス増幅器ノードが上記第1
    トランジスタと上記第2トランジスタの間に接続され、 上記スイッチング手段が、2つのスイッチング・トラン
    ジスタを上記センス増幅器回路に接続させるセンス・ク
    ロック・ドライバ回路を含み、 上記制御手段が、上記センス・クロック・ドライバ回路
    と第1基準ビット線及び第2基準ビット線の上記対とに
    接続された、ビット線モニター回路を含む、 ことを特徴とする、請求項1に記載のダイナミック・ラ
    ンダム・アクセス・メモリ構造。
  3. 【請求項3】さらに、上記電圧供給電源VCCと第2電圧
    レベル電源VSSの間に接続されたワード線ドライバ回路
    と、 電圧VEQに接続されたコンデンサと、上記コンデンサ、
    第2ビット線、上記ワード線ドライバ回路及び上記第1
    電圧レベル電源VCCに接続されたトランジスタ・デバイ
    スとを含む、セル・アレイとを含む、請求項2のダイナ
    ミック・ランダム・アクセス・メモリ構造。
  4. 【請求項4】上記ビット線電圧スイングが、上記スイッ
    チング手段の上記センス・クロックのパルス幅によって
    決定される上記の所定の期間の間制限され、 上記スイッチング手段のセンス・クロックの上記パルス
    幅が、上記第1基準ビット線及び第2基準ビット線上の
    信号によって活動化される、 ことを特徴とする、請求項3のダイナミック・ランダム
    ・アクセス・メモリ構造。
  5. 【請求項5】上記第2ビット線が、第2の下降方向に第
    2下降電圧レベルまで周期的にスイングする、第1電圧
    レベルを載せ、 上記制御手段が、上記第2ビット線上の上記信号の下降
    ビット・スイングを、上記第1電圧レベルよりも高く上
    記第2低電圧レベルよりも低い、第3電圧レベルVBLL
    に制限する、 ことを特徴とする、請求項2のダイナミック・ランダム
    ・アクセス・メモリ構造。
JP5005604A 1992-03-05 1993-01-18 ビット線の電圧スイングが制限された半導体メモリ用センス回路 Expired - Lifetime JP2786572B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/847,769 US5257232A (en) 1992-03-05 1992-03-05 Sensing circuit for semiconductor memory with limited bitline voltage swing
US847769 1992-03-05

Publications (2)

Publication Number Publication Date
JPH0684358A true JPH0684358A (ja) 1994-03-25
JP2786572B2 JP2786572B2 (ja) 1998-08-13

Family

ID=25301453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5005604A Expired - Lifetime JP2786572B2 (ja) 1992-03-05 1993-01-18 ビット線の電圧スイングが制限された半導体メモリ用センス回路

Country Status (3)

Country Link
US (1) US5257232A (ja)
EP (1) EP0558970A3 (ja)
JP (1) JP2786572B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) * 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JP2833359B2 (ja) * 1992-07-29 1998-12-09 日本電気株式会社 Dram回路
JP2687829B2 (ja) * 1992-12-21 1997-12-08 松下電器産業株式会社 メモリ及びメモリ作成方式
JPH07130175A (ja) * 1993-09-10 1995-05-19 Toshiba Corp 半導体記憶装置
US5760633A (en) * 1995-06-08 1998-06-02 International Business Machines Corporation Low power low noise circuit design using half Vdd
US5859807A (en) * 1996-01-26 1999-01-12 Hitachi, Ltd. Semiconductor integrated circuit device having a controlled overdriving circuit
JPH09213078A (ja) * 1996-02-01 1997-08-15 Hitachi Ltd 半導体メモリ、デバイス、信号の増幅方法、パストランジスタを制御するための方法および装置
JP3782227B2 (ja) 1997-03-11 2006-06-07 株式会社東芝 半導体記憶装置
KR100298432B1 (ko) * 1998-05-19 2001-08-07 김영환 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US6198677B1 (en) 1998-12-29 2001-03-06 International Business Machines Corporation Boosted sensing ground circuit
US6236605B1 (en) * 1999-03-26 2001-05-22 Fujitsu Limited Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
JP2001022527A (ja) * 1999-07-12 2001-01-26 Nec Niigata Ltd コンピュータ内蔵hddへの外部からのアクセス方式
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
US6434074B1 (en) * 2001-09-04 2002-08-13 Lsi Logic Corporation Sense amplifier imbalance compensation for memory self-timed circuits
US6819578B2 (en) * 2001-09-25 2004-11-16 Micron Technology, Inc. Reduced signal swing in bit lines in a CAM
DE10323501B4 (de) * 2003-05-23 2005-03-10 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers
KR100562654B1 (ko) * 2004-04-20 2006-03-20 주식회사 하이닉스반도체 균등화신호(bleq) 구동회로 및 이를 사용한 반도체메모리 소자
US20100208538A1 (en) * 2009-02-17 2010-08-19 Freescale Semiconductor, Inc. Sensing circuit for semiconductor memory
US9691451B1 (en) * 2016-11-21 2017-06-27 Nxp Usa, Inc. Write assist circuit and method therefor
WO2020112884A1 (en) 2018-11-30 2020-06-04 Rambus Inc. Dram device with multiple voltage domains

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472395A (en) * 1987-09-10 1989-03-17 Ibm Sense amplifier for dynamic random access memory
JPH02246089A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体集積回路
JPH0334188A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd メモリ回路
JPH0417194A (ja) * 1990-05-10 1992-01-21 Fujitsu Ltd センスアンプのドライブ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107798B2 (ja) * 1987-11-18 1995-11-15 三菱電機株式会社 ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法
EP0400183A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Bewerterschaltung eines integrierten Halbleiterspeichers vom Typ DRAM
JPH0492287A (ja) * 1990-08-08 1992-03-25 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ
JPH04114395A (ja) * 1990-09-05 1992-04-15 Nec Corp 半導体記憶回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472395A (en) * 1987-09-10 1989-03-17 Ibm Sense amplifier for dynamic random access memory
JPH02246089A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体集積回路
JPH0334188A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd メモリ回路
JPH0417194A (ja) * 1990-05-10 1992-01-21 Fujitsu Ltd センスアンプのドライブ回路

Also Published As

Publication number Publication date
JP2786572B2 (ja) 1998-08-13
EP0558970A3 (en) 1994-06-01
EP0558970A2 (en) 1993-09-08
US5257232A (en) 1993-10-26

Similar Documents

Publication Publication Date Title
JPH0684358A (ja) ビット線の電圧スイングが制限された半導体メモリ用センス回路
JP4353621B2 (ja) 半導体装置
US7397710B2 (en) Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same
US5258950A (en) Semiconductor memory device
JP3416062B2 (ja) 連想メモリ(cam)
JPH05217372A (ja) 半導体メモリ装置
JP2002352580A (ja) ワードライン放電方法及び半導体メモリ装置
JPH0585994B2 (ja)
JP3053562B2 (ja) 半導体メモリ装置のビット線感知回路
JPH08147974A (ja) クロッキング回路
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
JP3735824B2 (ja) 昇圧回路を備えた半導体メモリ装置
JPH08147973A (ja) 半導体装置
GB2300282A (en) Substrate bias voltage control circuit
KR950014256B1 (ko) 낮은 전원전압을 사용하는 반도체 메모리장치
US6275439B1 (en) Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device
US6222787B1 (en) Integrated circuit memory devices having improved sense and restore operation reliability
US6002624A (en) Semiconductor memory device with input/output masking function without destruction of data bit
EP0790618A1 (en) Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode
JPH0547178A (ja) 高速センシング装置を具備した半導体メモリー装置
JPS62178013A (ja) 半導体装置
JPH0935476A (ja) 可変プレート電圧発生回路を具備する半導体メモリ装置
JPH08297972A (ja) ダイナミック形半導体記憶装置
US5768200A (en) Charging a sense amplifier
JPH0217872B2 (ja)