JP3782227B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3782227B2 JP3782227B2 JP02533398A JP2533398A JP3782227B2 JP 3782227 B2 JP3782227 B2 JP 3782227B2 JP 02533398 A JP02533398 A JP 02533398A JP 2533398 A JP2533398 A JP 2533398A JP 3782227 B2 JP3782227 B2 JP 3782227B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bit line
- transistor
- sense amplifier
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイナミック型ＲＡＭ（ＤＲＡＭ）セルを集積・配置した半導体記憶装置に係り、特にＰ形ＭＯＳトランジスタを利用することにより低消費電力化、センスアンプの動作マージンの拡大及び高速動作、トランジスタの高信頼性及び高電流駆動能力化を実現する半導体記憶装置に関する。
【０００２】
【従来の技術】
近年の携帯可能な機器の需要の増加に伴い、半導体装置を搭載する機器の小形化が要求されている。そのために搭載する半導体装置は高集積化され、バッテリーによる使用時間の延長のために低消費電力化が求められている。
【０００３】
これらの半導体記憶装置のうち、ＤＲＡＭ等の半導体記憶装置は、構成するメモリセルが比較的簡素な構造であるため、高集積化が実現されている。この高集積化に伴い、パターンや素子が微細化し、耐圧等が低下しており、信頼性確保や低消費電力化を実現するために、駆動に使用される電源電圧もスケーリング則に従って低電圧化する必要がある。
【０００４】
例えば、１６MbitＤＲＡＭにおいては、従来から使用している電源電圧Ｖcc＝５ＶからＶcc＝３．３Ｖへの移行が図られており、さらに２５６MbitＤＲＡＭでは、供給される電源電圧がＶcc＝２．５Ｖになるものと想定されている。
【０００５】
さらに、最小加工寸法としてパターンが０．１５μm 程度が必要と予想される１GbitＤＲＡＭに至っては、Ｖcc＝１．８Ｖ程度まで低電源電圧化するものと予測されている。
【０００６】
これらのＤＲＡＭは、メモリセルにデータとして格納されている信号電荷量が微少であるため、これを検知・増幅して外部に読み出すためには、高感度のビット線センスアンプが必要となる。このビット線センスアンプが検知・増幅すべきメモリセルからの読み出し信号量が電源電圧比に比例するため、前述した様に電源電圧がスケーリングされて低下した場合、読み出し信号量もそれに比例して減少する。
【０００７】
一般的に、このビット線センスアンプは、２組のＮＭＯＳトランジスタ（以下、ＭＯＳをＮ形と称する）をクロスカップル接続して構成するＮ形センスアンプと２組のＰＭＯＳトランジスタ（以下、ＰＭＯＳをＰ形と称する）を同様にクロスカップル接続したＰ形センスアンプから構成されたダイナミック型の差動増幅回路が用いられている。
【０００８】
また図２８に示すように、センスアンプへの入力端子となるビット線のプリチャージ電圧としては、電源電圧のｌ／２であるＶcc／２プリチャージ方式が多用されている。
【０００９】
このＶcc／２プリチャージ方式を簡単に説明すると、外部制御信号ＲＡＳBar （以下、Bar は、反転信号の￣を意味する）が、”Ｈ”レベルにあるプリチャージサイクルにおいて、ビット線対をＶcc／２にプリチャージするものである。このＲＡＳBar 信号が”Ｈ”から”Ｌ”レベルに遷移し、ＤＲＡＭが読み書きが可能な状態（アクティブモード）の状態に入ると、ビット線プリチャージ／イコライズ回路が遮断されて、Ｖcc／２にプリチャージされたビット線はフローティングとなり、外部人カアドレスにより選択されたワード線ＷＬが駆動され、メモリセルからデータがビット線へ読み出される。
【００１０】
次にビット線センスアンプが活性化されて、ビット線に読み出された微小な信号が検知・増幅される。
【００１１】
より具体的には、ビット線対の”Ｌ”レベル側は前述したＮ形センスアンプにより接地電圧（Ｖss）まで放電され、一方ビット線対の”Ｈ”レベル側はＰ形センスアンプにより電源電圧（Ｖcc）まで充電される。読み出し動作が完了するとビット線はイコライズされて、再度Ｖcc／２の電圧にプリチャージされる。
【００１２】
【発明が解決しようとする課題】
前述したＤＲＡＭ等の半導体記憶装置の低電源電圧化は、従来からビット線電圧振幅を小振幅化することで、ビット線充放電電流を減少させて実現する方法が提案されている。
【００１３】
しかしながら、ビット線電圧振幅を小振幅化させた場合、フリップフロップ形センスアンプを構成するトランジスタのゲート−ソース間の電圧差が小さくなってしまう為、センスアンプトランジスタの動作速度の低下が問題となっていた。Gbit規模の記憶容量を持つ半導体記憶装置においては、電源電圧Ｖccが１．８Ｖ以下と非常に小さくなるため、センスアンプトランジスタのゲート−ソース間にセンスアンプトランジスタの動作に必要な、即ちセンスアンプトランジスタの閾電圧以上のゲート−ソース間電圧が得られず、センス動作が行われないという間題点があった。
【００１４】
つまり、前述したようなＶcc／２プリチャージ方式を用いたＤＲＡＭの場合、電源電圧の低電圧化により、センスアンプ動作時において、センスアンプを構成するトランジスタに印加されるゲート−ソース間電圧（Ｖcc／２）自体も必然的に降下してしまい、その結果、センス動作時間が大幅に遅れるか、あるいは、センス動作不能になる危険性がある。
【００１５】
電源電圧をＶcc＝１．８Ｖとした場合を例にすると、センスアンプトランジスタのゲート−ソース間には、Ｖcc＝０．９Ｖしか印加されないことになる。また実際には、センスアンプトランジスタの共通ソース配線の抵抗による電圧降下が発生し、特に初期センス時においては、この値はさらに小さくなることが予想される。
【００１６】
一方で、センスアンプトランジスタの閾値電圧の絶対値｜Ｖth｜（但し、Ｎ形センスアンプでは正電圧、Ｐ形センスアンプでは負電圧である）は、閾値バラツキやカットオフ特性を保証するために、０．３Ｖ〜０．５Ｖ程度が最低限度である。
【００１７】
さらに、初期センス時においては、センスアンプトランジスタのバックゲート効果とあいまって実質的な｜Ｖth｜はさらに上昇している。そのため、初期センス時におけるセンスアンプトランジスタのゲート−ソース間電圧と閾値電圧が極めて近くなり、初期センスが大幅に遅れ、ＤＲＡＭの高速動作に対して大きな問題となる。
【００１８】
また、ＤＲＡＭで使用されているトランジスタの中では、メモリセルトランジスタのゲート電極に最も高い電圧（昇圧電位）が印加される。これは、”Ｈ”レベルをメモリセルに書き込む必要が有るためであり、その際に必要となるゲート電圧は、ＶＢＬＨ＋Ｖth’で表される。ここで、ＶＢＬＨは、”Ｈ”レベルの電位であり、Ｖth’は、メモリセルトランジスタのバックゲート（基板）に負電位が印加され、且つソース電位がＶＢＬＨの場合のメモリセルトランジスタの閾値電圧である。
【００１９】
メモリセルキャパシタに蓄積される電荷を最大にするために、一般的にＶＢＬＨは、チップ内部の電源電圧（Ｖdd）と等しくされる。
【００２０】
一般的には、製造コスト低減のために、トランジスタのゲート酸化膜は、チップ内の全てのトランジスタで同一の厚さのものが使用されているため、ゲート電極に昇圧電位が印加されないトランジスタまでもがメモリセルトランジスタと
同じ厚いゲート酸化膜を使用せざるを得ず、そのためにＤＲＡＭで使用されるトランジスタは、論理半導体などのトランジスタと比べて、電流駆動能力などの性能が低いものとなるという問題点があった。
【００２１】
ゲート酸化膜厚を薄くしてトランジスタの性能を向上させるためには、昇圧電位を低下させてメモリセルトランジスタのゲート酸化膜に印加される電圧を低減すればよいのであるが、その場合にはチップ内部の電源電圧が低く成らざるを得ず、一般的な１／２Ｖddプリチャージ方式の場合には、センスアンプを構成するトランジスタのゲート−ソース間には、最大でも１／２Ｖddしか印加されないため、センスアンプが動作しなくなるなどの問題点があった。
【００２２】
また、一般的にイコライズ回路は、ビット線対やデータ線対やセンスアンプ駆動線等にそれぞれ設置される。例えば、ビット線イコライズ回路を例とすると、図２９に示すように、従来は全てＮ形トランジスタで構成されていた。
【００２３】
近年における半導体メモリは、大容量化が図られるため、製造時に発生した不良メモリセルの救済を行うリタンダンシ技術は必須となっているが、救済を行った場合にもその不良箇所がなくなるわけではない。
【００２４】
例えば、図３０に示すようなビット線とワード線の短絡不良が発生した場合、メモリセルはリタンダンシ技術によって置き換え（救済）が行われるが、前述したように不良箇所はあくまでも残るため、イコライズ回路の動作時には、図中の点線で示すように、ＶＢＬ→ＰＲＣＨ→ビット線→ワード線→ローデコーダという経路で貫通電流が流れる。
【００２５】
この貫通電流が大きな場合や、ビット線とワード線の短絡不良の箇所が多い場合には、リタンダンシ技術によってメモリセルの救済が可能であるにもかかわらず、消費電流が規格範囲よりも大きくなってしまうため、そのチップは”不良品”となってしまう。
【００２６】
この貫通電流を抑えるために、図３１に示すような電流制限回路をプリチャージ回路とプリチャージ電位供給線の間に挿入することが提案されている。この電流制限回路は、Ｐ形トランジスタで組成することが望ましいが、その場合には、（１）イコライズ／プリチャージ回路部分とのウエル分離が必要であるため、センスアンプ面積が増大する、（２）プリチャージ回路と電流制限回路を接続する配線が必要となる、という問題点があった。
【００２７】
そこで本発明は、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくし、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧にして、高速なセンス動作及びセンスマージンの拡大が実現する半導体記憶装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明は、上記目的を達成するために、データを電気的に記録、読み出し可能なメモリセルが複数、配置され、前記各メモリセルは複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有し、各々の前記ビット線対に接続される転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部が設けられ、同一カラム内で前記転送ゲートは、ＰＭＯＳトランジスタで構成されるＰ形転送ゲートであり、該Ｐ形転送ゲートを導通状態に設定する際に、チップ内部で生成した変化可能な直流電圧を前記Ｐ形転送ゲートのゲート電極に供給し駆動する定電圧発生手段を具備し、前記定電圧発生手段は、前記各メモリセル内に集積されるトランジスタの閾値変動値をモニタするモニタトランジスタを有し、自己整合的に前記閾値変動値に連動して変化し、変動補償が施された出力信号を生成する第１の閾値変動補償手段と、前記第１の閾値変動補償手段の前段又は後段に配設され、前記各Ｐ形転送ゲート内に集積されるトランジスタの閾値変動値をモニタするモニタトランジスタを有し、自己整合的に前記閾値変動値に連動して変化し、変動補償が施された出力信号を生成する第２の閾値変動補償手段と、後段に配設された、前記第１の閾値変動補償手段又は前記第２の閾値変動補償手段のいずれかが生成した出力信号を基準信号として、前記Ｐ形転送ゲートを駆動させるＰ形転送ゲート駆動手段とで構成される半導体記憶装置を提供する。
【００３０】
以上のような構成の半導体記憶装置により、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくすることで、さらに、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧とすることで、高速なセンス動作、センスマージンの拡大が実現され、低電源電圧化に際しても、従来よりも低い電源電圧でも確実なセンス動作が可能となる。
【００３１】
さらに閾値変動補償手段及びＰ形転送ゲート駆動手段からなる定電圧発生手段により、Ｐ形転送ゲート及びメモリセルトランジスタの閾値電圧の製造時の特性や閾値の違い対しても、メモリセルアレイ部とセンスアンプ部のビット線対間に電圧差が生じるように補償を行い、メモリセルのデータ保持特性の劣化を回避させる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００３３】
本発明の半導体記憶装置は、図１に示すようなブロック構成のダイナミック型ＲＡＭ（ＤＲＡＭ）に適用される。
【００３４】
これらの構成において、メモリセルアレイ部１の対を成す相補線となるビット線ＢＬ１，ＢＬ１Bar ，ＢＬ２，ＢＬ２Bar （以下、Bar は、反転信号の￣を意味する）の電圧振幅を電源電圧Ｖccの範囲よりも小さくすることで、低消費電力化を実現する。且つセンスアンプ部２のビット線間の電圧振幅をメモりセルアレイ部１のビット線の電圧振幅よりも大きくし、さらにセンスアンプ部２のビット線のプリチャージ電圧とメモリセルアレイ部１のビット線のプリチャージ電圧を異なる電圧とすることにより、センスアンプを構成するトランジスタのゲート−ソースの間の電圧差を大きくとり、それによってメモリセルアレイ部１のビット線の電圧振幅が小さい場合においても、高速かつ確実なセンスアンプ動作を実現するものである。
【００３５】
また、センスアンプ部２をＰＭＯＳトランジスタ（以下、ＰＭＯＳをＰ形と称する）で構成されたＰ形転送ゲート３を通じて、メモリセルアレイ部１に接続することにより、新たに回路を付加することなく、センスアンプ部２での大きなビット線電圧振幅をメモリセルアレイ部１での小さなビット線振幅に変換することを可能とする。
【００３６】
後述する実施形態において、Ｐ形トランジスタで構成されたＰ形センスアンプと、ＮＭＯＳトランジスタ（以下、ＮＭＯＳをＮ形と称する）で構成されたＮ形センスアンプとを、Ｎ形トランジスタで構成されたＮ形転送ゲート及び、Ｐ形転送ゲートを通じて、メモリセルアレイ部と接続することにより同様に作用効果が得られる。
【００３７】
その他通常のカラムセレクタ４と、ビット線イコライザ５と、カラムデコーダ６と、ロウデコーダ７等とが設けられる。
【００３８】
図２は本発明の第１の実施形態として、ＤＲＡＭにおけるメモリセルアレイ部及びセンスアンプ部の等価回路を示す。ここでは、図１に示したうちの特徴的な構成のみを示し、その動作をわかり易く説明する。
【００３９】
この回路構成において、メモリセルアレイ部１１は、ビット線対ＢＬ，ＢＬBar によりＰ形転送ゲート１２，１３を介して、それぞれセンスアンプ部１４に接続される。
【００４０】
前記メモリセルアレイ部１１において、例えば、複数のメモリセルが２次元的に配置されており、そのうちの代表的に示すメモリセル１５，１６のロウ方向にワード線ＷＬ0 ，ＷＬ1 が接続され、これと直交するカラム方向にビット線対ＢＬ(Array) ，ＢＬ(Array)Barが接続され、これらの一端にＰ形転送ゲート１２，１３が接続される。これらのＰ形転送ゲート１２，１３は、後述する転送ゲート制御線１９に入力される制御信号φT により駆動される。尚、以下に述べる各実施形態においても、メモリセルアレイ部は、複数のメモリセルからなるが説明の簡略化のために、代表的なメモリセルのみを示し説明する。
【００４１】
また、センスアンプ部１４は、Ｎ形トランジスタ対からなるＮ形センスアンプ１７と、Ｐ形トランジスタからなるＰ形センスアンプ１８とがクロスカップル接続して構成され、それぞれのセンスアンプのトランジスタのゲートの一方がビット線ＢＬ(S/A) に，他方がＢＬ(S/A)Barに接続される。また、Ｎ形センスアンプ１７は、ロウ方向にＮ形センスアンプ駆動線ＳＡＮBar と接続され、Ｐ形センスアンプ１８は、ロウ方向にＰ形センスアンプ駆動線ＳＡＰと接続される。
【００４２】
この構成において、センス動作が行われ、センスアンプ部のビット線ＢＬ(S/A) とＢＬ(S/A)Barの電圧が、それぞれＶＢＬＨ（Bit-Line Voltage High)とＶＢＬＬ（Bit-Line Voltage Low) になった場合を考えると、ビット線ＢＬ(Array) とＢＬ(Array)Barは、それぞれＰ形転送ゲート１２，１３を通じて、それぞれビット線ＢＬ(S/A) とＢＬ(S/A)Barに接続されているため、Ｐ形トランジスタのいわゆる、閾値落ち効果によって、ＢＬ(Array) の電圧はＶＢＬＨ（電源電圧Ｖccと同等）に、ＢＬ(Array)Barの電圧は、ＶＢＬＬ＋｜Ｖthp ｜になる。ここでＶthp は、転送ゲートを構成するＰ形トランジスタの閾値電圧である。
【００４３】
これらのセンス／リストア動作について、図３に示すメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形を参照して、詳細に説明する。
【００４４】
ここで、図３に示す各電圧レベルは、ワード線ＷＬのＨigh レベルである昇圧電圧Ｖpp、電源電圧Ｖcc、ビット線のプリチャージ電圧ＶＢＬ、ＧＮＤ電圧Ｖss、メモリセルアレイ部のＬowレベルのビット線電圧ＶＢＬＬ、Ｈigh レベルのビット線電圧ＶＢＬＨ、及びＰ形トランジスタから成る転送ゲートの閾値電圧Ｖthp をそれぞれ表している。
【００４５】
また、各電圧波形としては、ワード線ＷＬの電圧波形と、メモリセルアレイ部のビット線ＢＬ(Array) の電圧波形と、前記ビット線ＢＬ(Array) と対を成すメモリセルアレイ部のビット線ＢＬ(Array)Barの電圧波形と、センスアンプ部のビット線ＢＬ(S/A) の電圧波形と、ビット線ＢＬ(S/A) と対を成すセンスアンプ部のビット線ＢＬ(S/A)Barの電圧波形を表す。
【００４６】
このセンス／リストア動作が行われる前の初期状態、即ちプリチャージ期間においては、メモリセルアレイ部１１とセンスアンプ部１４に接続される各ビット線（ＢＬ(Array) ，ＢＬ(Array) ，ＢＬ(S/A) ，ＢＬ(S/A)Bar）の電圧と、センスアンプ駆動線（ＳＡＮBar ，ＳＡＰ）の電圧は、共にビット線プリチャージ電圧ＶＢＬにプリチャージされている。
【００４７】
また、ワード線ＷＬ0 ，ＷＬ1 の電圧はＧＮＤ電圧Ｖssに設定され、また転送ゲート制御線１９は、非活性化されている。
【００４８】
まず、転送ゲート制御線１９が活性化され、次にワード線ＷＬ0 ，ＷＬ1 の電圧がＶssからＶppに活性化され、それぞれメモリセル１５，１６内の情報がビット線に転送される。
【００４９】
その後、Ｎ形センスアンプ駆動線ＳＡＮBar の電圧がＶss、Ｐ形センスアンプ駆動線ＳＡＰの電圧がＶccに変化し、センス動作が開始される。それによりセンスアンプ部のビット線の電圧は、Ｖss／Ｖccにセンスされる。ここで、ビット線ＢＬ(Aray)の電圧がＶccに、ビット線ＢＬ(Array)Barの電圧がＶssにセンスされるものと仮定する。
【００５０】
この時、センスアンプ部１４のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barの電圧は、Ｐ形転送ゲート１２，１３を介して、メモリセルアレイ部１１のビット線ＢＬ(Aray)，ＢＬ(Array)Barに転送されるが、Ｐ形転送ゲート１２，１３がＰ形トランジスタで構成されるため、ビット線ＢＬ(S/A)BarのＶssの電圧は、そのままビット線ＢＬ(Array) には転送されない。実際のビット線ＢＬ(Array)Barの電圧は、Ｖssに転送ゲートの閾値電圧Ｖthp だけ足された高い電圧になる。但し、ビット線ＢＬ(S/A) のＶccの電圧は、そのままビット線ＢＬ(Array) に転送される。その後、ワード線が非活性化され、センス／リストア動作が終了する。
【００５１】
また、データの書き込み動作は、従来のＤＲＡＭと同様にセンスアンプが活性化されている間に書き込む情報をカラムセレククを介して転送することで行われる。センス動作時において、Ｎ形センスアンプを構成するトランジスタのゲート−ソース間に加わる電圧差について考えると、一般的なＶcc／２プリチャージのＤＲＡＭでは、Ｎ形センスアンプを構成するトランジスタのゲート−ソース間には、
Ｖgs＝ＶＢＬ−ＶＢＬＬ
の電圧差が動作時に印加されていたが、本発明においては、
Ｖgs＝ＶＢＬ−（ＶＢＬＬ−Ｖthp ）
となり、従来に比べて、転送ゲートのＰ形トランジスタの閾値電圧だけ電圧差が生じる。
【００５２】
つまり、転送ゲート１９を構成するＰ形トランジスタの閾値電圧Ｖthp 分だけ、メモリセルアレイ部１１とセンスアンプ部１４との間で低い電圧側に電圧差が発生するため、高い電圧（電源電圧Ｖcc）側をさらに低くしても、常に閾値電圧Ｖthp 分の電圧差が確保され、確実なセンス／リストア動作が可能である。そのため、従来の電源電圧よりも低い電源電圧を用いることができる。
【００５３】
これにより従来よりも高速なセンス動作が行われ、従来よりも低い電源電圧での書き込み読み出し動作が可能になる。また、転送ゲート制御線の活性化のタイミングは、ワード線の活性化の直前でなく、センスアンプ駆動線の活性化の直前であってもかまわない。
【００５４】
以上、説明したように、本実施形態によれば、何ら特別な回路を付加しなくとも、センスアンプ部での大きなビット線の電圧振幅をメモリセルアレイ部での小さなビット線電圧振幅に変換することが可能となる。
【００５５】
また、図２に示されたＰ形ＭＯＳトランジスタ１２，１３、及びＰ形センスアンプ１８は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ１２、１３を付加しても大幅な平面積の増大にはならない。
【００５６】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【００５７】
次に本発明の半導体記憶装置をシェアードセンスアンプ方式に適用した第２の実施形態について説明する。
【００５８】
前述した第１の実施形態は、図２に示す１つのセンスアンプ部と１つのメモリセルアレイ部が対応した等価回路を一例として説明したが、本実施形態では、図４に示すようなシェアードセンスアンプ方式においても、同等の作用、効果が得られる。
【００５９】
図４に示す半導体記憶装置の概略的な等価回路は、特徴的な部分のみを示しており、中央には位置される１つのセンスアンプ部２１を２つのメモリセルアレイ部２２，２３で共有したシェアードセンスアンプ方式の構成例である。
【００６０】
この構成において、メモリセルアレイ部２２は、複数のメモリセルが２次元的に配置されており、例えばメモリセル２４，２５には、ロウ方向にそれぞれワード線ＷＬ0A，ＷＬ1Aが接続され、カラム方向にビット線ＢＬ(Array) ＡとＢＬ(Array) ＡBar が接続される。
【００６１】
同様に、メモリセルアレイ部２３においても、複数のメモリセルがマトリックス状に配置されており、例えばメモリセル２６，２７には、ロウ方向にそれぞれワード線ＷＬ0B，ＷＬ1Bが接続され、カラム方向にビット線ＢＬ(Array) とＢＬ(Array)Barが接続される。
【００６２】
そして、センスアンプ部２１は、Ｎ形トランジスタ対からなるＮ形センスアンプ２８と、Ｐ形トランジスタからなるＰ形センスアンプ部２９とで構成され、それぞれのセンスアンプのトランジスタのゲートの一方がビット線ＢＬ(S/A) に，他方がビット線ＢＬ(S/A)Barに接続される。また、Ｎ形センスアンプ２８は、ロウ方向にＮ形センスアンプ駆動線ＳＡＮBar と接続され、Ｐ形センスアンプ２９は、ロウ方向にＰ形センスアンプ駆動線ＳＡＰと接続される。尚、簡略化のために図示していないが、実際のセンスアンプ部には、この他にビット線イコライザとカラムセレクタが設置される。
【００６３】
そして、前記センスアンプ部２１のビット線対ＢＬ(S/A) ，ＢＬ(S/A)Barの各一端側と、メモリセルアレイ部２２のビット線ＢＬ(Array) Ａ，ＢＬ(Array) ＡBar とは、それぞれＰ形トランジスタからなるＰ形転送ゲート３０，３１を介して、接続される。また同様に、前記ビット線対ＢＬ(S/A) ，ＢＬ(S/A)Barの各他端側と、メモリセルアレイ部２２のビット線ＢＬ(Array) Ａ，ＢＬ(Array) ＡBar とは、それぞれＰ形トランジスタからなるＰ形転送ゲート３４，３５を介して、接続される。
【００６４】
前記Ｐ形転送ゲート３０，３１は、転送ゲート制御線３４に接続され、入力する制御信号φTAにより駆動され、同様にＰ形転送ゲート３２，３３は、転送ゲート制御線３５に接続され、入力する制御信号φTBにより駆動される。尚、図示していないが、実際のセンスアンプ部２１には、この他にビット線イコライザとカラムセレククが設置される。
【００６５】
この様に構成された半導体記憶装置のセンス／リストア動作は、前述した図３に示すメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形と同等であり、同じ効果が得られ、且つ１つのセンスアンプ部を２つのメモリアレイ部が共有しているため、高集積化が容易に実現できる。
【００６６】
また、図４に示されたＰ形ＭＯＳトランジスタ３０〜３３、及びＰ形センスアンプ２９は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ３０〜３３を付加しても大幅な平面積の増大にはならない。
【００６７】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【００６８】
次に本発明による半導体記憶装置の第３の実施形態について説明する。
【００６９】
本実施形態は、前述した図２の構成において、図５に示すようなメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形とでプリチャージ電圧が異なるように設定された例である。この図５に示した各信号レベル及び各信号波形において、図３に記載した信号と同じ部位からの信号には、同じ参照符号を付す。ここで、φT は、転送ゲート制御線の電圧波形を表す。
【００７０】
本実施形態は、センス／リストア動作が行われる前のプリチャージ期間においては、メモリセルアレイ部１１に接続されるビット線ＢＬ(Array) ，ＢＬ(Array)Bar側のプリチャージ電圧をセンスアンプ部のビット線ＢＬ(S/A) ，ＢＬ(S/A)Bar側のプリチャージ電圧よりも高いＶcc電圧にプリチャージする。そして、ワード線ＷＬ0 ，ＷＬ1 が活性化されて情報がメモリセルからメモリセルアレイ部のビット線に転送された後に、転送ゲート制御線１９を活性化する。
【００７１】
本実施形態において、センスアンプ部１４のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barに設定可能なプリチャージ電圧のＶＢＬ(S/A) の範囲は、
ＶＢＬ(Array) ≦ＶＢＬ(S/A) ≦Ｖcc
である。このような設定により、Ｎ形センスアンプのトランジスタのゲート−ソース間の電圧差が従来のよりも増大される。本実施形態では、図５に示すビット線ＶＢＬ(S/A) の電圧が最大とした場合、つまりＶＢＬ(S/A) ＝Ｖccに設定した例を示している。
【００７２】
このようなプリチャージ電圧にＶccとＶＢＬの電圧差を持たせたプリチャージ状態において、転送ゲート制御線１９が活性化されると、図５に示すようにビット線ＢＬ(S/A) ，ＢＬ(S/A)Barのプリチャージ電圧Ｖccが下降し、ビット線ＢＬ(S/A) ，ＢＬ(S/A)Barのプリチャージ電圧Ｖssが上昇する。これらの電圧が交差する電圧（ΔＶ）は、センスアンプ部ビット線のビット線容量とメモリセルアレイ部ビット線のビット線との容量比に応じて上昇する。
【００７３】
例えば、センスアンプ部のビット線容量をＣB(S/A)、メモリセルアレイ部のビット線容量をＣB(Array)、転送ゲート制御線１９を活性化する前のメモリセルアレイ部とセンスアンプ部のビット線の電圧をそれぞれＶArray,ＶS/A とすると、ビット線電圧の上昇した電圧は、センスアンプ部のビット線（ΔＶSA）とメモリセルアレイ部のビット線（ΔＶArray ）とで、それぞれ、
【数１】
【００７４】
で求められる。このビット線電圧の上昇した電圧ΔＶにより、所定の電圧Ｖccまでに到達する時間が短縮されるため、前述した実施形態よりも、さらに高速なセンス動作が可能になる。また、転送ゲート１９を構成するＰ形トランジスタの閾値電圧Ｖthp 分だけ、メモリセルアレイ部１１とセンスアンプ部１４との間で低圧側に電圧差が発生するため、高い電圧（電源電圧Ｖcc）側をさらに低くしても常に閾値電圧Ｖthp 分の電圧差が確保され、確実なセンス／リストア動作が可能である。従って、従来の電源電圧よりも低い電源電圧を用いることができる。
【００７５】
次に本発明による半導体記憶装置の第４の実施形態について説明する。
【００７６】
図６は、本実施形態の半導体記憶装置におけるメモリセルアレイ部とセンスアンプ部の等価回路を示し、図７は、この構成におけるセンス／リストア動作時のビット線電圧波形を示す。この構成において、図２に示した構成部位と同等の部位には、同じ参照号を付して、その説明を省略する。
【００７７】
前述した各実施形態では、Ｐ形トランジスタからなるＰ形転送ゲート１９を用いていたが、本実施形態では、Ｎ形トランジスタからなるＮ形転送ゲート４１，４２を用いた構成である。
【００７８】
この構成において、図７に示した各電圧レベルは、ワード線ＷＬ0 ，ＷＬ1 のＨigthレベルである昇圧電圧Ｖpp、電源電圧Ｖcc、ビット線のプリチャージ電圧ＶＢＬ、メモリセルトランジスタの閾値電圧Ｖth(cell)、Ｎ形トランジスタからなるＮ形転送ゲート４１，４２の閾値電圧Ｖthn 、メモリセルアレイ部１１のビット線ＢＬ(Array)Bar，ＢＬ(Array) の電圧振幅の最大値ＶＢＬＨ及び、最小値ＶＢＬＬ（ＧＮＤ電圧Ｖss）を表す。
【００７９】
また、各電圧波形としては、ワード線ＷＬの電圧波形と、メモリセルアレイ部のビット線ＢＬ(Array) の電圧波形と、前記ビット線ＢＬ(Array) と対を成すメモリセルアレイ部のビット線ＢＬ(Array)Barの電圧波形と、センスアンプ部のビット線ＢＬ(S/A) の電圧波形と、ビット線ＢＬ(S/A) と対を成すセンスアンプ部のビット線ＢＬ(S/A)Barの電圧波形を表す。
【００８０】
本実施形態の構成及びリード／リストア動作は、転送ゲートに従来と同様のＮ形トランジスタを使用する以外、基本的に第１の実施形態と同等である。
【００８１】
センス動作時において、Ｐ形センスアンプ１８を構成するトランジスタのゲート−ソース間に加わる電圧差について考えると、一般的に、Ｖcc／２プリチャージのＤＲＡＭでは、Ｎ形センスアンプ１７を構成するトランジスタのゲート−ソース間には、
Ｖgs＝ＶＢＬ−ＶＢＬＬ
の電圧差が動作時に印加されるが、本発明においては、
Ｖgs＝（ＶＢＬＨ＋Ｖthn ）−ＶＢＬＬ
となり、転送ゲート１９を構成するＮ形トランジスタの閾値電圧Ｖthn 分だけ、従来よりもメモリセルアレイ部１１とセンスアンプ部１４との間で高電圧側に電圧差が発生し、確実で高速なセンス動作が可能である。
【００８２】
また、従来よりも低い電源電圧での動作が可能である。これに加えて、メモリセルに”Ｈigh ”情報を書き込むために必要なビット線電圧が、従来のＶccに比べてＶthn 分だけ低いＶＢＬＨであるために、ワード線の昇圧電圧を従来よりもＶthn だけ低くすることができる。
【００８３】
従って、メモリセルトランジスタへの信頼性が向上し、また電流駆動能力の高いトランジスタを使用することが可能となる。さらに、ワード線の電圧の非活性化レベルをＶssよりも低くすることで、メモリセルのトランジスタの閾値電圧を更に低くすることができ、ワード線電圧の活性化レベルを更に低くすることも可能である。これによって昇圧電圧Ｖppを不必要とすることも可能である。
【００８４】
本実施形態をＬＯＧｌＣ混載ＤＲＡＭに適用した場合、ＬＯＧｌＣ部におけるトランジスタとＤＲＡＭ部におけるトランジスタの共通化が可能となり、製造プロセスの簡略化及び共通化が実現され、製造コストの大幅な低減及び、製造工程の簡易による製造時間の短縮が実現する。
【００８５】
尚、本実施形態における転送ゲート制御線の活性化のタイミングは、ワード線の活性化の直前でなく、センスアンプ駆動線の活性化の直前であってもよい。
【００８６】
本実施形態は図６に示した等価回路を例としたが、他にも図４に示したようなシェアードセンスアンプ方式において、Ｎ形転送ゲートを採用することにより、同様な作用効果が得られる。また、センスアンプ部１４には、この他にビット線イコライザとカラムセレクタ（図示せず）が設置される。
【００８７】
また、図６に示されたＮ形ＭＯＳトランジスタ４１，４２、及びＮ形センスアンプ１７は、同じウエル内で形成することが可能である。従って、Ｎ形ＭＯＳトランジスタ４１，４２を付加しても大幅な平面積の増大にはならない。
【００８８】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【００８９】
次に本発明による半導体記憶装置の第５の実施形態について説明する。
【００９０】
本実施形態の構成は、前述した図６に示した構成と同等であり、メモリセルアレイ部のビット線とセンスアンプ部のビット線とのプリチャージ電圧が異なる電圧に設定され、動作が異なっている。
【００９１】
図８においては、メモリセルアレイ部１１のビット線ＢＬ(Array) ，ＢＬ(Array)Barの電圧波形、センスアンプ部１４のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barの電圧波形、ワード線ＷＬ0 ，ＷＬ1 の電圧波形及び、転送ゲート制御線１９の電圧波形φT の波形を表す。
【００９２】
図８に示すように、ビット線ＢＬ(Array) ，ＢＬ(Array)Barのプリチャージ電圧をＶＢＬに設定し、センスアンプ部のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barのプリチャージ電圧をＶＢＬＬ（Ｖss）に設定する。センスアンプ部のビット線対のプリチャージ電圧ＶＢＬ(S/A) は、
ＶＢＬＬ≦ＶＢＬ(S/A) ≦ＶＢＬ(Array)
の範囲の電圧をとることが可能である。本実施形態は、ＶＢＬ(S/A) が最小の場合、ＶＢＬ(S/A) ＝Ｖss（ＶＢＬＬ）に設定した例である。
【００９３】
まず、ワード線ＷＬ0 ，ＷＬ1 の電圧がＶssからＶppに活性化されて、情報がメモリセル１５，１６からメモリセルアレイ部１１のビット線ＢＬ(Array) ，ＢＬ(Array)Barに転送された後に、転送ゲート制御線１９の電圧波形φT がＶssからＶppに昇圧し、転送ゲート４１，４２が活性化される。
【００９４】
この転送ゲート制御線１９が活性化されると、前述した図５に示したと同様に、ビット線電圧ＶＢＬから下降した電圧（△Ｖ）から、所定の電圧Ｖssまでに到達する時間が短縮されるため、前述した第５の実施形態よりもさらに高速なセンス動作が可能である。
【００９５】
この様なプリチャージ電圧にＶccとＶＢＬの電圧差を持たせたプリチャージ状態において、プリチャージ期間におけるセンスアンプ部のビット線対のプリチャージ電圧をメモリセルアレイ部のビット線対のプリチャージ電圧よりも低い電圧にプリチャージすることで、Ｐ形センスアンプのトランジスタのゲート−ソース間の電圧差を従来よりも増大させ、前述した実施形態と同様な効果が得られる。
尚、本実施形態では、図６に示した構成例で説明したが、図４に示すようなシェアードセンスアンプ方式に適用しても、同様な動作により、同等の作用効果が得られる。また、実際のセンスアンプ部には、この他にビット線イコライザとカラムセレクク（図示せず）が設置される。
【００９６】
次に本発明による半導体記憶装置の第６の実施形態について説明する。
【００９７】
図９は、本実施形態におけるメモリセルアレイ部とセンスアンプ部の等価回路を示し、図１０は、その等価回路の動作時の各ビット線の電圧波形と、ワード線の電圧波形を示す。
【００９８】
図９に示す半導体記憶装置は、複数のメモリセルが２次元的に配置され、それぞれロウ方向にワード線ＷＬ0 ，…，ＷＬn 、カラム方向にビット線ＢＬ(Array) ，ＢＬ(Array)Barが接続されるメモリセルアレイ部５１と、Ｎ形トランジスタ対からなるＮ形センスアンプ５２と、Ｎ形センスアンプ５２に接続され、Ｐ形センスアンプ分離用のＰ形トランジスタからなるＰ形転送ゲート５４，５５と、Ｐ形トランジスタ対からなるＰ形センスアンプ５３と、Ｐ形センスアンプ５３に接続され、Ｐ形センスアンプ分離用のＮ形トランジスタからなるＮ形転送ゲート５６，５７とで構成される。
【００９９】
この構成においては、Ｎ形センスアンプ５２とＰ形センスアンプ５３を分離して配置し、Ｎ形センスアンプ５２はＰ形転送ゲート５４，５５を通じて、Ｐ形センスアンプ５３はＮ形転送ゲート５６，５７を通じて、情報の書き込み・読み出しを行い、メモリセルアレイ部５１とＮ形及びＰ形センスアンプ部５２，５３のビット線の電圧振幅を異ならせて、センスアンプトランジスタのゲート−ソース間電圧差を大きく取り、センス動作の高速化、信頼性の向上を実現する。Ｐ形転送ゲート５４，５５及びＮ形転送ゲート５６，５７は、転送ゲート制御線５８，５９が活性化されることにより、動作する。
【０１００】
図１０は、本実施例におけるセンス／リストア動作時のビット線電圧波形を示す。図１０に示す各信号レベルにおいて、メモリセルアレイ部５１のビット線ＢＬ(Array) ，ＢＬ(Array)Barの電圧振幅の最大値ＶＢＬＨ、その最小値ＶＢＬＬとし、ワード線ＷＬのＨigthレベルである昇圧電圧Ｖpp、電源電圧Ｖcc、ビット線のプリチャージ電圧ＶＢＬ、メモリセルアレイ部のＬowレベルのビット線電圧ＶＢＬＬ（Ｖss）、Ｈigthレベルのビット線電圧ＶＢＬＨ（Ｖcc−Ｖthn ）、及びＰ形転送ゲートの閾値電圧Ｖthp 及び、Ｎ形トランジスタの閾値電圧Ｖthn をそれぞれ表している。
【０１０１】
また、電圧波形としては、メモリセルトランジスタの閾値電圧Ｖth(cell)、Ｎ形トランジスタの閾値電圧Ｖthn 、Ｎ形センスアンプ５２のビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Barの電圧波形、Ｐ形センスアンプ５３のビット線ＢＬ(p-S/A) ，ＢＬ(p-S/A)Barの電圧波形、ワード線ＷＬの電圧波形を表している。
【０１０２】
図１０に示すように、転送ゲート制御線５８の活性化によりＰ形転送ゲート５４，５５が駆動され、ビット線ＢＬ(n-S/A)Barの電圧が、ＢＬ(Array)Barの電圧よりも閾値電圧Ｖthp 分だけ低くなる。また、転送ゲート制御線５９の活性化によりＮ形転送ゲート５６，５７が駆動され、ビット線ＢＬ(p-S/A) の電圧が、ＢＬ(Array) の電圧よりも閾値電圧Ｖthn 分だけ高くなる。
【０１０３】
このような構成により、図３及び図７に示した構成の双方の利点を有して、ビット線ＢＬ(Array) 若しくは、ＢＬ(Array)Barの電圧に比べて、閾値電圧Ｖthn 分だけ高く若しくは、閾値電圧Ｖthp 分だけ低くなり、それぞれに電圧差が確保され、確実なセンス／リストア動作が可能である。そのため、従来の電源電圧よりも低い電源電圧を用いることができる。
【０１０４】
また本実施形態における転送ゲート制御線の活性化のタイミングは、ワード線の活性化の直前でなく、センスアンプ駆動線の活性化の直前であってもよい。
【０１０５】
尚、本実施形態は、図９に示すような等価回路を例として説明したが、図１１に示すように、メモリセルアレイ部５１がＰ形転送ゲート５４，５５を介してＮ形センスアンプ５２と接続され、反対側に、Ｎ形転送ゲート５６，５７介して、Ｐ形センスアンプ５３に接続されて構成される等価回路でも同様の動作が可能である。尚、簡略化の為に図９、図１１には示していないが、実際のセンスアンプ部には、この他にビット線イコライザとカラムセレクタが設置される。
【０１０６】
また、図９及び図１１に示されたＰ形ＭＯＳトランジスタ５４，５５、及びＰ形センスアンプ５３は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ５４，５５を付加しても大幅な平面積の増大にはならない。
【０１０７】
さらに、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【０１０８】
次に本発明による半導体記憶装置の第７の実施形態について説明する。
【０１０９】
本実施形態は、図９に示した構成と同等の構成であり、前述した第３，第５の実施形態を組み合わせたメモリセルアレイ部のビット線とセンスアンプ部のビット線とで異なるプリチャージ電圧に設定したものである。
【０１１０】
図１２は、本実施形態におけるメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形を示す。
【０１１１】
この図１２に示す各信号レベルは、図１０に示す各信号レベルと同等であり、電圧波形としては、メモリセルトランジスタの閾値電圧Ｖth(cell)、Ｎ形トランジスタの閾値電圧Ｖthn 、Ｎ形センスアンプ５２のビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Barの電圧波形、Ｐ形センスアンプ５３のビット線ＢＬ(p-S/A) ，ＢＬ(p-S/A)Barの電圧波形、ワード線ＷＬの電圧波形、Ｐ形転送ゲート５４，５５の転送ゲート制御線φTp、Ｎ形転送ゲート５６，５７の転送ゲート制御線φTnを表している。
【０１１２】
本実施形態は、メモリセルアレイ部のビット線ＢＬ(Array) ，ＢＬ(Array)Barのプリチャージ電圧をＶＢＬ(cell)、センスアンプ部のビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Bar及びＢＬ(p-S/A) ，ＢＬ(p-S/A)Barのプリチャージ電圧をＶＢＬ(cell)よりも高い電圧ＶＢＬ(S/A) に設定する。
【０１１３】
ここで、センスアンプ部のビット線対のプリチャージ電圧ＶＢＬ(S/A) は、
ＶＢＬ(Array) ≦ＶＢＬ(S/A) ≦Ｖcc
の範囲の電圧をとることが可能である。
【０１１４】
このようなプリチャージ電圧に設定することにより、第３，第５の実施形態で説明したと同様の動作が行われ、Ｎ形センスアンプのトランジスタのゲート−ソース間の電圧差を、従来よりも増大させる。一般的に、Ｎ形センスアンプの動作開始後にＰ形センスアンプが動作を開始するため、Ｎ形センスアンプのセンスアンプトランジスタのゲート−ソース間電圧差を大きくとることは、高速なセンス動作、センスマージンの改善などの効果が得られる。
【０１１５】
また本実施形態では、ワード線が活性化されて情報がメモリセルからメモリセルアレイ部のビット線に転送された後に、転送ゲート制御線が活性化される。
【０１１６】
次に本発明による半導体記憶装置の第８の実施形態について説明する。
【０１１７】
図１３は本実施形態における、１組のセンスアンプ部６１を２つのメモリセルアレイ部６２，６３で共有した、いわゆるシェアードセンスアンプ方式に適用した等価回路を示す。
【０１１８】
本実施形態は、前述した第２の実施形態と、第６の実施形態を組み合わせた構成であり、それぞれのメモリアレイ部は、図１０に示す動作と同様の動作が行われる。
【０１１９】
この構成において、２つのメモリセルアレイ部６２，６３は、複数のメモリセルが２次元的に配置され、それぞれロウ方向にワード線ＷＬ0(R)，…，ＷＬn(R)、ＷＬ0(L)，…，ＷＬn(L)、カラム方向にビット線ＢＬ(Array) ，ＢＬ(Array)Barが接続される。
【０１２０】
また、センスアンプ部６１は、Ｎ形トランジスタ対からなるＮ形センスアンプ６４の各ビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Barの両端に、それぞれＰ形トランジスタからなるＰ形転送ゲート６５，６６，６７，６８が設けられ転送ゲート制御線( φTp) ６９，( φTp) ７０が接続され、さらに、Ｐ形トランジスタ対からなるＰ形センスアンプ７１の各ビット線ＢＬ(p-S/A) ，ＢＬ(p-S/A)Barの両端に、それぞれＮ形トランジスタからなるＮ形転送ゲート７２，７３，７４，７５が設けられ転送ゲート制御線( φTn) ７６，( φTn) ７７が接続されて構成される。尚、実際のセンスアンプ部６１には他にビット線イコライザとカラムセレクタ（図示せず）が設置される。
【０１２１】
このような構成により、前述した図３に示したトランジスタの閾値電圧Ｖthn ，Ｖthp 分だけ、各メモリセルアレイ部とセンスアンプ部との間に電圧差が発生し、確実なセンス／リストア動作が可能である。また、１つのセンスアンプ部を２つのメモリアレイ部が共有しているため、高集積化が容易に実現できる。
【０１２２】
また、図１３に示されたＰ形ＭＯＳトランジスタ６５〜６８、及びＰ形センスアンプ７１は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ６５〜６８を付加しても大幅な平面積の増大にはならない。
【０１２３】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴp 、φＴn には、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【０１２４】
次に図１４を参照して、本発明による半導体記憶装置の第９の実施形態について説明する。
【０１２５】
前述した第１の実施形態においては、図２に示したようにメモリセル部とセンスアンプ部の間に、Ｐ形トランジスタからなるＰ形転送ゲートゲートを挿入し、このＰ形転送ゲートの閾値落ちを利用して、セル側のビット線の低レベル電圧をセンスアンプ側の低レベル電圧より高く設定した。このＰ形転送ゲートによる閾値落ちにより、低電源電圧化においても充分なセンスアンプの動作マージンを確保できるばかりでなく、ワード線駆動電圧の低電圧化による微細素子の信頼性向上も期待でき、その結呆極めて高性能なＤＲＡＭを実現できる。
【０１２６】
しかし、実際の製造に際しては、半導体製造工程での製造プロセスの揺らぎ等が影響して、Ｐ形転送ゲートやメモリセルトランジスタの閾値電圧がばらついて、一律な規格どうりに成形されいない場合がある。
【０１２７】
このようなばらつきが発生した場合、メモリセル部のビット線ＢＬ(Array)Barの低レベル側の電圧（ＶＢＬＬ）がメモリセル毎に変動しており、半導体記憶装置のデータ保持特性が劣化する可能性がある。例えば、図２に示したＰ形転送ゲート１３の閾値電圧の絶対値｜Ｖth−φT ｜が設定値に対して低くなるように移動した場合、ＶＢＬＬは、Ｖss（ＧＮＤ）に近づく。これによりワード線ＷＬが非活性の場合の設定値がＶssであるため、メモリセルトランジスタのゲート−ソース間電圧が設定値より高くなり、メモリセルトランジスタのカット・オフ特性が劣化して、データがリークしセルデータの保持特性が低下する。
【０１２８】
さらに、メモリセルトランジスタの閾値電圧Ｖth(cell)が低下した場合においても、ＶＢＬＬが一定のため、メモリセルトランジスタのカット・オフ特性が劣化し、セルデータの保持特性が低下する可能性がある。
【０１２９】
そこで本実施形態では、Ｐ形転送ゲート並びにメモリセルトランジスタの閾値電圧の変動を検知し、Ｐ形転送ゲートを活性化させる直流電圧を自己整合的に補正する定電圧発生回路を設ける。
【０１３０】
本実施形態の構成において、２つのメモリセルアレイ部８２，８３が１つのセンスアンプ部８１を共用し、メモリセルアレイ部８２は、Ｐ形トランジスタからなるＰ形転送ゲート８４，８５を通してセンスアンプ部８１に接続され、同様にメモリセルアレイ部８３は、Ｐ形転送ゲート８６，８７を通してセンスアンプ部８１に接続される。さらにＰ形転送ゲート８４，８５とセンスアンプ８１との間には、ビット線イコライザ部８８とカラムセレクタ部８９が介在して設けられている。
【０１３１】
これらのＰ形転送ゲート８４，８５のゲート電極に接続される転送ゲート制御線( φTn) ９０には、後述する所定の直流電圧の駆動用電圧を供給する、Ｎ形トランジスタ及びＰ形トランジスタ対からなるＰ形転送ゲート駆動回路９２が設けられる。同様に、Ｐ形転送ゲート８６，８７に接続される転送ゲート制御線( φTp) ９１には、Ｐ形転送ゲート駆動回路９２と同じ構成のＰ形転送ゲート駆動回路９３が設けられる。さらに、これらのＰ形転送ゲート駆動回路９２，９３には、出力する駆動電圧の基準となる信号ＶＩＳＯを供給するＰ形転送ゲート駆動用定電圧発生回路９４が設けられる。この信号ＶＩＳＯは、Ｐ形転送ゲート並びにセルトランジスタの閾値変動を追従して自己整合的に変動する信号である。
【０１３２】
このメモリセルアレイ部８２は、ロウ方向にワード線ＷＬ0(R)，ＷＬ1(R)、カラム方向にビット線対ＢＬ(RArray)，ＢＬ(RArray)Bar が接続され、メモリセルアレイ部８３も同様に、ワード線ＷＬ0(L)，ＷＬ1(L)及び、ビット線ＢＬ(LArray)，ＢＬ(LArray)Bar が接続される。
【０１３３】
また、センスアンプ部８１は、Ｐ形トランジスタ対からなるＰ形センスアンプ及びＮ形トランジスタ対からなるＮ形センスアンプにより構成され、Ｐ形センスアンプのビット線対ＢＬ(p-S/A) ，ＢＬ(p-S/A)BarにＰ形転送ゲート８４，８５が接続され、さらにＮ形センスアンプのビット線対ＢＬ(n-S/A) ，ＢＬ(n-S/A)BarにＰ形転送ゲート８６，８７が接続される。
【０１３４】
そして、カラム選択ゲート８８は、ＤＱ線対（ＤＱ，ＤＱBar ）に接続し、カラムアドレスにより選択されたビット線対のデータを外部出カする。ビット線イコライズ回路８９は、ＶＢＬ配線に接続し、ビット線対をビット線振幅の１／２電圧（ＶＢＬ）にプリチャージする。
【０１３５】
それぞれのＰ形転送ゲート８４，８５，８６，８７には、Ｐ形転送ゲート駆動回路９２，９３からの駆動信号が印加される。ＲＡＳBar プリチャージ期間中は、このＰ形転送ゲートのゲート電極入力信号は低レベルに保持され、一方、ＲＡＳBar アクティブ中は活性化メモリセルアレイの反対側のみ高レベルに遷移することで、左右何れかのメモリセルアレイを選択的にセンスアンプ系に接続する。なお、Ｐ形転送ゲート８１の駆動電圧は、電源電圧（Ｖcc）とＰ形転送ゲート駆動用電圧発生回路９４が出カするＶｌＳＯ＊信号で決定される。
【０１３６】
このように構成された半導体記憶装置において、センス／リストア動作時のビット線電圧波形とタイミングを示した図１５のタイミングチャートを参照して説明する。
【０１３７】
まず、ＲＡＳBar が、ＨレベルからＬレベルに遷移し、ＲＡＳアクティブ状態に入ると、ビット線イコライズ制御信号ＥＱＬが、Ｌレベルとなる。ビット線は、フローティング状態になると同時に、活性化メモリセルアレイ部の反対側のＰ形転送ゲート８４，８５の信号φＴR がＨレベルとなり、メモリセルアレイ部８２がセンスアンプ系回路から切り放される。
【０１３８】
次に、外部アドレスにより選択されたワード線ＷＬ0 が立ち上がり、メモリセルアレイ部８３から保持しているデータがビット線ＢＬ(LArray)，ＢＬ(LArray)Bar に読み出される。
【０１３９】
このようなワード線ＷＬ0 の活性化に続いて、センスアンプ活性化信号ＳＡＮBar 、ＳＡＰが駆動されて、センス動作が開始される。
【０１４０】
この時、センスアンプ８１が接続されたビット線は、電源電圧並ぴに接地電圧まで駆動されるが、メモリセルが接続されたビット線はＰ形転送ゲート閾値落ちの為、その低レベルは、
ＶＩＳＯ＊＋｜Ｖth_ ＩＳＯ｜
にリミットされることになる。Ｖth_ ＩＳＯは、Ｐ形転送ゲートの閾値電圧である。この時、Ｐ形転送ゲート並びにセルトランジスタの閾値変動を追従して、Ｐ形転送ゲート駆動用定電圧発生回路９４は、その出カ電圧ＶｌＳＯ＊が自己整合的に変動するように動作する。
【０１４１】
そしてＲＡＳが再び、Ｈレベルヘ遷移して、ＲＡＳプリチャージ状態になると、ワード線が非避択状態に戻る。
【０１４２】
これに続いて、イコラズ制御信号であるＥＱＬが”Ｈ”ヘ、非活性となっているＰ形転送ゲート８４，８５のゲート信号φＴR が、Ｌレベルへ遷移して動作が完了する。
【０１４３】
また、図１４に示されたＰ形ＭＯＳトランジスタ８４〜８７、及びＰ形センスアンプは、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ８４〜８７を付加しても大幅な平面積の増大にはならない。
【０１４４】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴL ，φＴR には、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【０１４５】
次に、図１６には、前述したＰ形転送ゲート駆動用定電圧発生回路９４の構成例を示し説明する。
【０１４６】
このＰ形転送ゲート駆動用定電圧発生回路９４は、Ｐ形転送ゲート及びメモリセルのセルトランジスタの閾値変動を補償する閾値変動補償回路９５と、閾値変動補償回路９５からの出力信号（ＶｌＳ０）の電流供給能カの改善する電流ブースター回路９６とで構成される。
【０１４７】
このような構成により、予め設定された基準電圧信号（ＶＲＥＦ）が閾値変動補償回路９５に入カされ、出カ信号ＶＩＳＯが出力される。次にこの出力信号ＶＩＳＯは、電流ブースター回路９６に入力されて大電流化され、駆動用定電圧信号（ＶｌＳ０＊）としてＰ形転送ゲート８４，８５，８６，８７に供給する。
【０１４８】
この電流ブースター回路９６の出カ信号ＶＩＳＯに対する電流供給能カの改善は、図１５に示したＰ形転送ゲート駆動回路９２，９３と、Ｐ形転送ゲート駆動用定電圧発生回路９４を接続する信号線９５には、Ｐ形転送ゲート駆動回路９２，９３からＰ形転送ゲートのキャパシタンスを主成分とする比較的大きな負荷電流が流入するため、Ｐ形転送ゲート駆動用定電圧発生回路の内部インピーダンスを小さくすることが、出力信号となる駆動用定電圧信号の安定化に必要なためである。
【０１４９】
次に、図１７には、図１６に示した閾値変動補償回路９５の構成例を示す。
【０１５０】
この閾値変動補償回路９５は、メモリセルトランジスタの閾値（Ｖth(cell)）とＰ形転送ゲートの閾値（Ｖth-ISO）をそれぞれ補償するための２つの閾値変動補償回路９７，９８により構成される。これらの補償の順序は、どちらの閾値から補償を先に行ってもよい。
【０１５１】
次に図１８には、前述したＰ形転送ゲート駆動用定電圧発生回路９４及びＰ形転送ゲート駆動回路９２，９３の具体的な構成例を示し説明する。
【０１５２】
このＰ形転送ゲート駆動用定電圧発生回路９４は、メモリセルトランジスタの閾値（Ｖth(cell)）の変動を補償するメモリセル閾値変動補償回路９７及びＰ形転送ゲートの閾値変動を補償する転送ゲート閾値変動補償回路回路９８とで構成される閾値変動補償回路９５と、電流ブースター回路９６とで構成され、その出カ電圧（ＶｌＳ０＊）は、Ｐ形転送ゲート駆動回路９２，９３の各トランジスタのソース電極に入力するように接続される。
【０１５３】
このメモリセル閾値変動補償回路９７は、補償すべきメモリセルのトランジスタと同一回路寸法並びに同一のプロセス条件で製造され、ダイオード接続してノードＮ１に接続されるモニタ用トランジスタ１０１と、このモニタトランジスタの閾値電圧を得るための定電流回路１０２と、入力される基準電圧ＶＲＥＦと出力信号をフィードバックして比較する差動アンプ１０３と、この差動アンプ１０３からの出カ信号により駆動するドライバトランジスタ１０４とで構成される。また、転送ゲート閾値変動補償回路回路９８は、補償すべき転送ゲートのトランジスタと同一回路寸法並びに同一のプロセス条件で製造され、ダイオード接続してノードＮ２に接続されるモニタ用トランジスタ１０５と、このモニタトランジスタの閾値電圧を得るための定電流回路１０６と、入力される基準電圧ＶＢＬＬと定電流回路１０６の出力信号を比較する差動アンプ１０７と、この差動アンプ１０７からの出カ信号により駆動するドライバトランジスタ１０８とで構成される。
【０１５４】
そして電流ブースター回路９６は、差動アンプ１０９とドライバトランジスタ１１０、及び帰還抵抗Ｒ１で構成される一般的な回路構成であり、その出カ電圧ＶｌＳＯ＊は、ＶｌＳＯと同一電圧であるが、電流供給能力が改善された信号を出力する。
【０１５５】
このように構成されたＰ形転送ゲート駆動用定電圧発生回路９４の動作について説明する。
【０１５６】
メモリセル閾値変動補償回路９７において、差動アンプ１０３は、入力基準電圧ＶＲＥＦに基づいて、図中に示すノードＮ１の電圧がＶＲＥＦとなるように、ドライバトランジスタ１０４のゲート電圧を制御する。
【０１５７】
さらにこのトランジスタ１０１から出力された出カ電圧（ＶＢＬＬ）は、
ＶＢＬＬ＝ＶＲＥＦ−Ｖth_cell
となる。ここで、Ｖth_cell は、定電流回路１０２で決走される電流を流した場合のセルトランジスタの閾値電圧に相当する。換言すれば、Ｖth_cell の決定には、定電流回路１０２が供給する電流値を適切に設定することが必要になる。前記式により示したＶＢＬＬのように、メモリセル閾値変動補償回路９７が出力する出力電圧ＶＢＬＬは、Ｖth_cell の変動に対して、自己整合的に変動する。
【０１５８】
このＶＢＬＬが、メモリセル側のビット線の低レベル電圧の典形値に相当するように入力電圧であるＶＲＥＦ値を決定することで、メモリセルトランジスタの閾値変動が補償可能となる。
【０１５９】
例えば、Ｖth_cell が低電圧側に変動した場合、出力される電圧ＶＢＬＬは高くなり、その結果、待機状態にあるメモリセルトランジスタのカット・オフ特性が改善される。
【０１６０】
一方、Ｐ形転送ゲートの閾値変動補償回路９８は、前段のメモリセル閾値変動補償回路９７が出力した電圧ＶＢＬＬが入力され、差動アンプ１０７は、ノードＮ２がＶＢＬＬと同一電圧となるようにドライバトランジスタ１０８のゲート電圧を制御する。
【０１６１】
、そのため定電流源１０６に接続され、Ｐ形転送ゲートのＶthのモニタするドライバトランジスタ１０５の出力電圧は、
ＶｌＳＯ＝ＶＢＬＬ−｜Ｖth_ ｌＳＯ｜
となる。この場合も、｜Ｖth_IＳＯ｜は、定電流源１０６で決定される電流値を流した場合のＰ形転送ゲートトランジスタの閾値電圧に相当し、この値の変動に連動して、ＶｌＳＯ電圧も自己整合的に変動する。
【０１６２】
例えば、Ｐ形転送ゲートの閾値電圧の絶対値が小さくなれば、ＶｌＳＯも自己整合的に高くなり、その結果、セル側ビット線の電圧を一定に保時するように動作する。
【０１６３】
このように、補償すべき２つのトランジスタと同一の回路寸法並びに製造プロセス条件で生成される閾値変動モニタ用トランジスタを内蔵した補償回路をそれぞれ独立して構成し、これらを直列に接続することで、それぞれの閾値変動に連動して、生成される出力電圧を自己整合的に補正する高精度の閾値変動補償回路が実現できる。
【０１６４】
そして閾値変動補償回路９５の出力は、次段の電流ブースター回路９６に入力される。この電流ブースター回路９６により、入力されたＶｌＳＯと同一電圧で電流合能力が改善された出力電圧ＶＩＳＯ＊が、Ｐ形転送ゲートに出力される。
【０１６５】
前述した出力電圧ＶｌＳＯ＊の出力インピーダンスを低くすることが、Ｐ形転送ゲート駆動用定電圧発生回路９４の安定化に繋がることから、ドライバトランジスタ１１０は、比較的大きなゲート幅を持つトランジスタで構成されるのが一般的である。
【０１６６】
この様に構成されたＰ形転送ゲート駆動用定電圧発生回路９４によれば、メモリセルトランジスタの閾値変動及び、Ｐ形転送ゲートの閾値変動に対して、自己整合的に補正が可能であり、且つ出カインピーダンスが小さく安定した定電圧の出力信号を得ることが可能となる。その結果、メモリセルのデータ保持特性を劣化させない高性能なＤＲＡＭが実現可能となる。
【０１６７】
以上詳述したように本実施形態により、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくすることで、さらに、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧とすることで、高速なセンス動作、センスマージンの拡大が実現できる。また、今後予想される低電源電圧化に際しても、従来よりも低い電源電圧でも確実なセンス動作が可能となる。
【０１６８】
またメモリセルアレイ部のビット線とセンスアンプ部のビット線をＰ形転送ゲートを介して接続する構成により、特別な回路を付加させることなく、従来の構成をわずかに変更するだけで、センスアンプ部の大きなビット線振幅をメモリセルアレイ部の小さなビット線振幅に変換するが可能となる。
【０１６９】
また、Ｐ形センスアンプとＮ形センスアンプをそれぞれＮ形転送ゲート、Ｐ形転送ゲートで分離して配置することで、特別な回路を付加することなく、センスアンプ部での大きなビット線電圧振幅をメモリセルアレイ部での小さなビット線振幅に変換することが可能となる。
【０１７０】
また、メモリセルが接続されるビット線とセンスアンプが接続されるビット線の間にＰＭＯＳの転送ゲートが挿入され、かつこのＰＭＯＳトランジスタのしきい値落ちを利用して、メモリセル側ビット線の低レベル電圧をセンスアンプ側ビット線の低レベル電圧より高くした事を特徴とするコア回路において、Ｐ形転送ゲート及びメモリセルトランジスタの閾値電圧変動を検知し、前記Ｐ形転送ゲートの駆動電圧の低レベル側の電圧を自己整合的に補正する。さらにＰ形転送ゲート及びメモリセルトランジスタの閾値電圧の変動に対しても、メモリセルのデータ保持特性の劣化を回避することが可能となり、その結果、低電圧動作可能で且つ高性能なＤＲＡＭが実現できる。
【０１７１】
尚、本発明は前述した各実施形態に限定されるものではなく、要旨を逸脱しない範囲で、種々に変形して実施することができる。
【０１７２】
また、本実施形態では、ＤＲＡＭを中心として説明したが、本発明はメモリセル情報を検知・増幅するビット線センスアンプが接続されるビット線とメモリセルが接続されるビット線との間にＰＭＯＳ転送ゲートを挿入し、このゲートの閾値落ち（Ｖth落ち）を利用した構成を持つＰＲＯＭ等、他のメモリにおいても適応可能である。
【０１７３】
次に図１９は、本発明による第１０の実施形態に係る半導体記憶装置におけるビット線イコライズ回路の等価回路を示し、ビット線イコライズ回路を全てＰ形トランジスタで形成したものである。
【０１７４】
本実施形態は、Ｐ形トランジスタ１１１からなるイコライズ回路ＳＨＲＴと、Ｐ形トランジスタ１１２，１１３からなるプリチャージ回路ＰＲＣＨにより構成される。またそれぞれの信号線は、“ＢＬ”はビット線を、“ｂＢＬ”はＢＬと対を成すビット線を、“ＢＬ-pair ”はビット線対を、“ＥＱＬ”はビット線イコライザ制御信号線を、“ＶＢＬ”はプリチャージ電位供給線を示す。
【０１７５】
このイコライズ回路ＳＨＲＴを構成するＰ形トランジスタ１１１のドレイン電極は、ＢＬに接続され、ソース電極はｂＢＬに接続され、ゲート電極はＥＱＬに接続される。またプリチャージ回路ＰＲＣＨを構成するＰ形トランジスタ１１２及び１１３のそれぞれのドレイン電極は、それぞれビット線対ＢＬとｂＢＬに接続され、それぞれのソース電極はＶＢＬに接続される。
【０１７６】
次に、本実施形態のビット線イコライズ回路の動作を説明する。
【０１７７】
ビット線イコライザ制御信号線ＥＱＬの電位がＨigh レベル（一般的にはＶcc）である時には、ビット線イコライズ回路は、不活性の状態にある。
【０１７８】
メモリセルへの情報の書き込み若しくは、再書き込みが行われた後、ＥＱＬの電位がＬowレベル（一般的にはＶss）にされ、ビット線イコライズ回路が活性化される。ビット線イコライズ回路が活性化される直前に、ビット線ＢＬの電位がＶcc、ｂＢＬの電位がＶssになっていたと仮定すると、Ｐ形トランジスタ１１１によってビット線対ＢＬとｂＢＬは短絡されるため、理想的にはビット線対ＢＬとｂＢＬの電位はそれぞれ（Ｖcc十Ｖss）／２となる。
【０１７９】
これは、一般的なプリチャージ電位であるＶcc／２に等しい。ビット線対ＢＬとｂＢＬの電位がそれぞれＶcc、Ｖssとなっていない場合や、製造プロセスのばらつきなどの原因によって、ビット線対ＢＬとｂＢＬの容量に差がある場合などには、Ｐ形トランジスタ１１１のみでは、ビット線対ＢＬとｂＢＬの電位は、プリチャージ電位とはならないため、プリチャージ用トランジスタ１１２及び１１３によってビット線対ＢＬとｂＢＬの電位をプリチャージ電位にすることになる。
【０１８０】
また、プリチャージ電位をＶcc／２としていない場合にも同様である。ビット線イコライズ終了後、ＥＱＬの電位はＨigh レベルに戻される。また、これに加えて、本実施形態のプリチャージ回路ＰＲＣＨは、Ｐ形トランジスタで構成されているため、トランジスタ１１２と１１３が電流制限回路の役目をも果たすこととなる。
【０１８１】
以上のように本実施形態では、プリチャージ回路ＰＲＣＨが全てＰ形トランジスタで構成されている。従って、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨのと間に電流制限回路を別途設置する必要がない。
【０１８２】
本実施形態は、ビット線イコライズ回路を例として説明したが、勿論センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に実施することができる。
【０１８３】
次に図２０は、本発明による第１１の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎に、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を設けた構成例である。
【０１８４】
前述した第１０の実施形態の構成では１ビット線対であったが、本実施形態の構成では、カラムリダンダンシの救済単位が２ビット線対と仮定して、２つのビット線対毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っている。またカラムリダンダンシの救済単位が本実施形態と異なる場合においても同様に実施することができる。即ち、ビット線対ＢＬが３ビット線対の場合は、カラムリダンダンシの救済単位を３ビット線対として、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を設ける。
【０１８５】
次に、図２１は、本発明による第１２の実施形態に係るビット線イコライズ回路の等価回路を示し、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨとの間に電流制限回路を設けた構成例である。
【０１８６】
このビット線イコライズ回路は、Ｐ形トランジスタ１１７で構成される電流制限回路ＬＭＴが、プリチャージ回路ＰＲＣＨのＰ形トランジスタ１１２，１１３のそれぞれのソース電極に接続され、また、“ＶＬＭＴ”は、電流制限回路制御線を示している。
【０１８７】
この構成において、電流制限回路ＬＭＴ（Ｐ形トランジスタ１１７）を流れることのできる最大電流は、電流制限回路制御線ＶＬＭＴにより印加される信号によりＰ形トランジスタ１１７を駆動することにより制御することが可能である。本実施形態では、ビット線イコライズ回路を例として説明したが、センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に用いることができる。
【０１８８】
次に図２２は、本発明による第１３の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎にＰ形トランジスタ１１７からなる電流制限回路を設けた構成例である。この電流制限回路をカラムリダンダンシの救済単位毎に共有することで、電流制限回路の設置面積が削減可能となる。
【０１８９】
この構成では、カラムリダンダンシの救済単位が２ビット線対と仮定して、２つのビット線対毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っているが、カラムリダンダンシの救済単位が本実施形態と異なる場合にも同様に実施できる。
【０１９０】
次に図２３は、本発明による第１４の実施形態に係るビット線イコライズ回路の等価回路を示し、イコライズ回路ＳＨＲＴをＮ形トランジスタ１１９で構成し、プリチャージ回路ＰＲＣＨをＰ形トランジスタ１１２，１１３で構成した例である。
【０１９１】
一般的には、再書き込み／書き込み後のビット線ＢＬの電位がＶcc、ビット線ｂＢＬの電位がＶss、ＶＢＬの電位がＶcc／２と設定されることが多い。この場合、ビット線のイコライズ動作時には、イコライズ回路ＳＨＲＴには大きな電流を流す必要があるが、プリチャージ回路ＰＲＣＨはイコライズ時のビット線電位の補正が主な役目であるので、さほど大きな電流を流す必要がない。ここで、一般的には、同一のチャネル幅をもつＮ形トランジスタとＰ形トランジスタでは、Ｎ形トランジスタの方が電流駆動能力が大きい。
【０１９２】
そこで、本実施形態では、大きな電流を流す必要のあるイコライズ回路ＳＨＲＴは、Ｎ形トランジスタ１１９で構成した。また、プリチャージ回路ＰＲＣＨをＰ形トランジスタ１１２，１１３で構成することにより、プリチャージ回路ＰＲＣＨに電流制限回路の機能を加えることが可能であるため、本実施形態ではプリチャージ回路ＰＲＣＨをＰ形トランジスタで構成した。
【０１９３】
本実施形態は、ビット線イコライズ回路の例であったが、センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に実施することができる。
【０１９４】
次に図２４は、本発明による第１５の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨを接続した構成例である。
【０１９５】
この構成では、カラムリダンダンシの救済単位が２ビット線対と仮定して２つのビット線対毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っているが、カラムリダンダンシの救済単位が本実施形態と異なる場合にも同様に実施することができる。
【０１９６】
図２５は、本発明による第１６の実施形態に係るビット線イコライズ回路の等価回路を示し、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨとの間に電流制限回路ＬＭＴを設けた構成例である。
【０１９７】
この電流制限回路ＬＭＴは、Ｐ形トランジスタ１１７で構成され、このトランジスタ１１７を流れることのできる最大電流は、電流制限回路制御線ＶＬＭＴで制御することが可能である。
【０１９８】
本実施形態は、ビット線イコライズ回路の例について説明したが、センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に実施することができる。
【０１９９】
図２６は、本発明による第１７の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎に電流制限回路を設けた例である。
【０２００】
この構成は、Ｐ形トランジスタ１１７からなる電流制限回路ＬＭＴをカラムリダンダンシの救済単位毎に共有させており、電流制限回路ＬＭＴの設置面積が削減可能となる。本実施形態では、カラムリダンダンシの救済単位が２ビット線対と仮定して、２つのビット線対毎に、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っているが、カラムリダンダンシの救済単位が本実施形態と異なる場合にも同様に実施することができる。
【０２０１】
以上説明したように、第１０乃至第１７の実施形態によれば、ビット線やセンスアンプ駆動線などのプリチャージ回路をＰ形トランジスタで構成することで、貫通電流を制限する電流制限回路の機能をプリチャージ回路にもたせ、レイアウト面積の縮小が可能となる。
【０２０２】
図２７は、本発明による第１８の実施形態の係るダイナミック型ＲＡＭ（ＤＲＡＭ）のブロック構成を示す図である。前述した図１に示したＤＲＡＭの変形例である。
【０２０３】
この構成においては、図１の構成に比べて、ビット線イコライザ５は、Ｐ形転送ゲート３の反対側（センスアンプ部２側）に配置され、また、センスアンプ部２は、カラムセレクタ４の反対側、つまり、新たに配置されたビット線イコライザ５との間に配置される。さらにカラムデコーダ６は、カラムセレクタ４を制御するように反対側に移動し、カラムセレクタ４に直接接続する。
【０２０４】
このような構成において、前述した図１に示した構成のＤＲＡＭと同等の効果が得られる。
【０２０５】
以上説明したように、第１０乃至第１８の実施形態によれば、ビット線やセンスアンプ駆動線などのプリチャージ回路をＰ形トランジスタで構成することで、貫通電流を制限する電流制限回路の機能をプリチャージ回路にもたせ、レイアウト面積の縮小が可能となる。
【０２０６】
尚、本発明は、以下の発明を含んでいる。
【０２０７】
（１）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは、交差して配線される複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリアセルレイ部を有する半導体記憶装置において、
前記各ビット線に設けられるＰＭＯＳトランジスタからなる転送ゲートと、
前記転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部とを具備し、
前記メモリセルアレイ部に接続されるビット線に印加される信号の低電位側の電圧振幅が、前記センスアンプ部に接続されるビット線に印加される信号の低圧側の電圧振幅とは、前記ＰＭＯＳトランジスタの閾値電圧分高くなることを特徴とする半導体記憶装置。
【０２０８】
（２）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは、交差して配線される複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有する半導体記憶装置において、
前記各ビット線に設けられるＮＭＯＳトランジスタからなる転送ゲートと、
前記転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部とを具備し、
前記メモリセルアレイ部に接続されるビット線に印加される信号の高電位側の電圧振幅が、前記センスアンプ部に接続されるビット線に印加される信号の低圧側の電圧振幅とは、前記ＮＭＯＳトランジスタの閾値電圧分低くなることを特徴とする半導体記憶装置。
【０２０９】
（３）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは、交差して配線される複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成される、複数のメモリセルアレイ部を有する半導体記憶装置において、
前記メモリセルアレイ部間に、前記各ビット線に設けられるＰＭＯＳトランジスタからなる第１，第２の転送ゲートと、
前記第１，第２の転送ゲート間に設けられて共有され、互いの前記メモリセルに記憶するデータの検知及び増幅を行う１つのセンスアンプ部とを具備し、
前記メモリセルアレイ部に接続されるビット線に印加される信号の高電位側の電圧振幅が、前記センスアンプ部に接続されるビット線に印加される信号の低圧側の電圧振幅とは、前記ＰＭＯＳトランジスタの閾値電圧分低くなることを特徴とする半導体記憶装置。
【０２１０】
（４）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは交差して配線された複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有し、各々の前記ビット線対に接続される転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部が設けられた半導体記憶装置において、
前記転送ゲートを駆動させる転送ゲート駆動手段と、
前記半導体記憶装置内に形成される所定のトランジスタの閾値変動を検知し、予め定めた閾値の相当する基準電位と比較し、
その比較結果による増減を前記転送ゲートにフィードバック制御し、転送ゲートが出力する駆動用出力を補償制御する手段とを備えることを特徴とする半導体記憶装置。
【０２１１】
【発明の効果】
以上詳述したように本発明によれば、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくし、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧にして、高速なセンス動作及びセンスマージンの拡大が実現する半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用したダイナミック型ＲＡＭ（ＤＲＡＭ）の概略的な構成を示す図である。
【図２】第１の実施形態による半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図３】第１の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図４】第２の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図５】第３の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図６】第４の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図７】第４の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図８】第５の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図９】第６の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図１０】第６の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図１１】第６の実施形態の半導体記憶装置の変形例の等価回路を示す図である。
【図１２】第７の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図１３】第８の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図１４】第９の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイ等の等価回路を示す図である。
【図１５】第９の実施形態の半導体記憶装置の動作を説明するためのタイミングチャートである。
【図１６】図１５に示したＰ形転送ゲート駆動用定電圧発生回路の構成例を示すブロック図である。
【図１７】図１６に示した閾値変動補償回路の構成例を示すブロック図である。
【図１８】図１５に示したＰ形転送ゲート駆動用定電圧発生回路の具体的な構成例を示す図である。
【図１９】第１０の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２０】第１１の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２１】第１２の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２２】第１３の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２３】第１４の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２４】第１５の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２５】第１６の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２６】第１７の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２７】本発明による第１８の実施形態の係るダイナミック型ＲＡＭ（ＤＲＡＭ）のブロック構成を示す図である。
【図２８】従来のセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図２９】従来のビット線イコライズ回路の構成例を示す図である。
【図３０】従来のビット線イコライズ回路において、ビット線とワード線との間に短絡不良が発生した場合の電流パスについて説明するための図である。
【図３１】従来のビット線イコライズ回路に電流制限回路を付加した構成例を示す図である。
【符号の説明】
１，１１…メモリセルアレイ部
２，１４…センスアンプ部
３，１２，１３…Ｐ形転送ゲート
４…ビット線カラム選択ゲート
５…イコライズ回路
６…カラムデコーダ
７…ロウデコーダ
１５，１６…メモリセル
１７…Ｎ形センスアンプ
１８…Ｐ形センスアンプ
９２，９３…Ｐ形転送ゲート駆動回路
９４…Ｐ形転送ゲート駆動用定電圧発生回路
９５…閾値変動補償回路
９６…電流ブースター回路
９７，９８…閾値変動補償回路
ＢＬ(S/A) ，ＢＬ(S/A)Bar，ＢＬ(Array) ，ＢＬ(Array)Bar…ビット線
ＳＡＮBar …Ｎ形センスアンプ駆動線
ＳＡＰ…Ｐ形センスアンプ駆動線
ＷＬ0 ，ＷＬ1 …ワード線
ＤＱ, ＤＱBar …ＤＱ線対
ＥＱＬ…イコライズ制御信号線
【発明の属する技術分野】
本発明は、ダイナミック型ＲＡＭ（ＤＲＡＭ）セルを集積・配置した半導体記憶装置に係り、特にＰ形ＭＯＳトランジスタを利用することにより低消費電力化、センスアンプの動作マージンの拡大及び高速動作、トランジスタの高信頼性及び高電流駆動能力化を実現する半導体記憶装置に関する。
【０００２】
【従来の技術】
近年の携帯可能な機器の需要の増加に伴い、半導体装置を搭載する機器の小形化が要求されている。そのために搭載する半導体装置は高集積化され、バッテリーによる使用時間の延長のために低消費電力化が求められている。
【０００３】
これらの半導体記憶装置のうち、ＤＲＡＭ等の半導体記憶装置は、構成するメモリセルが比較的簡素な構造であるため、高集積化が実現されている。この高集積化に伴い、パターンや素子が微細化し、耐圧等が低下しており、信頼性確保や低消費電力化を実現するために、駆動に使用される電源電圧もスケーリング則に従って低電圧化する必要がある。
【０００４】
例えば、１６MbitＤＲＡＭにおいては、従来から使用している電源電圧Ｖcc＝５ＶからＶcc＝３．３Ｖへの移行が図られており、さらに２５６MbitＤＲＡＭでは、供給される電源電圧がＶcc＝２．５Ｖになるものと想定されている。
【０００５】
さらに、最小加工寸法としてパターンが０．１５μm 程度が必要と予想される１GbitＤＲＡＭに至っては、Ｖcc＝１．８Ｖ程度まで低電源電圧化するものと予測されている。
【０００６】
これらのＤＲＡＭは、メモリセルにデータとして格納されている信号電荷量が微少であるため、これを検知・増幅して外部に読み出すためには、高感度のビット線センスアンプが必要となる。このビット線センスアンプが検知・増幅すべきメモリセルからの読み出し信号量が電源電圧比に比例するため、前述した様に電源電圧がスケーリングされて低下した場合、読み出し信号量もそれに比例して減少する。
【０００７】
一般的に、このビット線センスアンプは、２組のＮＭＯＳトランジスタ（以下、ＭＯＳをＮ形と称する）をクロスカップル接続して構成するＮ形センスアンプと２組のＰＭＯＳトランジスタ（以下、ＰＭＯＳをＰ形と称する）を同様にクロスカップル接続したＰ形センスアンプから構成されたダイナミック型の差動増幅回路が用いられている。
【０００８】
また図２８に示すように、センスアンプへの入力端子となるビット線のプリチャージ電圧としては、電源電圧のｌ／２であるＶcc／２プリチャージ方式が多用されている。
【０００９】
このＶcc／２プリチャージ方式を簡単に説明すると、外部制御信号ＲＡＳBar （以下、Bar は、反転信号の￣を意味する）が、”Ｈ”レベルにあるプリチャージサイクルにおいて、ビット線対をＶcc／２にプリチャージするものである。このＲＡＳBar 信号が”Ｈ”から”Ｌ”レベルに遷移し、ＤＲＡＭが読み書きが可能な状態（アクティブモード）の状態に入ると、ビット線プリチャージ／イコライズ回路が遮断されて、Ｖcc／２にプリチャージされたビット線はフローティングとなり、外部人カアドレスにより選択されたワード線ＷＬが駆動され、メモリセルからデータがビット線へ読み出される。
【００１０】
次にビット線センスアンプが活性化されて、ビット線に読み出された微小な信号が検知・増幅される。
【００１１】
より具体的には、ビット線対の”Ｌ”レベル側は前述したＮ形センスアンプにより接地電圧（Ｖss）まで放電され、一方ビット線対の”Ｈ”レベル側はＰ形センスアンプにより電源電圧（Ｖcc）まで充電される。読み出し動作が完了するとビット線はイコライズされて、再度Ｖcc／２の電圧にプリチャージされる。
【００１２】
【発明が解決しようとする課題】
前述したＤＲＡＭ等の半導体記憶装置の低電源電圧化は、従来からビット線電圧振幅を小振幅化することで、ビット線充放電電流を減少させて実現する方法が提案されている。
【００１３】
しかしながら、ビット線電圧振幅を小振幅化させた場合、フリップフロップ形センスアンプを構成するトランジスタのゲート−ソース間の電圧差が小さくなってしまう為、センスアンプトランジスタの動作速度の低下が問題となっていた。Gbit規模の記憶容量を持つ半導体記憶装置においては、電源電圧Ｖccが１．８Ｖ以下と非常に小さくなるため、センスアンプトランジスタのゲート−ソース間にセンスアンプトランジスタの動作に必要な、即ちセンスアンプトランジスタの閾電圧以上のゲート−ソース間電圧が得られず、センス動作が行われないという間題点があった。
【００１４】
つまり、前述したようなＶcc／２プリチャージ方式を用いたＤＲＡＭの場合、電源電圧の低電圧化により、センスアンプ動作時において、センスアンプを構成するトランジスタに印加されるゲート−ソース間電圧（Ｖcc／２）自体も必然的に降下してしまい、その結果、センス動作時間が大幅に遅れるか、あるいは、センス動作不能になる危険性がある。
【００１５】
電源電圧をＶcc＝１．８Ｖとした場合を例にすると、センスアンプトランジスタのゲート−ソース間には、Ｖcc＝０．９Ｖしか印加されないことになる。また実際には、センスアンプトランジスタの共通ソース配線の抵抗による電圧降下が発生し、特に初期センス時においては、この値はさらに小さくなることが予想される。
【００１６】
一方で、センスアンプトランジスタの閾値電圧の絶対値｜Ｖth｜（但し、Ｎ形センスアンプでは正電圧、Ｐ形センスアンプでは負電圧である）は、閾値バラツキやカットオフ特性を保証するために、０．３Ｖ〜０．５Ｖ程度が最低限度である。
【００１７】
さらに、初期センス時においては、センスアンプトランジスタのバックゲート効果とあいまって実質的な｜Ｖth｜はさらに上昇している。そのため、初期センス時におけるセンスアンプトランジスタのゲート−ソース間電圧と閾値電圧が極めて近くなり、初期センスが大幅に遅れ、ＤＲＡＭの高速動作に対して大きな問題となる。
【００１８】
また、ＤＲＡＭで使用されているトランジスタの中では、メモリセルトランジスタのゲート電極に最も高い電圧（昇圧電位）が印加される。これは、”Ｈ”レベルをメモリセルに書き込む必要が有るためであり、その際に必要となるゲート電圧は、ＶＢＬＨ＋Ｖth’で表される。ここで、ＶＢＬＨは、”Ｈ”レベルの電位であり、Ｖth’は、メモリセルトランジスタのバックゲート（基板）に負電位が印加され、且つソース電位がＶＢＬＨの場合のメモリセルトランジスタの閾値電圧である。
【００１９】
メモリセルキャパシタに蓄積される電荷を最大にするために、一般的にＶＢＬＨは、チップ内部の電源電圧（Ｖdd）と等しくされる。
【００２０】
一般的には、製造コスト低減のために、トランジスタのゲート酸化膜は、チップ内の全てのトランジスタで同一の厚さのものが使用されているため、ゲート電極に昇圧電位が印加されないトランジスタまでもがメモリセルトランジスタと
同じ厚いゲート酸化膜を使用せざるを得ず、そのためにＤＲＡＭで使用されるトランジスタは、論理半導体などのトランジスタと比べて、電流駆動能力などの性能が低いものとなるという問題点があった。
【００２１】
ゲート酸化膜厚を薄くしてトランジスタの性能を向上させるためには、昇圧電位を低下させてメモリセルトランジスタのゲート酸化膜に印加される電圧を低減すればよいのであるが、その場合にはチップ内部の電源電圧が低く成らざるを得ず、一般的な１／２Ｖddプリチャージ方式の場合には、センスアンプを構成するトランジスタのゲート−ソース間には、最大でも１／２Ｖddしか印加されないため、センスアンプが動作しなくなるなどの問題点があった。
【００２２】
また、一般的にイコライズ回路は、ビット線対やデータ線対やセンスアンプ駆動線等にそれぞれ設置される。例えば、ビット線イコライズ回路を例とすると、図２９に示すように、従来は全てＮ形トランジスタで構成されていた。
【００２３】
近年における半導体メモリは、大容量化が図られるため、製造時に発生した不良メモリセルの救済を行うリタンダンシ技術は必須となっているが、救済を行った場合にもその不良箇所がなくなるわけではない。
【００２４】
例えば、図３０に示すようなビット線とワード線の短絡不良が発生した場合、メモリセルはリタンダンシ技術によって置き換え（救済）が行われるが、前述したように不良箇所はあくまでも残るため、イコライズ回路の動作時には、図中の点線で示すように、ＶＢＬ→ＰＲＣＨ→ビット線→ワード線→ローデコーダという経路で貫通電流が流れる。
【００２５】
この貫通電流が大きな場合や、ビット線とワード線の短絡不良の箇所が多い場合には、リタンダンシ技術によってメモリセルの救済が可能であるにもかかわらず、消費電流が規格範囲よりも大きくなってしまうため、そのチップは”不良品”となってしまう。
【００２６】
この貫通電流を抑えるために、図３１に示すような電流制限回路をプリチャージ回路とプリチャージ電位供給線の間に挿入することが提案されている。この電流制限回路は、Ｐ形トランジスタで組成することが望ましいが、その場合には、（１）イコライズ／プリチャージ回路部分とのウエル分離が必要であるため、センスアンプ面積が増大する、（２）プリチャージ回路と電流制限回路を接続する配線が必要となる、という問題点があった。
【００２７】
そこで本発明は、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくし、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧にして、高速なセンス動作及びセンスマージンの拡大が実現する半導体記憶装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明は、上記目的を達成するために、データを電気的に記録、読み出し可能なメモリセルが複数、配置され、前記各メモリセルは複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有し、各々の前記ビット線対に接続される転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部が設けられ、同一カラム内で前記転送ゲートは、ＰＭＯＳトランジスタで構成されるＰ形転送ゲートであり、該Ｐ形転送ゲートを導通状態に設定する際に、チップ内部で生成した変化可能な直流電圧を前記Ｐ形転送ゲートのゲート電極に供給し駆動する定電圧発生手段を具備し、前記定電圧発生手段は、前記各メモリセル内に集積されるトランジスタの閾値変動値をモニタするモニタトランジスタを有し、自己整合的に前記閾値変動値に連動して変化し、変動補償が施された出力信号を生成する第１の閾値変動補償手段と、前記第１の閾値変動補償手段の前段又は後段に配設され、前記各Ｐ形転送ゲート内に集積されるトランジスタの閾値変動値をモニタするモニタトランジスタを有し、自己整合的に前記閾値変動値に連動して変化し、変動補償が施された出力信号を生成する第２の閾値変動補償手段と、後段に配設された、前記第１の閾値変動補償手段又は前記第２の閾値変動補償手段のいずれかが生成した出力信号を基準信号として、前記Ｐ形転送ゲートを駆動させるＰ形転送ゲート駆動手段とで構成される半導体記憶装置を提供する。
【００３０】
以上のような構成の半導体記憶装置により、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくすることで、さらに、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧とすることで、高速なセンス動作、センスマージンの拡大が実現され、低電源電圧化に際しても、従来よりも低い電源電圧でも確実なセンス動作が可能となる。
【００３１】
さらに閾値変動補償手段及びＰ形転送ゲート駆動手段からなる定電圧発生手段により、Ｐ形転送ゲート及びメモリセルトランジスタの閾値電圧の製造時の特性や閾値の違い対しても、メモリセルアレイ部とセンスアンプ部のビット線対間に電圧差が生じるように補償を行い、メモリセルのデータ保持特性の劣化を回避させる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００３３】
本発明の半導体記憶装置は、図１に示すようなブロック構成のダイナミック型ＲＡＭ（ＤＲＡＭ）に適用される。
【００３４】
これらの構成において、メモリセルアレイ部１の対を成す相補線となるビット線ＢＬ１，ＢＬ１Bar ，ＢＬ２，ＢＬ２Bar （以下、Bar は、反転信号の￣を意味する）の電圧振幅を電源電圧Ｖccの範囲よりも小さくすることで、低消費電力化を実現する。且つセンスアンプ部２のビット線間の電圧振幅をメモりセルアレイ部１のビット線の電圧振幅よりも大きくし、さらにセンスアンプ部２のビット線のプリチャージ電圧とメモリセルアレイ部１のビット線のプリチャージ電圧を異なる電圧とすることにより、センスアンプを構成するトランジスタのゲート−ソースの間の電圧差を大きくとり、それによってメモリセルアレイ部１のビット線の電圧振幅が小さい場合においても、高速かつ確実なセンスアンプ動作を実現するものである。
【００３５】
また、センスアンプ部２をＰＭＯＳトランジスタ（以下、ＰＭＯＳをＰ形と称する）で構成されたＰ形転送ゲート３を通じて、メモリセルアレイ部１に接続することにより、新たに回路を付加することなく、センスアンプ部２での大きなビット線電圧振幅をメモリセルアレイ部１での小さなビット線振幅に変換することを可能とする。
【００３６】
後述する実施形態において、Ｐ形トランジスタで構成されたＰ形センスアンプと、ＮＭＯＳトランジスタ（以下、ＮＭＯＳをＮ形と称する）で構成されたＮ形センスアンプとを、Ｎ形トランジスタで構成されたＮ形転送ゲート及び、Ｐ形転送ゲートを通じて、メモリセルアレイ部と接続することにより同様に作用効果が得られる。
【００３７】
その他通常のカラムセレクタ４と、ビット線イコライザ５と、カラムデコーダ６と、ロウデコーダ７等とが設けられる。
【００３８】
図２は本発明の第１の実施形態として、ＤＲＡＭにおけるメモリセルアレイ部及びセンスアンプ部の等価回路を示す。ここでは、図１に示したうちの特徴的な構成のみを示し、その動作をわかり易く説明する。
【００３９】
この回路構成において、メモリセルアレイ部１１は、ビット線対ＢＬ，ＢＬBar によりＰ形転送ゲート１２，１３を介して、それぞれセンスアンプ部１４に接続される。
【００４０】
前記メモリセルアレイ部１１において、例えば、複数のメモリセルが２次元的に配置されており、そのうちの代表的に示すメモリセル１５，１６のロウ方向にワード線ＷＬ0 ，ＷＬ1 が接続され、これと直交するカラム方向にビット線対ＢＬ(Array) ，ＢＬ(Array)Barが接続され、これらの一端にＰ形転送ゲート１２，１３が接続される。これらのＰ形転送ゲート１２，１３は、後述する転送ゲート制御線１９に入力される制御信号φT により駆動される。尚、以下に述べる各実施形態においても、メモリセルアレイ部は、複数のメモリセルからなるが説明の簡略化のために、代表的なメモリセルのみを示し説明する。
【００４１】
また、センスアンプ部１４は、Ｎ形トランジスタ対からなるＮ形センスアンプ１７と、Ｐ形トランジスタからなるＰ形センスアンプ１８とがクロスカップル接続して構成され、それぞれのセンスアンプのトランジスタのゲートの一方がビット線ＢＬ(S/A) に，他方がＢＬ(S/A)Barに接続される。また、Ｎ形センスアンプ１７は、ロウ方向にＮ形センスアンプ駆動線ＳＡＮBar と接続され、Ｐ形センスアンプ１８は、ロウ方向にＰ形センスアンプ駆動線ＳＡＰと接続される。
【００４２】
この構成において、センス動作が行われ、センスアンプ部のビット線ＢＬ(S/A) とＢＬ(S/A)Barの電圧が、それぞれＶＢＬＨ（Bit-Line Voltage High)とＶＢＬＬ（Bit-Line Voltage Low) になった場合を考えると、ビット線ＢＬ(Array) とＢＬ(Array)Barは、それぞれＰ形転送ゲート１２，１３を通じて、それぞれビット線ＢＬ(S/A) とＢＬ(S/A)Barに接続されているため、Ｐ形トランジスタのいわゆる、閾値落ち効果によって、ＢＬ(Array) の電圧はＶＢＬＨ（電源電圧Ｖccと同等）に、ＢＬ(Array)Barの電圧は、ＶＢＬＬ＋｜Ｖthp ｜になる。ここでＶthp は、転送ゲートを構成するＰ形トランジスタの閾値電圧である。
【００４３】
これらのセンス／リストア動作について、図３に示すメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形を参照して、詳細に説明する。
【００４４】
ここで、図３に示す各電圧レベルは、ワード線ＷＬのＨigh レベルである昇圧電圧Ｖpp、電源電圧Ｖcc、ビット線のプリチャージ電圧ＶＢＬ、ＧＮＤ電圧Ｖss、メモリセルアレイ部のＬowレベルのビット線電圧ＶＢＬＬ、Ｈigh レベルのビット線電圧ＶＢＬＨ、及びＰ形トランジスタから成る転送ゲートの閾値電圧Ｖthp をそれぞれ表している。
【００４５】
また、各電圧波形としては、ワード線ＷＬの電圧波形と、メモリセルアレイ部のビット線ＢＬ(Array) の電圧波形と、前記ビット線ＢＬ(Array) と対を成すメモリセルアレイ部のビット線ＢＬ(Array)Barの電圧波形と、センスアンプ部のビット線ＢＬ(S/A) の電圧波形と、ビット線ＢＬ(S/A) と対を成すセンスアンプ部のビット線ＢＬ(S/A)Barの電圧波形を表す。
【００４６】
このセンス／リストア動作が行われる前の初期状態、即ちプリチャージ期間においては、メモリセルアレイ部１１とセンスアンプ部１４に接続される各ビット線（ＢＬ(Array) ，ＢＬ(Array) ，ＢＬ(S/A) ，ＢＬ(S/A)Bar）の電圧と、センスアンプ駆動線（ＳＡＮBar ，ＳＡＰ）の電圧は、共にビット線プリチャージ電圧ＶＢＬにプリチャージされている。
【００４７】
また、ワード線ＷＬ0 ，ＷＬ1 の電圧はＧＮＤ電圧Ｖssに設定され、また転送ゲート制御線１９は、非活性化されている。
【００４８】
まず、転送ゲート制御線１９が活性化され、次にワード線ＷＬ0 ，ＷＬ1 の電圧がＶssからＶppに活性化され、それぞれメモリセル１５，１６内の情報がビット線に転送される。
【００４９】
その後、Ｎ形センスアンプ駆動線ＳＡＮBar の電圧がＶss、Ｐ形センスアンプ駆動線ＳＡＰの電圧がＶccに変化し、センス動作が開始される。それによりセンスアンプ部のビット線の電圧は、Ｖss／Ｖccにセンスされる。ここで、ビット線ＢＬ(Aray)の電圧がＶccに、ビット線ＢＬ(Array)Barの電圧がＶssにセンスされるものと仮定する。
【００５０】
この時、センスアンプ部１４のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barの電圧は、Ｐ形転送ゲート１２，１３を介して、メモリセルアレイ部１１のビット線ＢＬ(Aray)，ＢＬ(Array)Barに転送されるが、Ｐ形転送ゲート１２，１３がＰ形トランジスタで構成されるため、ビット線ＢＬ(S/A)BarのＶssの電圧は、そのままビット線ＢＬ(Array) には転送されない。実際のビット線ＢＬ(Array)Barの電圧は、Ｖssに転送ゲートの閾値電圧Ｖthp だけ足された高い電圧になる。但し、ビット線ＢＬ(S/A) のＶccの電圧は、そのままビット線ＢＬ(Array) に転送される。その後、ワード線が非活性化され、センス／リストア動作が終了する。
【００５１】
また、データの書き込み動作は、従来のＤＲＡＭと同様にセンスアンプが活性化されている間に書き込む情報をカラムセレククを介して転送することで行われる。センス動作時において、Ｎ形センスアンプを構成するトランジスタのゲート−ソース間に加わる電圧差について考えると、一般的なＶcc／２プリチャージのＤＲＡＭでは、Ｎ形センスアンプを構成するトランジスタのゲート−ソース間には、
Ｖgs＝ＶＢＬ−ＶＢＬＬ
の電圧差が動作時に印加されていたが、本発明においては、
Ｖgs＝ＶＢＬ−（ＶＢＬＬ−Ｖthp ）
となり、従来に比べて、転送ゲートのＰ形トランジスタの閾値電圧だけ電圧差が生じる。
【００５２】
つまり、転送ゲート１９を構成するＰ形トランジスタの閾値電圧Ｖthp 分だけ、メモリセルアレイ部１１とセンスアンプ部１４との間で低い電圧側に電圧差が発生するため、高い電圧（電源電圧Ｖcc）側をさらに低くしても、常に閾値電圧Ｖthp 分の電圧差が確保され、確実なセンス／リストア動作が可能である。そのため、従来の電源電圧よりも低い電源電圧を用いることができる。
【００５３】
これにより従来よりも高速なセンス動作が行われ、従来よりも低い電源電圧での書き込み読み出し動作が可能になる。また、転送ゲート制御線の活性化のタイミングは、ワード線の活性化の直前でなく、センスアンプ駆動線の活性化の直前であってもかまわない。
【００５４】
以上、説明したように、本実施形態によれば、何ら特別な回路を付加しなくとも、センスアンプ部での大きなビット線の電圧振幅をメモリセルアレイ部での小さなビット線電圧振幅に変換することが可能となる。
【００５５】
また、図２に示されたＰ形ＭＯＳトランジスタ１２，１３、及びＰ形センスアンプ１８は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ１２、１３を付加しても大幅な平面積の増大にはならない。
【００５６】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【００５７】
次に本発明の半導体記憶装置をシェアードセンスアンプ方式に適用した第２の実施形態について説明する。
【００５８】
前述した第１の実施形態は、図２に示す１つのセンスアンプ部と１つのメモリセルアレイ部が対応した等価回路を一例として説明したが、本実施形態では、図４に示すようなシェアードセンスアンプ方式においても、同等の作用、効果が得られる。
【００５９】
図４に示す半導体記憶装置の概略的な等価回路は、特徴的な部分のみを示しており、中央には位置される１つのセンスアンプ部２１を２つのメモリセルアレイ部２２，２３で共有したシェアードセンスアンプ方式の構成例である。
【００６０】
この構成において、メモリセルアレイ部２２は、複数のメモリセルが２次元的に配置されており、例えばメモリセル２４，２５には、ロウ方向にそれぞれワード線ＷＬ0A，ＷＬ1Aが接続され、カラム方向にビット線ＢＬ(Array) ＡとＢＬ(Array) ＡBar が接続される。
【００６１】
同様に、メモリセルアレイ部２３においても、複数のメモリセルがマトリックス状に配置されており、例えばメモリセル２６，２７には、ロウ方向にそれぞれワード線ＷＬ0B，ＷＬ1Bが接続され、カラム方向にビット線ＢＬ(Array) とＢＬ(Array)Barが接続される。
【００６２】
そして、センスアンプ部２１は、Ｎ形トランジスタ対からなるＮ形センスアンプ２８と、Ｐ形トランジスタからなるＰ形センスアンプ部２９とで構成され、それぞれのセンスアンプのトランジスタのゲートの一方がビット線ＢＬ(S/A) に，他方がビット線ＢＬ(S/A)Barに接続される。また、Ｎ形センスアンプ２８は、ロウ方向にＮ形センスアンプ駆動線ＳＡＮBar と接続され、Ｐ形センスアンプ２９は、ロウ方向にＰ形センスアンプ駆動線ＳＡＰと接続される。尚、簡略化のために図示していないが、実際のセンスアンプ部には、この他にビット線イコライザとカラムセレクタが設置される。
【００６３】
そして、前記センスアンプ部２１のビット線対ＢＬ(S/A) ，ＢＬ(S/A)Barの各一端側と、メモリセルアレイ部２２のビット線ＢＬ(Array) Ａ，ＢＬ(Array) ＡBar とは、それぞれＰ形トランジスタからなるＰ形転送ゲート３０，３１を介して、接続される。また同様に、前記ビット線対ＢＬ(S/A) ，ＢＬ(S/A)Barの各他端側と、メモリセルアレイ部２２のビット線ＢＬ(Array) Ａ，ＢＬ(Array) ＡBar とは、それぞれＰ形トランジスタからなるＰ形転送ゲート３４，３５を介して、接続される。
【００６４】
前記Ｐ形転送ゲート３０，３１は、転送ゲート制御線３４に接続され、入力する制御信号φTAにより駆動され、同様にＰ形転送ゲート３２，３３は、転送ゲート制御線３５に接続され、入力する制御信号φTBにより駆動される。尚、図示していないが、実際のセンスアンプ部２１には、この他にビット線イコライザとカラムセレククが設置される。
【００６５】
この様に構成された半導体記憶装置のセンス／リストア動作は、前述した図３に示すメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形と同等であり、同じ効果が得られ、且つ１つのセンスアンプ部を２つのメモリアレイ部が共有しているため、高集積化が容易に実現できる。
【００６６】
また、図４に示されたＰ形ＭＯＳトランジスタ３０〜３３、及びＰ形センスアンプ２９は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ３０〜３３を付加しても大幅な平面積の増大にはならない。
【００６７】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【００６８】
次に本発明による半導体記憶装置の第３の実施形態について説明する。
【００６９】
本実施形態は、前述した図２の構成において、図５に示すようなメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形とでプリチャージ電圧が異なるように設定された例である。この図５に示した各信号レベル及び各信号波形において、図３に記載した信号と同じ部位からの信号には、同じ参照符号を付す。ここで、φT は、転送ゲート制御線の電圧波形を表す。
【００７０】
本実施形態は、センス／リストア動作が行われる前のプリチャージ期間においては、メモリセルアレイ部１１に接続されるビット線ＢＬ(Array) ，ＢＬ(Array)Bar側のプリチャージ電圧をセンスアンプ部のビット線ＢＬ(S/A) ，ＢＬ(S/A)Bar側のプリチャージ電圧よりも高いＶcc電圧にプリチャージする。そして、ワード線ＷＬ0 ，ＷＬ1 が活性化されて情報がメモリセルからメモリセルアレイ部のビット線に転送された後に、転送ゲート制御線１９を活性化する。
【００７１】
本実施形態において、センスアンプ部１４のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barに設定可能なプリチャージ電圧のＶＢＬ(S/A) の範囲は、
ＶＢＬ(Array) ≦ＶＢＬ(S/A) ≦Ｖcc
である。このような設定により、Ｎ形センスアンプのトランジスタのゲート−ソース間の電圧差が従来のよりも増大される。本実施形態では、図５に示すビット線ＶＢＬ(S/A) の電圧が最大とした場合、つまりＶＢＬ(S/A) ＝Ｖccに設定した例を示している。
【００７２】
このようなプリチャージ電圧にＶccとＶＢＬの電圧差を持たせたプリチャージ状態において、転送ゲート制御線１９が活性化されると、図５に示すようにビット線ＢＬ(S/A) ，ＢＬ(S/A)Barのプリチャージ電圧Ｖccが下降し、ビット線ＢＬ(S/A) ，ＢＬ(S/A)Barのプリチャージ電圧Ｖssが上昇する。これらの電圧が交差する電圧（ΔＶ）は、センスアンプ部ビット線のビット線容量とメモリセルアレイ部ビット線のビット線との容量比に応じて上昇する。
【００７３】
例えば、センスアンプ部のビット線容量をＣB(S/A)、メモリセルアレイ部のビット線容量をＣB(Array)、転送ゲート制御線１９を活性化する前のメモリセルアレイ部とセンスアンプ部のビット線の電圧をそれぞれＶArray,ＶS/A とすると、ビット線電圧の上昇した電圧は、センスアンプ部のビット線（ΔＶSA）とメモリセルアレイ部のビット線（ΔＶArray ）とで、それぞれ、
【数１】
で求められる。このビット線電圧の上昇した電圧ΔＶにより、所定の電圧Ｖccまでに到達する時間が短縮されるため、前述した実施形態よりも、さらに高速なセンス動作が可能になる。また、転送ゲート１９を構成するＰ形トランジスタの閾値電圧Ｖthp 分だけ、メモリセルアレイ部１１とセンスアンプ部１４との間で低圧側に電圧差が発生するため、高い電圧（電源電圧Ｖcc）側をさらに低くしても常に閾値電圧Ｖthp 分の電圧差が確保され、確実なセンス／リストア動作が可能である。従って、従来の電源電圧よりも低い電源電圧を用いることができる。
【００７５】
次に本発明による半導体記憶装置の第４の実施形態について説明する。
【００７６】
図６は、本実施形態の半導体記憶装置におけるメモリセルアレイ部とセンスアンプ部の等価回路を示し、図７は、この構成におけるセンス／リストア動作時のビット線電圧波形を示す。この構成において、図２に示した構成部位と同等の部位には、同じ参照号を付して、その説明を省略する。
【００７７】
前述した各実施形態では、Ｐ形トランジスタからなるＰ形転送ゲート１９を用いていたが、本実施形態では、Ｎ形トランジスタからなるＮ形転送ゲート４１，４２を用いた構成である。
【００７８】
この構成において、図７に示した各電圧レベルは、ワード線ＷＬ0 ，ＷＬ1 のＨigthレベルである昇圧電圧Ｖpp、電源電圧Ｖcc、ビット線のプリチャージ電圧ＶＢＬ、メモリセルトランジスタの閾値電圧Ｖth(cell)、Ｎ形トランジスタからなるＮ形転送ゲート４１，４２の閾値電圧Ｖthn 、メモリセルアレイ部１１のビット線ＢＬ(Array)Bar，ＢＬ(Array) の電圧振幅の最大値ＶＢＬＨ及び、最小値ＶＢＬＬ（ＧＮＤ電圧Ｖss）を表す。
【００７９】
また、各電圧波形としては、ワード線ＷＬの電圧波形と、メモリセルアレイ部のビット線ＢＬ(Array) の電圧波形と、前記ビット線ＢＬ(Array) と対を成すメモリセルアレイ部のビット線ＢＬ(Array)Barの電圧波形と、センスアンプ部のビット線ＢＬ(S/A) の電圧波形と、ビット線ＢＬ(S/A) と対を成すセンスアンプ部のビット線ＢＬ(S/A)Barの電圧波形を表す。
【００８０】
本実施形態の構成及びリード／リストア動作は、転送ゲートに従来と同様のＮ形トランジスタを使用する以外、基本的に第１の実施形態と同等である。
【００８１】
センス動作時において、Ｐ形センスアンプ１８を構成するトランジスタのゲート−ソース間に加わる電圧差について考えると、一般的に、Ｖcc／２プリチャージのＤＲＡＭでは、Ｎ形センスアンプ１７を構成するトランジスタのゲート−ソース間には、
Ｖgs＝ＶＢＬ−ＶＢＬＬ
の電圧差が動作時に印加されるが、本発明においては、
Ｖgs＝（ＶＢＬＨ＋Ｖthn ）−ＶＢＬＬ
となり、転送ゲート１９を構成するＮ形トランジスタの閾値電圧Ｖthn 分だけ、従来よりもメモリセルアレイ部１１とセンスアンプ部１４との間で高電圧側に電圧差が発生し、確実で高速なセンス動作が可能である。
【００８２】
また、従来よりも低い電源電圧での動作が可能である。これに加えて、メモリセルに”Ｈigh ”情報を書き込むために必要なビット線電圧が、従来のＶccに比べてＶthn 分だけ低いＶＢＬＨであるために、ワード線の昇圧電圧を従来よりもＶthn だけ低くすることができる。
【００８３】
従って、メモリセルトランジスタへの信頼性が向上し、また電流駆動能力の高いトランジスタを使用することが可能となる。さらに、ワード線の電圧の非活性化レベルをＶssよりも低くすることで、メモリセルのトランジスタの閾値電圧を更に低くすることができ、ワード線電圧の活性化レベルを更に低くすることも可能である。これによって昇圧電圧Ｖppを不必要とすることも可能である。
【００８４】
本実施形態をＬＯＧｌＣ混載ＤＲＡＭに適用した場合、ＬＯＧｌＣ部におけるトランジスタとＤＲＡＭ部におけるトランジスタの共通化が可能となり、製造プロセスの簡略化及び共通化が実現され、製造コストの大幅な低減及び、製造工程の簡易による製造時間の短縮が実現する。
【００８５】
尚、本実施形態における転送ゲート制御線の活性化のタイミングは、ワード線の活性化の直前でなく、センスアンプ駆動線の活性化の直前であってもよい。
【００８６】
本実施形態は図６に示した等価回路を例としたが、他にも図４に示したようなシェアードセンスアンプ方式において、Ｎ形転送ゲートを採用することにより、同様な作用効果が得られる。また、センスアンプ部１４には、この他にビット線イコライザとカラムセレクタ（図示せず）が設置される。
【００８７】
また、図６に示されたＮ形ＭＯＳトランジスタ４１，４２、及びＮ形センスアンプ１７は、同じウエル内で形成することが可能である。従って、Ｎ形ＭＯＳトランジスタ４１，４２を付加しても大幅な平面積の増大にはならない。
【００８８】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【００８９】
次に本発明による半導体記憶装置の第５の実施形態について説明する。
【００９０】
本実施形態の構成は、前述した図６に示した構成と同等であり、メモリセルアレイ部のビット線とセンスアンプ部のビット線とのプリチャージ電圧が異なる電圧に設定され、動作が異なっている。
【００９１】
図８においては、メモリセルアレイ部１１のビット線ＢＬ(Array) ，ＢＬ(Array)Barの電圧波形、センスアンプ部１４のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barの電圧波形、ワード線ＷＬ0 ，ＷＬ1 の電圧波形及び、転送ゲート制御線１９の電圧波形φT の波形を表す。
【００９２】
図８に示すように、ビット線ＢＬ(Array) ，ＢＬ(Array)Barのプリチャージ電圧をＶＢＬに設定し、センスアンプ部のビット線ＢＬ(S/A) ，ＢＬ(S/A)Barのプリチャージ電圧をＶＢＬＬ（Ｖss）に設定する。センスアンプ部のビット線対のプリチャージ電圧ＶＢＬ(S/A) は、
ＶＢＬＬ≦ＶＢＬ(S/A) ≦ＶＢＬ(Array)
の範囲の電圧をとることが可能である。本実施形態は、ＶＢＬ(S/A) が最小の場合、ＶＢＬ(S/A) ＝Ｖss（ＶＢＬＬ）に設定した例である。
【００９３】
まず、ワード線ＷＬ0 ，ＷＬ1 の電圧がＶssからＶppに活性化されて、情報がメモリセル１５，１６からメモリセルアレイ部１１のビット線ＢＬ(Array) ，ＢＬ(Array)Barに転送された後に、転送ゲート制御線１９の電圧波形φT がＶssからＶppに昇圧し、転送ゲート４１，４２が活性化される。
【００９４】
この転送ゲート制御線１９が活性化されると、前述した図５に示したと同様に、ビット線電圧ＶＢＬから下降した電圧（△Ｖ）から、所定の電圧Ｖssまでに到達する時間が短縮されるため、前述した第５の実施形態よりもさらに高速なセンス動作が可能である。
【００９５】
この様なプリチャージ電圧にＶccとＶＢＬの電圧差を持たせたプリチャージ状態において、プリチャージ期間におけるセンスアンプ部のビット線対のプリチャージ電圧をメモリセルアレイ部のビット線対のプリチャージ電圧よりも低い電圧にプリチャージすることで、Ｐ形センスアンプのトランジスタのゲート−ソース間の電圧差を従来よりも増大させ、前述した実施形態と同様な効果が得られる。
尚、本実施形態では、図６に示した構成例で説明したが、図４に示すようなシェアードセンスアンプ方式に適用しても、同様な動作により、同等の作用効果が得られる。また、実際のセンスアンプ部には、この他にビット線イコライザとカラムセレクク（図示せず）が設置される。
【００９６】
次に本発明による半導体記憶装置の第６の実施形態について説明する。
【００９７】
図９は、本実施形態におけるメモリセルアレイ部とセンスアンプ部の等価回路を示し、図１０は、その等価回路の動作時の各ビット線の電圧波形と、ワード線の電圧波形を示す。
【００９８】
図９に示す半導体記憶装置は、複数のメモリセルが２次元的に配置され、それぞれロウ方向にワード線ＷＬ0 ，…，ＷＬn 、カラム方向にビット線ＢＬ(Array) ，ＢＬ(Array)Barが接続されるメモリセルアレイ部５１と、Ｎ形トランジスタ対からなるＮ形センスアンプ５２と、Ｎ形センスアンプ５２に接続され、Ｐ形センスアンプ分離用のＰ形トランジスタからなるＰ形転送ゲート５４，５５と、Ｐ形トランジスタ対からなるＰ形センスアンプ５３と、Ｐ形センスアンプ５３に接続され、Ｐ形センスアンプ分離用のＮ形トランジスタからなるＮ形転送ゲート５６，５７とで構成される。
【００９９】
この構成においては、Ｎ形センスアンプ５２とＰ形センスアンプ５３を分離して配置し、Ｎ形センスアンプ５２はＰ形転送ゲート５４，５５を通じて、Ｐ形センスアンプ５３はＮ形転送ゲート５６，５７を通じて、情報の書き込み・読み出しを行い、メモリセルアレイ部５１とＮ形及びＰ形センスアンプ部５２，５３のビット線の電圧振幅を異ならせて、センスアンプトランジスタのゲート−ソース間電圧差を大きく取り、センス動作の高速化、信頼性の向上を実現する。Ｐ形転送ゲート５４，５５及びＮ形転送ゲート５６，５７は、転送ゲート制御線５８，５９が活性化されることにより、動作する。
【０１００】
図１０は、本実施例におけるセンス／リストア動作時のビット線電圧波形を示す。図１０に示す各信号レベルにおいて、メモリセルアレイ部５１のビット線ＢＬ(Array) ，ＢＬ(Array)Barの電圧振幅の最大値ＶＢＬＨ、その最小値ＶＢＬＬとし、ワード線ＷＬのＨigthレベルである昇圧電圧Ｖpp、電源電圧Ｖcc、ビット線のプリチャージ電圧ＶＢＬ、メモリセルアレイ部のＬowレベルのビット線電圧ＶＢＬＬ（Ｖss）、Ｈigthレベルのビット線電圧ＶＢＬＨ（Ｖcc−Ｖthn ）、及びＰ形転送ゲートの閾値電圧Ｖthp 及び、Ｎ形トランジスタの閾値電圧Ｖthn をそれぞれ表している。
【０１０１】
また、電圧波形としては、メモリセルトランジスタの閾値電圧Ｖth(cell)、Ｎ形トランジスタの閾値電圧Ｖthn 、Ｎ形センスアンプ５２のビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Barの電圧波形、Ｐ形センスアンプ５３のビット線ＢＬ(p-S/A) ，ＢＬ(p-S/A)Barの電圧波形、ワード線ＷＬの電圧波形を表している。
【０１０２】
図１０に示すように、転送ゲート制御線５８の活性化によりＰ形転送ゲート５４，５５が駆動され、ビット線ＢＬ(n-S/A)Barの電圧が、ＢＬ(Array)Barの電圧よりも閾値電圧Ｖthp 分だけ低くなる。また、転送ゲート制御線５９の活性化によりＮ形転送ゲート５６，５７が駆動され、ビット線ＢＬ(p-S/A) の電圧が、ＢＬ(Array) の電圧よりも閾値電圧Ｖthn 分だけ高くなる。
【０１０３】
このような構成により、図３及び図７に示した構成の双方の利点を有して、ビット線ＢＬ(Array) 若しくは、ＢＬ(Array)Barの電圧に比べて、閾値電圧Ｖthn 分だけ高く若しくは、閾値電圧Ｖthp 分だけ低くなり、それぞれに電圧差が確保され、確実なセンス／リストア動作が可能である。そのため、従来の電源電圧よりも低い電源電圧を用いることができる。
【０１０４】
また本実施形態における転送ゲート制御線の活性化のタイミングは、ワード線の活性化の直前でなく、センスアンプ駆動線の活性化の直前であってもよい。
【０１０５】
尚、本実施形態は、図９に示すような等価回路を例として説明したが、図１１に示すように、メモリセルアレイ部５１がＰ形転送ゲート５４，５５を介してＮ形センスアンプ５２と接続され、反対側に、Ｎ形転送ゲート５６，５７介して、Ｐ形センスアンプ５３に接続されて構成される等価回路でも同様の動作が可能である。尚、簡略化の為に図９、図１１には示していないが、実際のセンスアンプ部には、この他にビット線イコライザとカラムセレクタが設置される。
【０１０６】
また、図９及び図１１に示されたＰ形ＭＯＳトランジスタ５４，５５、及びＰ形センスアンプ５３は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ５４，５５を付加しても大幅な平面積の増大にはならない。
【０１０７】
さらに、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴには、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【０１０８】
次に本発明による半導体記憶装置の第７の実施形態について説明する。
【０１０９】
本実施形態は、図９に示した構成と同等の構成であり、前述した第３，第５の実施形態を組み合わせたメモリセルアレイ部のビット線とセンスアンプ部のビット線とで異なるプリチャージ電圧に設定したものである。
【０１１０】
図１２は、本実施形態におけるメモリセルアレイ部のビット線の電圧波形とセンスアンプ部のビット線の電圧波形を示す。
【０１１１】
この図１２に示す各信号レベルは、図１０に示す各信号レベルと同等であり、電圧波形としては、メモリセルトランジスタの閾値電圧Ｖth(cell)、Ｎ形トランジスタの閾値電圧Ｖthn 、Ｎ形センスアンプ５２のビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Barの電圧波形、Ｐ形センスアンプ５３のビット線ＢＬ(p-S/A) ，ＢＬ(p-S/A)Barの電圧波形、ワード線ＷＬの電圧波形、Ｐ形転送ゲート５４，５５の転送ゲート制御線φTp、Ｎ形転送ゲート５６，５７の転送ゲート制御線φTnを表している。
【０１１２】
本実施形態は、メモリセルアレイ部のビット線ＢＬ(Array) ，ＢＬ(Array)Barのプリチャージ電圧をＶＢＬ(cell)、センスアンプ部のビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Bar及びＢＬ(p-S/A) ，ＢＬ(p-S/A)Barのプリチャージ電圧をＶＢＬ(cell)よりも高い電圧ＶＢＬ(S/A) に設定する。
【０１１３】
ここで、センスアンプ部のビット線対のプリチャージ電圧ＶＢＬ(S/A) は、
ＶＢＬ(Array) ≦ＶＢＬ(S/A) ≦Ｖcc
の範囲の電圧をとることが可能である。
【０１１４】
このようなプリチャージ電圧に設定することにより、第３，第５の実施形態で説明したと同様の動作が行われ、Ｎ形センスアンプのトランジスタのゲート−ソース間の電圧差を、従来よりも増大させる。一般的に、Ｎ形センスアンプの動作開始後にＰ形センスアンプが動作を開始するため、Ｎ形センスアンプのセンスアンプトランジスタのゲート−ソース間電圧差を大きくとることは、高速なセンス動作、センスマージンの改善などの効果が得られる。
【０１１５】
また本実施形態では、ワード線が活性化されて情報がメモリセルからメモリセルアレイ部のビット線に転送された後に、転送ゲート制御線が活性化される。
【０１１６】
次に本発明による半導体記憶装置の第８の実施形態について説明する。
【０１１７】
図１３は本実施形態における、１組のセンスアンプ部６１を２つのメモリセルアレイ部６２，６３で共有した、いわゆるシェアードセンスアンプ方式に適用した等価回路を示す。
【０１１８】
本実施形態は、前述した第２の実施形態と、第６の実施形態を組み合わせた構成であり、それぞれのメモリアレイ部は、図１０に示す動作と同様の動作が行われる。
【０１１９】
この構成において、２つのメモリセルアレイ部６２，６３は、複数のメモリセルが２次元的に配置され、それぞれロウ方向にワード線ＷＬ0(R)，…，ＷＬn(R)、ＷＬ0(L)，…，ＷＬn(L)、カラム方向にビット線ＢＬ(Array) ，ＢＬ(Array)Barが接続される。
【０１２０】
また、センスアンプ部６１は、Ｎ形トランジスタ対からなるＮ形センスアンプ６４の各ビット線ＢＬ(n-S/A) ，ＢＬ(n-S/A)Barの両端に、それぞれＰ形トランジスタからなるＰ形転送ゲート６５，６６，６７，６８が設けられ転送ゲート制御線( φTp) ６９，( φTp) ７０が接続され、さらに、Ｐ形トランジスタ対からなるＰ形センスアンプ７１の各ビット線ＢＬ(p-S/A) ，ＢＬ(p-S/A)Barの両端に、それぞれＮ形トランジスタからなるＮ形転送ゲート７２，７３，７４，７５が設けられ転送ゲート制御線( φTn) ７６，( φTn) ７７が接続されて構成される。尚、実際のセンスアンプ部６１には他にビット線イコライザとカラムセレクタ（図示せず）が設置される。
【０１２１】
このような構成により、前述した図３に示したトランジスタの閾値電圧Ｖthn ，Ｖthp 分だけ、各メモリセルアレイ部とセンスアンプ部との間に電圧差が発生し、確実なセンス／リストア動作が可能である。また、１つのセンスアンプ部を２つのメモリアレイ部が共有しているため、高集積化が容易に実現できる。
【０１２２】
また、図１３に示されたＰ形ＭＯＳトランジスタ６５〜６８、及びＰ形センスアンプ７１は、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ６５〜６８を付加しても大幅な平面積の増大にはならない。
【０１２３】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴp 、φＴn には、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【０１２４】
次に図１４を参照して、本発明による半導体記憶装置の第９の実施形態について説明する。
【０１２５】
前述した第１の実施形態においては、図２に示したようにメモリセル部とセンスアンプ部の間に、Ｐ形トランジスタからなるＰ形転送ゲートゲートを挿入し、このＰ形転送ゲートの閾値落ちを利用して、セル側のビット線の低レベル電圧をセンスアンプ側の低レベル電圧より高く設定した。このＰ形転送ゲートによる閾値落ちにより、低電源電圧化においても充分なセンスアンプの動作マージンを確保できるばかりでなく、ワード線駆動電圧の低電圧化による微細素子の信頼性向上も期待でき、その結呆極めて高性能なＤＲＡＭを実現できる。
【０１２６】
しかし、実際の製造に際しては、半導体製造工程での製造プロセスの揺らぎ等が影響して、Ｐ形転送ゲートやメモリセルトランジスタの閾値電圧がばらついて、一律な規格どうりに成形されいない場合がある。
【０１２７】
このようなばらつきが発生した場合、メモリセル部のビット線ＢＬ(Array)Barの低レベル側の電圧（ＶＢＬＬ）がメモリセル毎に変動しており、半導体記憶装置のデータ保持特性が劣化する可能性がある。例えば、図２に示したＰ形転送ゲート１３の閾値電圧の絶対値｜Ｖth−φT ｜が設定値に対して低くなるように移動した場合、ＶＢＬＬは、Ｖss（ＧＮＤ）に近づく。これによりワード線ＷＬが非活性の場合の設定値がＶssであるため、メモリセルトランジスタのゲート−ソース間電圧が設定値より高くなり、メモリセルトランジスタのカット・オフ特性が劣化して、データがリークしセルデータの保持特性が低下する。
【０１２８】
さらに、メモリセルトランジスタの閾値電圧Ｖth(cell)が低下した場合においても、ＶＢＬＬが一定のため、メモリセルトランジスタのカット・オフ特性が劣化し、セルデータの保持特性が低下する可能性がある。
【０１２９】
そこで本実施形態では、Ｐ形転送ゲート並びにメモリセルトランジスタの閾値電圧の変動を検知し、Ｐ形転送ゲートを活性化させる直流電圧を自己整合的に補正する定電圧発生回路を設ける。
【０１３０】
本実施形態の構成において、２つのメモリセルアレイ部８２，８３が１つのセンスアンプ部８１を共用し、メモリセルアレイ部８２は、Ｐ形トランジスタからなるＰ形転送ゲート８４，８５を通してセンスアンプ部８１に接続され、同様にメモリセルアレイ部８３は、Ｐ形転送ゲート８６，８７を通してセンスアンプ部８１に接続される。さらにＰ形転送ゲート８４，８５とセンスアンプ８１との間には、ビット線イコライザ部８８とカラムセレクタ部８９が介在して設けられている。
【０１３１】
これらのＰ形転送ゲート８４，８５のゲート電極に接続される転送ゲート制御線( φTn) ９０には、後述する所定の直流電圧の駆動用電圧を供給する、Ｎ形トランジスタ及びＰ形トランジスタ対からなるＰ形転送ゲート駆動回路９２が設けられる。同様に、Ｐ形転送ゲート８６，８７に接続される転送ゲート制御線( φTp) ９１には、Ｐ形転送ゲート駆動回路９２と同じ構成のＰ形転送ゲート駆動回路９３が設けられる。さらに、これらのＰ形転送ゲート駆動回路９２，９３には、出力する駆動電圧の基準となる信号ＶＩＳＯを供給するＰ形転送ゲート駆動用定電圧発生回路９４が設けられる。この信号ＶＩＳＯは、Ｐ形転送ゲート並びにセルトランジスタの閾値変動を追従して自己整合的に変動する信号である。
【０１３２】
このメモリセルアレイ部８２は、ロウ方向にワード線ＷＬ0(R)，ＷＬ1(R)、カラム方向にビット線対ＢＬ(RArray)，ＢＬ(RArray)Bar が接続され、メモリセルアレイ部８３も同様に、ワード線ＷＬ0(L)，ＷＬ1(L)及び、ビット線ＢＬ(LArray)，ＢＬ(LArray)Bar が接続される。
【０１３３】
また、センスアンプ部８１は、Ｐ形トランジスタ対からなるＰ形センスアンプ及びＮ形トランジスタ対からなるＮ形センスアンプにより構成され、Ｐ形センスアンプのビット線対ＢＬ(p-S/A) ，ＢＬ(p-S/A)BarにＰ形転送ゲート８４，８５が接続され、さらにＮ形センスアンプのビット線対ＢＬ(n-S/A) ，ＢＬ(n-S/A)BarにＰ形転送ゲート８６，８７が接続される。
【０１３４】
そして、カラム選択ゲート８８は、ＤＱ線対（ＤＱ，ＤＱBar ）に接続し、カラムアドレスにより選択されたビット線対のデータを外部出カする。ビット線イコライズ回路８９は、ＶＢＬ配線に接続し、ビット線対をビット線振幅の１／２電圧（ＶＢＬ）にプリチャージする。
【０１３５】
それぞれのＰ形転送ゲート８４，８５，８６，８７には、Ｐ形転送ゲート駆動回路９２，９３からの駆動信号が印加される。ＲＡＳBar プリチャージ期間中は、このＰ形転送ゲートのゲート電極入力信号は低レベルに保持され、一方、ＲＡＳBar アクティブ中は活性化メモリセルアレイの反対側のみ高レベルに遷移することで、左右何れかのメモリセルアレイを選択的にセンスアンプ系に接続する。なお、Ｐ形転送ゲート８１の駆動電圧は、電源電圧（Ｖcc）とＰ形転送ゲート駆動用電圧発生回路９４が出カするＶｌＳＯ＊信号で決定される。
【０１３６】
このように構成された半導体記憶装置において、センス／リストア動作時のビット線電圧波形とタイミングを示した図１５のタイミングチャートを参照して説明する。
【０１３７】
まず、ＲＡＳBar が、ＨレベルからＬレベルに遷移し、ＲＡＳアクティブ状態に入ると、ビット線イコライズ制御信号ＥＱＬが、Ｌレベルとなる。ビット線は、フローティング状態になると同時に、活性化メモリセルアレイ部の反対側のＰ形転送ゲート８４，８５の信号φＴR がＨレベルとなり、メモリセルアレイ部８２がセンスアンプ系回路から切り放される。
【０１３８】
次に、外部アドレスにより選択されたワード線ＷＬ0 が立ち上がり、メモリセルアレイ部８３から保持しているデータがビット線ＢＬ(LArray)，ＢＬ(LArray)Bar に読み出される。
【０１３９】
このようなワード線ＷＬ0 の活性化に続いて、センスアンプ活性化信号ＳＡＮBar 、ＳＡＰが駆動されて、センス動作が開始される。
【０１４０】
この時、センスアンプ８１が接続されたビット線は、電源電圧並ぴに接地電圧まで駆動されるが、メモリセルが接続されたビット線はＰ形転送ゲート閾値落ちの為、その低レベルは、
ＶＩＳＯ＊＋｜Ｖth_ ＩＳＯ｜
にリミットされることになる。Ｖth_ ＩＳＯは、Ｐ形転送ゲートの閾値電圧である。この時、Ｐ形転送ゲート並びにセルトランジスタの閾値変動を追従して、Ｐ形転送ゲート駆動用定電圧発生回路９４は、その出カ電圧ＶｌＳＯ＊が自己整合的に変動するように動作する。
【０１４１】
そしてＲＡＳが再び、Ｈレベルヘ遷移して、ＲＡＳプリチャージ状態になると、ワード線が非避択状態に戻る。
【０１４２】
これに続いて、イコラズ制御信号であるＥＱＬが”Ｈ”ヘ、非活性となっているＰ形転送ゲート８４，８５のゲート信号φＴR が、Ｌレベルへ遷移して動作が完了する。
【０１４３】
また、図１４に示されたＰ形ＭＯＳトランジスタ８４〜８７、及びＰ形センスアンプは、同じウエル内で形成することが可能である。従って、Ｐ形ＭＯＳトランジスタ８４〜８７を付加しても大幅な平面積の増大にはならない。
【０１４４】
また、本実施形態では、閾値上げを積極的に利用するため、制御信号φＴL ，φＴR には、昇圧した電圧を用いる必要はなく、通常の電源電圧を利用することができる。
【０１４５】
次に、図１６には、前述したＰ形転送ゲート駆動用定電圧発生回路９４の構成例を示し説明する。
【０１４６】
このＰ形転送ゲート駆動用定電圧発生回路９４は、Ｐ形転送ゲート及びメモリセルのセルトランジスタの閾値変動を補償する閾値変動補償回路９５と、閾値変動補償回路９５からの出力信号（ＶｌＳ０）の電流供給能カの改善する電流ブースター回路９６とで構成される。
【０１４７】
このような構成により、予め設定された基準電圧信号（ＶＲＥＦ）が閾値変動補償回路９５に入カされ、出カ信号ＶＩＳＯが出力される。次にこの出力信号ＶＩＳＯは、電流ブースター回路９６に入力されて大電流化され、駆動用定電圧信号（ＶｌＳ０＊）としてＰ形転送ゲート８４，８５，８６，８７に供給する。
【０１４８】
この電流ブースター回路９６の出カ信号ＶＩＳＯに対する電流供給能カの改善は、図１５に示したＰ形転送ゲート駆動回路９２，９３と、Ｐ形転送ゲート駆動用定電圧発生回路９４を接続する信号線９５には、Ｐ形転送ゲート駆動回路９２，９３からＰ形転送ゲートのキャパシタンスを主成分とする比較的大きな負荷電流が流入するため、Ｐ形転送ゲート駆動用定電圧発生回路の内部インピーダンスを小さくすることが、出力信号となる駆動用定電圧信号の安定化に必要なためである。
【０１４９】
次に、図１７には、図１６に示した閾値変動補償回路９５の構成例を示す。
【０１５０】
この閾値変動補償回路９５は、メモリセルトランジスタの閾値（Ｖth(cell)）とＰ形転送ゲートの閾値（Ｖth-ISO）をそれぞれ補償するための２つの閾値変動補償回路９７，９８により構成される。これらの補償の順序は、どちらの閾値から補償を先に行ってもよい。
【０１５１】
次に図１８には、前述したＰ形転送ゲート駆動用定電圧発生回路９４及びＰ形転送ゲート駆動回路９２，９３の具体的な構成例を示し説明する。
【０１５２】
このＰ形転送ゲート駆動用定電圧発生回路９４は、メモリセルトランジスタの閾値（Ｖth(cell)）の変動を補償するメモリセル閾値変動補償回路９７及びＰ形転送ゲートの閾値変動を補償する転送ゲート閾値変動補償回路回路９８とで構成される閾値変動補償回路９５と、電流ブースター回路９６とで構成され、その出カ電圧（ＶｌＳ０＊）は、Ｐ形転送ゲート駆動回路９２，９３の各トランジスタのソース電極に入力するように接続される。
【０１５３】
このメモリセル閾値変動補償回路９７は、補償すべきメモリセルのトランジスタと同一回路寸法並びに同一のプロセス条件で製造され、ダイオード接続してノードＮ１に接続されるモニタ用トランジスタ１０１と、このモニタトランジスタの閾値電圧を得るための定電流回路１０２と、入力される基準電圧ＶＲＥＦと出力信号をフィードバックして比較する差動アンプ１０３と、この差動アンプ１０３からの出カ信号により駆動するドライバトランジスタ１０４とで構成される。また、転送ゲート閾値変動補償回路回路９８は、補償すべき転送ゲートのトランジスタと同一回路寸法並びに同一のプロセス条件で製造され、ダイオード接続してノードＮ２に接続されるモニタ用トランジスタ１０５と、このモニタトランジスタの閾値電圧を得るための定電流回路１０６と、入力される基準電圧ＶＢＬＬと定電流回路１０６の出力信号を比較する差動アンプ１０７と、この差動アンプ１０７からの出カ信号により駆動するドライバトランジスタ１０８とで構成される。
【０１５４】
そして電流ブースター回路９６は、差動アンプ１０９とドライバトランジスタ１１０、及び帰還抵抗Ｒ１で構成される一般的な回路構成であり、その出カ電圧ＶｌＳＯ＊は、ＶｌＳＯと同一電圧であるが、電流供給能力が改善された信号を出力する。
【０１５５】
このように構成されたＰ形転送ゲート駆動用定電圧発生回路９４の動作について説明する。
【０１５６】
メモリセル閾値変動補償回路９７において、差動アンプ１０３は、入力基準電圧ＶＲＥＦに基づいて、図中に示すノードＮ１の電圧がＶＲＥＦとなるように、ドライバトランジスタ１０４のゲート電圧を制御する。
【０１５７】
さらにこのトランジスタ１０１から出力された出カ電圧（ＶＢＬＬ）は、
ＶＢＬＬ＝ＶＲＥＦ−Ｖth_cell
となる。ここで、Ｖth_cell は、定電流回路１０２で決走される電流を流した場合のセルトランジスタの閾値電圧に相当する。換言すれば、Ｖth_cell の決定には、定電流回路１０２が供給する電流値を適切に設定することが必要になる。前記式により示したＶＢＬＬのように、メモリセル閾値変動補償回路９７が出力する出力電圧ＶＢＬＬは、Ｖth_cell の変動に対して、自己整合的に変動する。
【０１５８】
このＶＢＬＬが、メモリセル側のビット線の低レベル電圧の典形値に相当するように入力電圧であるＶＲＥＦ値を決定することで、メモリセルトランジスタの閾値変動が補償可能となる。
【０１５９】
例えば、Ｖth_cell が低電圧側に変動した場合、出力される電圧ＶＢＬＬは高くなり、その結果、待機状態にあるメモリセルトランジスタのカット・オフ特性が改善される。
【０１６０】
一方、Ｐ形転送ゲートの閾値変動補償回路９８は、前段のメモリセル閾値変動補償回路９７が出力した電圧ＶＢＬＬが入力され、差動アンプ１０７は、ノードＮ２がＶＢＬＬと同一電圧となるようにドライバトランジスタ１０８のゲート電圧を制御する。
【０１６１】
、そのため定電流源１０６に接続され、Ｐ形転送ゲートのＶthのモニタするドライバトランジスタ１０５の出力電圧は、
ＶｌＳＯ＝ＶＢＬＬ−｜Ｖth_ ｌＳＯ｜
となる。この場合も、｜Ｖth_IＳＯ｜は、定電流源１０６で決定される電流値を流した場合のＰ形転送ゲートトランジスタの閾値電圧に相当し、この値の変動に連動して、ＶｌＳＯ電圧も自己整合的に変動する。
【０１６２】
例えば、Ｐ形転送ゲートの閾値電圧の絶対値が小さくなれば、ＶｌＳＯも自己整合的に高くなり、その結果、セル側ビット線の電圧を一定に保時するように動作する。
【０１６３】
このように、補償すべき２つのトランジスタと同一の回路寸法並びに製造プロセス条件で生成される閾値変動モニタ用トランジスタを内蔵した補償回路をそれぞれ独立して構成し、これらを直列に接続することで、それぞれの閾値変動に連動して、生成される出力電圧を自己整合的に補正する高精度の閾値変動補償回路が実現できる。
【０１６４】
そして閾値変動補償回路９５の出力は、次段の電流ブースター回路９６に入力される。この電流ブースター回路９６により、入力されたＶｌＳＯと同一電圧で電流合能力が改善された出力電圧ＶＩＳＯ＊が、Ｐ形転送ゲートに出力される。
【０１６５】
前述した出力電圧ＶｌＳＯ＊の出力インピーダンスを低くすることが、Ｐ形転送ゲート駆動用定電圧発生回路９４の安定化に繋がることから、ドライバトランジスタ１１０は、比較的大きなゲート幅を持つトランジスタで構成されるのが一般的である。
【０１６６】
この様に構成されたＰ形転送ゲート駆動用定電圧発生回路９４によれば、メモリセルトランジスタの閾値変動及び、Ｐ形転送ゲートの閾値変動に対して、自己整合的に補正が可能であり、且つ出カインピーダンスが小さく安定した定電圧の出力信号を得ることが可能となる。その結果、メモリセルのデータ保持特性を劣化させない高性能なＤＲＡＭが実現可能となる。
【０１６７】
以上詳述したように本実施形態により、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくすることで、さらに、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧とすることで、高速なセンス動作、センスマージンの拡大が実現できる。また、今後予想される低電源電圧化に際しても、従来よりも低い電源電圧でも確実なセンス動作が可能となる。
【０１６８】
またメモリセルアレイ部のビット線とセンスアンプ部のビット線をＰ形転送ゲートを介して接続する構成により、特別な回路を付加させることなく、従来の構成をわずかに変更するだけで、センスアンプ部の大きなビット線振幅をメモリセルアレイ部の小さなビット線振幅に変換するが可能となる。
【０１６９】
また、Ｐ形センスアンプとＮ形センスアンプをそれぞれＮ形転送ゲート、Ｐ形転送ゲートで分離して配置することで、特別な回路を付加することなく、センスアンプ部での大きなビット線電圧振幅をメモリセルアレイ部での小さなビット線振幅に変換することが可能となる。
【０１７０】
また、メモリセルが接続されるビット線とセンスアンプが接続されるビット線の間にＰＭＯＳの転送ゲートが挿入され、かつこのＰＭＯＳトランジスタのしきい値落ちを利用して、メモリセル側ビット線の低レベル電圧をセンスアンプ側ビット線の低レベル電圧より高くした事を特徴とするコア回路において、Ｐ形転送ゲート及びメモリセルトランジスタの閾値電圧変動を検知し、前記Ｐ形転送ゲートの駆動電圧の低レベル側の電圧を自己整合的に補正する。さらにＰ形転送ゲート及びメモリセルトランジスタの閾値電圧の変動に対しても、メモリセルのデータ保持特性の劣化を回避することが可能となり、その結果、低電圧動作可能で且つ高性能なＤＲＡＭが実現できる。
【０１７１】
尚、本発明は前述した各実施形態に限定されるものではなく、要旨を逸脱しない範囲で、種々に変形して実施することができる。
【０１７２】
また、本実施形態では、ＤＲＡＭを中心として説明したが、本発明はメモリセル情報を検知・増幅するビット線センスアンプが接続されるビット線とメモリセルが接続されるビット線との間にＰＭＯＳ転送ゲートを挿入し、このゲートの閾値落ち（Ｖth落ち）を利用した構成を持つＰＲＯＭ等、他のメモリにおいても適応可能である。
【０１７３】
次に図１９は、本発明による第１０の実施形態に係る半導体記憶装置におけるビット線イコライズ回路の等価回路を示し、ビット線イコライズ回路を全てＰ形トランジスタで形成したものである。
【０１７４】
本実施形態は、Ｐ形トランジスタ１１１からなるイコライズ回路ＳＨＲＴと、Ｐ形トランジスタ１１２，１１３からなるプリチャージ回路ＰＲＣＨにより構成される。またそれぞれの信号線は、“ＢＬ”はビット線を、“ｂＢＬ”はＢＬと対を成すビット線を、“ＢＬ-pair ”はビット線対を、“ＥＱＬ”はビット線イコライザ制御信号線を、“ＶＢＬ”はプリチャージ電位供給線を示す。
【０１７５】
このイコライズ回路ＳＨＲＴを構成するＰ形トランジスタ１１１のドレイン電極は、ＢＬに接続され、ソース電極はｂＢＬに接続され、ゲート電極はＥＱＬに接続される。またプリチャージ回路ＰＲＣＨを構成するＰ形トランジスタ１１２及び１１３のそれぞれのドレイン電極は、それぞれビット線対ＢＬとｂＢＬに接続され、それぞれのソース電極はＶＢＬに接続される。
【０１７６】
次に、本実施形態のビット線イコライズ回路の動作を説明する。
【０１７７】
ビット線イコライザ制御信号線ＥＱＬの電位がＨigh レベル（一般的にはＶcc）である時には、ビット線イコライズ回路は、不活性の状態にある。
【０１７８】
メモリセルへの情報の書き込み若しくは、再書き込みが行われた後、ＥＱＬの電位がＬowレベル（一般的にはＶss）にされ、ビット線イコライズ回路が活性化される。ビット線イコライズ回路が活性化される直前に、ビット線ＢＬの電位がＶcc、ｂＢＬの電位がＶssになっていたと仮定すると、Ｐ形トランジスタ１１１によってビット線対ＢＬとｂＢＬは短絡されるため、理想的にはビット線対ＢＬとｂＢＬの電位はそれぞれ（Ｖcc十Ｖss）／２となる。
【０１７９】
これは、一般的なプリチャージ電位であるＶcc／２に等しい。ビット線対ＢＬとｂＢＬの電位がそれぞれＶcc、Ｖssとなっていない場合や、製造プロセスのばらつきなどの原因によって、ビット線対ＢＬとｂＢＬの容量に差がある場合などには、Ｐ形トランジスタ１１１のみでは、ビット線対ＢＬとｂＢＬの電位は、プリチャージ電位とはならないため、プリチャージ用トランジスタ１１２及び１１３によってビット線対ＢＬとｂＢＬの電位をプリチャージ電位にすることになる。
【０１８０】
また、プリチャージ電位をＶcc／２としていない場合にも同様である。ビット線イコライズ終了後、ＥＱＬの電位はＨigh レベルに戻される。また、これに加えて、本実施形態のプリチャージ回路ＰＲＣＨは、Ｐ形トランジスタで構成されているため、トランジスタ１１２と１１３が電流制限回路の役目をも果たすこととなる。
【０１８１】
以上のように本実施形態では、プリチャージ回路ＰＲＣＨが全てＰ形トランジスタで構成されている。従って、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨのと間に電流制限回路を別途設置する必要がない。
【０１８２】
本実施形態は、ビット線イコライズ回路を例として説明したが、勿論センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に実施することができる。
【０１８３】
次に図２０は、本発明による第１１の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎に、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を設けた構成例である。
【０１８４】
前述した第１０の実施形態の構成では１ビット線対であったが、本実施形態の構成では、カラムリダンダンシの救済単位が２ビット線対と仮定して、２つのビット線対毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っている。またカラムリダンダンシの救済単位が本実施形態と異なる場合においても同様に実施することができる。即ち、ビット線対ＢＬが３ビット線対の場合は、カラムリダンダンシの救済単位を３ビット線対として、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を設ける。
【０１８５】
次に、図２１は、本発明による第１２の実施形態に係るビット線イコライズ回路の等価回路を示し、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨとの間に電流制限回路を設けた構成例である。
【０１８６】
このビット線イコライズ回路は、Ｐ形トランジスタ１１７で構成される電流制限回路ＬＭＴが、プリチャージ回路ＰＲＣＨのＰ形トランジスタ１１２，１１３のそれぞれのソース電極に接続され、また、“ＶＬＭＴ”は、電流制限回路制御線を示している。
【０１８７】
この構成において、電流制限回路ＬＭＴ（Ｐ形トランジスタ１１７）を流れることのできる最大電流は、電流制限回路制御線ＶＬＭＴにより印加される信号によりＰ形トランジスタ１１７を駆動することにより制御することが可能である。本実施形態では、ビット線イコライズ回路を例として説明したが、センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に用いることができる。
【０１８８】
次に図２２は、本発明による第１３の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎にＰ形トランジスタ１１７からなる電流制限回路を設けた構成例である。この電流制限回路をカラムリダンダンシの救済単位毎に共有することで、電流制限回路の設置面積が削減可能となる。
【０１８９】
この構成では、カラムリダンダンシの救済単位が２ビット線対と仮定して、２つのビット線対毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っているが、カラムリダンダンシの救済単位が本実施形態と異なる場合にも同様に実施できる。
【０１９０】
次に図２３は、本発明による第１４の実施形態に係るビット線イコライズ回路の等価回路を示し、イコライズ回路ＳＨＲＴをＮ形トランジスタ１１９で構成し、プリチャージ回路ＰＲＣＨをＰ形トランジスタ１１２，１１３で構成した例である。
【０１９１】
一般的には、再書き込み／書き込み後のビット線ＢＬの電位がＶcc、ビット線ｂＢＬの電位がＶss、ＶＢＬの電位がＶcc／２と設定されることが多い。この場合、ビット線のイコライズ動作時には、イコライズ回路ＳＨＲＴには大きな電流を流す必要があるが、プリチャージ回路ＰＲＣＨはイコライズ時のビット線電位の補正が主な役目であるので、さほど大きな電流を流す必要がない。ここで、一般的には、同一のチャネル幅をもつＮ形トランジスタとＰ形トランジスタでは、Ｎ形トランジスタの方が電流駆動能力が大きい。
【０１９２】
そこで、本実施形態では、大きな電流を流す必要のあるイコライズ回路ＳＨＲＴは、Ｎ形トランジスタ１１９で構成した。また、プリチャージ回路ＰＲＣＨをＰ形トランジスタ１１２，１１３で構成することにより、プリチャージ回路ＰＲＣＨに電流制限回路の機能を加えることが可能であるため、本実施形態ではプリチャージ回路ＰＲＣＨをＰ形トランジスタで構成した。
【０１９３】
本実施形態は、ビット線イコライズ回路の例であったが、センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に実施することができる。
【０１９４】
次に図２４は、本発明による第１５の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨを接続した構成例である。
【０１９５】
この構成では、カラムリダンダンシの救済単位が２ビット線対と仮定して２つのビット線対毎にプリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っているが、カラムリダンダンシの救済単位が本実施形態と異なる場合にも同様に実施することができる。
【０１９６】
図２５は、本発明による第１６の実施形態に係るビット線イコライズ回路の等価回路を示し、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨとの間に電流制限回路ＬＭＴを設けた構成例である。
【０１９７】
この電流制限回路ＬＭＴは、Ｐ形トランジスタ１１７で構成され、このトランジスタ１１７を流れることのできる最大電流は、電流制限回路制御線ＶＬＭＴで制御することが可能である。
【０１９８】
本実施形態は、ビット線イコライズ回路の例について説明したが、センスアンプ駆動線イコライズ回路や、データ線イコライズ回路においても同様に実施することができる。
【０１９９】
図２６は、本発明による第１７の実施形態に係るビット線イコライズ回路の等価回路を示し、カラムリダンダンシによる救済単位毎に電流制限回路を設けた例である。
【０２００】
この構成は、Ｐ形トランジスタ１１７からなる電流制限回路ＬＭＴをカラムリダンダンシの救済単位毎に共有させており、電流制限回路ＬＭＴの設置面積が削減可能となる。本実施形態では、カラムリダンダンシの救済単位が２ビット線対と仮定して、２つのビット線対毎に、プリチャージ電位供給線ＶＢＬとプリチャージ回路ＰＲＣＨの接続を行っているが、カラムリダンダンシの救済単位が本実施形態と異なる場合にも同様に実施することができる。
【０２０１】
以上説明したように、第１０乃至第１７の実施形態によれば、ビット線やセンスアンプ駆動線などのプリチャージ回路をＰ形トランジスタで構成することで、貫通電流を制限する電流制限回路の機能をプリチャージ回路にもたせ、レイアウト面積の縮小が可能となる。
【０２０２】
図２７は、本発明による第１８の実施形態の係るダイナミック型ＲＡＭ（ＤＲＡＭ）のブロック構成を示す図である。前述した図１に示したＤＲＡＭの変形例である。
【０２０３】
この構成においては、図１の構成に比べて、ビット線イコライザ５は、Ｐ形転送ゲート３の反対側（センスアンプ部２側）に配置され、また、センスアンプ部２は、カラムセレクタ４の反対側、つまり、新たに配置されたビット線イコライザ５との間に配置される。さらにカラムデコーダ６は、カラムセレクタ４を制御するように反対側に移動し、カラムセレクタ４に直接接続する。
【０２０４】
このような構成において、前述した図１に示した構成のＤＲＡＭと同等の効果が得られる。
【０２０５】
以上説明したように、第１０乃至第１８の実施形態によれば、ビット線やセンスアンプ駆動線などのプリチャージ回路をＰ形トランジスタで構成することで、貫通電流を制限する電流制限回路の機能をプリチャージ回路にもたせ、レイアウト面積の縮小が可能となる。
【０２０６】
尚、本発明は、以下の発明を含んでいる。
【０２０７】
（１）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは、交差して配線される複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリアセルレイ部を有する半導体記憶装置において、
前記各ビット線に設けられるＰＭＯＳトランジスタからなる転送ゲートと、
前記転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部とを具備し、
前記メモリセルアレイ部に接続されるビット線に印加される信号の低電位側の電圧振幅が、前記センスアンプ部に接続されるビット線に印加される信号の低圧側の電圧振幅とは、前記ＰＭＯＳトランジスタの閾値電圧分高くなることを特徴とする半導体記憶装置。
【０２０８】
（２）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは、交差して配線される複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有する半導体記憶装置において、
前記各ビット線に設けられるＮＭＯＳトランジスタからなる転送ゲートと、
前記転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部とを具備し、
前記メモリセルアレイ部に接続されるビット線に印加される信号の高電位側の電圧振幅が、前記センスアンプ部に接続されるビット線に印加される信号の低圧側の電圧振幅とは、前記ＮＭＯＳトランジスタの閾値電圧分低くなることを特徴とする半導体記憶装置。
【０２０９】
（３）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは、交差して配線される複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成される、複数のメモリセルアレイ部を有する半導体記憶装置において、
前記メモリセルアレイ部間に、前記各ビット線に設けられるＰＭＯＳトランジスタからなる第１，第２の転送ゲートと、
前記第１，第２の転送ゲート間に設けられて共有され、互いの前記メモリセルに記憶するデータの検知及び増幅を行う１つのセンスアンプ部とを具備し、
前記メモリセルアレイ部に接続されるビット線に印加される信号の高電位側の電圧振幅が、前記センスアンプ部に接続されるビット線に印加される信号の低圧側の電圧振幅とは、前記ＰＭＯＳトランジスタの閾値電圧分低くなることを特徴とする半導体記憶装置。
【０２１０】
（４）データを電気的に記録、読み出し可能なメモリセルが２次元的に配置され、前記各メモリセルは交差して配線された複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有し、各々の前記ビット線対に接続される転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部が設けられた半導体記憶装置において、
前記転送ゲートを駆動させる転送ゲート駆動手段と、
前記半導体記憶装置内に形成される所定のトランジスタの閾値変動を検知し、予め定めた閾値の相当する基準電位と比較し、
その比較結果による増減を前記転送ゲートにフィードバック制御し、転送ゲートが出力する駆動用出力を補償制御する手段とを備えることを特徴とする半導体記憶装置。
【０２１１】
【発明の効果】
以上詳述したように本発明によれば、センスアンプ部のビット線振幅をメモリセルアレイ部のビット線振幅よりも大きくし、センスアンプ部のビット線のプリチャージ電圧とメモリセルアレイ部のビット線のプリチャージ電圧を異なる電圧にして、高速なセンス動作及びセンスマージンの拡大が実現する半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用したダイナミック型ＲＡＭ（ＤＲＡＭ）の概略的な構成を示す図である。
【図２】第１の実施形態による半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図３】第１の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図４】第２の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図５】第３の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図６】第４の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図７】第４の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図８】第５の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図９】第６の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図１０】第６の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図１１】第６の実施形態の半導体記憶装置の変形例の等価回路を示す図である。
【図１２】第７の実施形態におけるセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図１３】第８の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイの等価回路を示す図である。
【図１４】第９の実施形態の半導体記憶装置に係るセンスアンプ及びメモリセルアレイ等の等価回路を示す図である。
【図１５】第９の実施形態の半導体記憶装置の動作を説明するためのタイミングチャートである。
【図１６】図１５に示したＰ形転送ゲート駆動用定電圧発生回路の構成例を示すブロック図である。
【図１７】図１６に示した閾値変動補償回路の構成例を示すブロック図である。
【図１８】図１５に示したＰ形転送ゲート駆動用定電圧発生回路の具体的な構成例を示す図である。
【図１９】第１０の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２０】第１１の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２１】第１２の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２２】第１３の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２３】第１４の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２４】第１５の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２５】第１６の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２６】第１７の実施形態に係るビット線イコライズ回路の構成例を示す図である。
【図２７】本発明による第１８の実施形態の係るダイナミック型ＲＡＭ（ＤＲＡＭ）のブロック構成を示す図である。
【図２８】従来のセンスアンプ部のビット線、メモリセルアレイ部のビット線及び、ワード線の電圧波形を示す図である。
【図２９】従来のビット線イコライズ回路の構成例を示す図である。
【図３０】従来のビット線イコライズ回路において、ビット線とワード線との間に短絡不良が発生した場合の電流パスについて説明するための図である。
【図３１】従来のビット線イコライズ回路に電流制限回路を付加した構成例を示す図である。
【符号の説明】
１，１１…メモリセルアレイ部
２，１４…センスアンプ部
３，１２，１３…Ｐ形転送ゲート
４…ビット線カラム選択ゲート
５…イコライズ回路
６…カラムデコーダ
７…ロウデコーダ
１５，１６…メモリセル
１７…Ｎ形センスアンプ
１８…Ｐ形センスアンプ
９２，９３…Ｐ形転送ゲート駆動回路
９４…Ｐ形転送ゲート駆動用定電圧発生回路
９５…閾値変動補償回路
９６…電流ブースター回路
９７，９８…閾値変動補償回路
ＢＬ(S/A) ，ＢＬ(S/A)Bar，ＢＬ(Array) ，ＢＬ(Array)Bar…ビット線
ＳＡＮBar …Ｎ形センスアンプ駆動線
ＳＡＰ…Ｐ形センスアンプ駆動線
ＷＬ0 ，ＷＬ1 …ワード線
ＤＱ, ＤＱBar …ＤＱ線対
ＥＱＬ…イコライズ制御信号線
Claims (6)
- データを電気的に記録、読み出し可能なメモリセルが複数、配置され、前記各メモリセルは複数のビット線対と複数のワード線とのそれぞれ１線に接続され形成されるメモリセルアレイ部を有し、各々の前記ビット線対に接続される転送ゲートを介して、前記メモリセルに記憶されるデータの検知及び増幅を行うセンスアンプ部が設けられ、
同一カラム内で前記転送ゲートは、ＰＭＯＳトランジスタで構成されるＰ形転送ゲートであり、該Ｐ形転送ゲートを導通状態に設定する際に、チップ内部で生成した変化可能な直流電圧を前記Ｐ形転送ゲートのゲート電極に供給し駆動する定電圧発生手段を具備し、
前記定電圧発生手段は、
前記各メモリセル内に集積されるトランジスタの閾値変動値をモニタするモニタトランジスタを有し、自己整合的に前記閾値変動値に連動して変化し、変動補償が施された出力信号を生成する第１の閾値変動補償手段と、
前記第１の閾値変動補償手段の前段又は後段に配設され、前記各Ｐ形転送ゲート内に集積されるトランジスタの閾値変動値をモニタするモニタトランジスタを有し、自己整合的に前記閾値変動値に連動して変化し、変動補償が施された出力信号を生成する第２の閾値変動補償手段と、
後段に配設された、前記第１の閾値変動補償手段又は前記第２の閾値変動補償手段のいずれかが生成した出力信号を基準信号として、前記Ｐ形転送ゲートを駆動させるＰ形転送ゲート駆動手段と、で構成されることを特徴とする半導体記憶装置。 - 前記半導体記憶装置において、
１つ又は複数の前記モニタトランジスタは、前記第１の閾値変動補償手段及び前記第２の閾値変動補償手段に備えられ、該閾値変動値に基づく変動補償が施された出力信号を生成することを特徴とする請求項１に記載の半導体記憶装置。 - 前記定電圧発生手段は、
さらに、該定電圧発生手段の出力インピーダンスを小さくするための電流ブースター手段を具備することを特徴とする請求項１に記載の半導体記憶装置。 - 前記電流ブースター手段は、前記閾値変動補償回路の出力側に接続されることを特徴とする請求項３に記載の半導体記憶装置。
- 前記第１の閾値変動補償手段は、
前記メモリセルに設けられたトランジスタと同じ動作特性及び閾値を有する閾値モニタ用トランジスタと、
前記閾値モニタ用トランジスタに一定電流が流れるように制御する定電流源と、
予め設定した基準信号と前記閾値モニタ用トランジスタに流れる信号とを比較する差動増幅器と、
前記差動増幅器の出力信号により駆動され、前記閾値モニタ用トランジスタを駆動するドライブトランジスタと、を具備することを特徴とする請求項２に記載の半導体記憶装置。 - 前記第２の閾値変動補償手段は、
前記Ｐ形転送ゲートを構成するＰＭＯＳトランジスタと同じ動作特性及び閾値を有する閾値モニタ用トランジスタと、
前記閾値モニタ用トランジスタに一定電流が流れるように制御する定電流源と、
予め設定した基準信号と前記閾値モニタ用トランジスタに流れる信号とを比較する差動増幅器と、
前記差動増幅器の出力信号により駆動され、前記閾値モニタ用トランジスタを駆動するドライブトランジスタと、を具備することを特徴とする請求項２に記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02533398A JP3782227B2 (ja) | 1997-03-11 | 1998-02-06 | 半導体記憶装置 |
| US09/037,681 US6181618B1 (en) | 1997-03-11 | 1998-03-10 | Dynamic type RAM |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-55968 | 1997-03-11 | ||
| JP5596897 | 1997-03-11 | ||
| JP02533398A JP3782227B2 (ja) | 1997-03-11 | 1998-02-06 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003409364A Division JP2004164843A (ja) | 1997-03-11 | 2003-12-08 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10312685A JPH10312685A (ja) | 1998-11-24 |
| JP3782227B2 true JP3782227B2 (ja) | 2006-06-07 |
Family
ID=26362933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02533398A Expired - Fee Related JP3782227B2 (ja) | 1997-03-11 | 1998-02-06 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6181618B1 (ja) |
| JP (1) | JP3782227B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004164843A (ja) * | 1997-03-11 | 2004-06-10 | Toshiba Corp | 半導体記憶装置 |
| JP2011040161A (ja) * | 2000-03-24 | 2011-02-24 | Renesas Electronics Corp | 半導体記憶装置 |
| JP3971555B2 (ja) * | 2000-08-29 | 2007-09-05 | 富士通株式会社 | 半導体記憶装置とその試験方法 |
| JP2003078032A (ja) * | 2001-09-05 | 2003-03-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100425476B1 (ko) * | 2001-12-05 | 2004-03-30 | 삼성전자주식회사 | 안정적인 입출력라인 센싱제어 스킴을 갖는 반도체메모리장치 및 이의 센싱제어 방법 |
| KR100439037B1 (ko) * | 2002-08-06 | 2004-07-03 | 삼성전자주식회사 | 반도체 메모리 장치의 비트 라인 프리차지 회로 |
| US6934208B2 (en) * | 2002-12-03 | 2005-08-23 | Boise Technology, Inc. | Apparatus and method for a current limiting bleeder device shared by columns of different memory arrays |
| US6847569B2 (en) * | 2002-12-30 | 2005-01-25 | Intel Corporation | Differential current sense amplifier |
| DE10302224B4 (de) * | 2003-01-20 | 2007-09-13 | Infineon Technologies Ag | Integrierter Speicher |
| JP3967693B2 (ja) * | 2003-05-23 | 2007-08-29 | 株式会社東芝 | 半導体メモリ |
| JP4422558B2 (ja) * | 2004-06-10 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | メモリ装置 |
| KR100706232B1 (ko) * | 2004-07-08 | 2007-04-11 | 삼성전자주식회사 | 결함 셀을 스크린할 수 있는 반도체 메모리 장치 및스크린 방법 |
| KR100600056B1 (ko) * | 2004-10-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 저 전압용 반도체 메모리 장치 |
| US7227799B2 (en) * | 2005-04-29 | 2007-06-05 | Infineon Technologies Ag | Sense amplifier for eliminating leakage current due to bit line shorts |
| JP4927356B2 (ja) * | 2005-07-11 | 2012-05-09 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2008052810A (ja) * | 2006-08-24 | 2008-03-06 | Nec Electronics Corp | イコライズ回路及びその制御方法 |
| JP2008146727A (ja) * | 2006-12-07 | 2008-06-26 | Elpida Memory Inc | 半導体記憶装置及びその制御方法 |
| JP5680819B2 (ja) * | 2008-08-29 | 2015-03-04 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | センスアンプ回路及び半導体記憶装置 |
| JP5518313B2 (ja) * | 2008-08-29 | 2014-06-11 | ピーエスフォー ルクスコ エスエイアールエル | センスアンプ回路及び半導体記憶装置 |
| US8406073B1 (en) * | 2010-12-22 | 2013-03-26 | Intel Corporation | Hierarchical DRAM sensing |
| JP2014142994A (ja) * | 2014-04-02 | 2014-08-07 | Ps4 Luxco S A R L | センスアンプ回路及び半導体記憶装置 |
| CN116206642B (zh) * | 2022-11-03 | 2024-03-29 | 北京超弦存储器研究院 | 半导体存储器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477886A (en) * | 1982-02-26 | 1984-10-16 | Fairchild Camera & Instrument Corporation | Sense/restore circuit for dynamic random access memory |
| JP3373534B2 (ja) * | 1991-07-02 | 2003-02-04 | 株式会社東芝 | 半導体記憶装置 |
| US5257232A (en) | 1992-03-05 | 1993-10-26 | International Business Machines Corporation | Sensing circuit for semiconductor memory with limited bitline voltage swing |
| JP3302734B2 (ja) * | 1992-09-16 | 2002-07-15 | 株式会社東芝 | 半導体記憶装置 |
| JP3241280B2 (ja) * | 1996-11-19 | 2001-12-25 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
| JP4226686B2 (ja) * | 1998-05-07 | 2009-02-18 | 株式会社東芝 | 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ |
-
1998
- 1998-02-06 JP JP02533398A patent/JP3782227B2/ja not_active Expired - Fee Related
- 1998-03-10 US US09/037,681 patent/US6181618B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6181618B1 (en) | 2001-01-30 |
| JPH10312685A (ja) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3782227B2 (ja) | 半導体記憶装置 | |
| US7196947B2 (en) | Random access memory having voltage provided out of boosted supply voltage | |
| KR100224960B1 (ko) | 반도체 집적 회로 장치(semiconductor integrated circuit device) | |
| US7821863B2 (en) | Voltage supply circuit and semiconductor memory | |
| US6314028B1 (en) | Semiconductor memory device capable of stable sensing operation | |
| US7375999B2 (en) | Low equalized sense-amp for twin cell DRAMs | |
| US8964478B2 (en) | Semiconductor device | |
| JP5106760B2 (ja) | プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法 | |
| US7209399B2 (en) | Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme | |
| JP2000348488A (ja) | 半導体記憶装置 | |
| JP2000149547A (ja) | 半導体記憶装置 | |
| JP2007213637A (ja) | 内部電源生成回路及びこれらを備えた半導体装置 | |
| JPH0512866A (ja) | ダイナミツク型半導体記憶装置 | |
| US6385115B1 (en) | Semiconductor memory device with sense amplifier power supply configuration capable of supplying stable power supply voltage to sense amplifiers | |
| US7085187B2 (en) | Semiconductor storage device | |
| US6498760B2 (en) | Semiconductor device having test mode | |
| US8134855B2 (en) | Ferroelectric memory and method for testing the same | |
| US8203387B2 (en) | Circuit providing compensated power for sense amplifier and driving method thereof | |
| US6930940B2 (en) | Semiconductor memory device with read and/or write column select gate | |
| US7313033B2 (en) | Random access memory including first and second voltage sources | |
| US6236598B1 (en) | Clamping circuit for cell plate in DRAM | |
| US20020027795A1 (en) | Semiconductor memory device having a circuit for testing memories | |
| US6584020B2 (en) | Semiconductor memory device having intermediate voltage generating circuit | |
| KR100405925B1 (ko) | 저전원 전압화 가능한 반도체 기억 장치 | |
| US20090154275A1 (en) | Semiconductor device and testing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051101 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |