JP3967693B2 - 半導体メモリ - Google Patents
半導体メモリ Download PDFInfo
- Publication number
- JP3967693B2 JP3967693B2 JP2003146490A JP2003146490A JP3967693B2 JP 3967693 B2 JP3967693 B2 JP 3967693B2 JP 2003146490 A JP2003146490 A JP 2003146490A JP 2003146490 A JP2003146490 A JP 2003146490A JP 3967693 B2 JP3967693 B2 JP 3967693B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- mos transistor
- bit line
- equalizer
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Description
【０００１】
【発明の属する技術分野】
本発明は、低電圧駆動タイプセンスアンプに関し、特に、ダイナミックＲＡＭ（以下、ＤＲＡＭ）に使用される。
【０００２】
【従来の技術】
図１１は、一般的なＤＲＡＭのメモリセルアレイ部のレイアウトの概略を示している。図１２は、メモリセルアレイ部の回路例を示している。
【０００３】
メモリセルアレイ１１は、マトリクス状に配置された複数のメモリセルから構成される。メモリセルアレイ１１上には、ロウ方向に延びる複数のワード線ＷＬとカラム方向に延びる複数のビット線ＢＬとが配置される。複数のビット線ＢＬは、通常、図１２に示すように、２本のビット線ＢＬｔ，ＢＬｃからなるビット線対を構成している。
【０００４】
センスアンプＳ／Ａは、メモリセルアレイ１１に対して、データの読み／書きを行うために、ビット線対ＢＬｔ，ＢＬｃに接続される。本例では、センスアンプＳ／Ａは、フリップフロップ接続された２つのインバータ回路Ｐ１，Ｎ１，Ｐ２，Ｎ２から構成される。センスアンプＳ／Ａの電源ノードＰＮ１には、例えば、電位ＶＢＬＨを電源ノードＰＮ１に供給するためのＰチャネルＭＯＳトランジスタＰ３が接続される。センスアンプＳ／Ａの電源ノードＰＮ２には、例えば、接地電位ＶＳＳを電源ノードＰＮ２に供給するためのＮチャネルＭＯＳトランジスタＮ３が接続される。
【０００５】
センスアンプＳ／Ａは、制御信号ＳＥＰ，ＳＥＮにより制御され、かつ、制御信号ＳＥＰが“Ｌ”、制御信号ＳＥＮが“Ｈ”のときに、活性化される。
【０００６】
センスアンプイコライザＳＡＥは、センスアンプＳ／Ａの２つの電源ノードＰＮ１，ＰＮ２の電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ４，Ｎ５，Ｎ６から構成される。ＮチャネルＭＯＳトランジスタＮ４は、２つの電源ノードＰＮ１，ＰＮ２を短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ５，Ｎ６は、２つの電源ノードＰＮ１，ＰＮ２にプリチャージ電位ＶＢＬを供給する機能を有する。
【０００７】
センスアンプイコライザＳＡＥは、制御信号ＳＡＥＱＬにより制御され、かつ、制御信号ＳＡＥＱＬが“Ｈ”のときに、２つの電源ノードＰＮ１，ＰＮ２をプリチャージ電位ＶＢＬにイコライズする。
【０００８】
ビット線イコライザＢＬＥは、ビット線対ＢＬｔ，ＢＬｃの電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ７，Ｎ８，Ｎ９から構成される。ＮチャネルＭＯＳトランジスタＮ７は、ビット線対ＢＬｔ，ＢＬｃを短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ８，Ｎ９は、ビット線対ＢＬｔ，ＢＬｃにプリチャージ電位ＶＢＬを供給する機能を有する。
【０００９】
ビット線イコライザＢＬＥは、制御信号ＥＱＬにより制御され、かつ、制御信号ＥＱＬが“Ｈ”のときに、ビット線対ＢＬｔ，ＢＬｃをプリチャージ電位ＶＢＬにイコライズする。
【００１０】
なお、メモリセルアレイ部の構成などについては、例えば、特許文献１〜４に記載されている。
【００１１】
次に、図１３の波形図を参照しながら、読み出し動作時における図１２のメモリセルアレイ部の動作について説明する。
【００１２】
まず、制御信号ＥＱＬ，ＳＡＥＱＬの“Ｈ”によって、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２が、それぞれ、プリチャージ電位ＶＢＬにイコライズされる。
【００１３】
この後、制御信号ＥＱＬ，ＳＡＥＱＬが“Ｌ”となり、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２のイコライズが、それぞれ解除される。ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２は、プリチャージ電位ＶＢＬで、かつ、フローティング状態となる。
【００１４】
選択されたワード線ＷＬの電位が立ち上がると、ビット線対ＢＬｔ，ＢＬｃの間には、選択されたワード線ＷＬに繋がるメモリセルのデータに応じた電位差が発生する。ビット線対ＢＬｔ，ＢＬｃに十分な電位差が生じたところで、センスアンプＳ／Ａを活性化する。
【００１５】
即ち、制御信号ＳＥＰを“Ｌ”にし、制御信号ＳＥＮを“Ｈ”にすると、電源ノードＰＮ１（ＳＡＰ）が“Ｈ”、電源ノードＰＮ２（ｂＳＡＮ）が“Ｌ”になり、センスアンプＳ／Ａが活性化される。その結果、ビット線対ＢＬｔ，ＢＬｃの間の電位差が増幅される。
【００１６】
この後、選択されたワード線ＷＬの電位を立ち下げ、メモリセルに対するアクセスを断ち切る。また、制御信号ＳＥＰを“Ｈ”にし、制御信号ＳＥＮを“Ｌ”にし、センスアンプＳ／Ａを非活性化する。さらに、制御信号ＥＱＬ，ＳＡＥＱＬを“Ｈ”にして、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２に対するイコライズを実行する。
【００１７】
【特許文献１】
特開平５−２９１５３５号公報
【００１８】
【特許文献２】
特開２０００−２１５６７６号公報
【００１９】
【特許文献３】
米国特許第６，１８１，６１８号明細書
【００２０】
【特許文献４】
米国特許第６，２８５，６１３号明細書
【００２１】
【発明が解決しようとする課題】
図１２に示すように、ビット線イコライザＢＬＥ及びセンスアンプイコライザＳＡＥは、共に、ＮチャネルＭＯＳトランジスタのみから構成される。この場合、ＭＯＳトランジスタの閾値電圧に依存してイコライズ動作が遅くなる可能性がある。そこで、これを防ぐため、図１３に示すように、通常、イコライザＢＬＥ，ＳＡＥを制御する制御信号ＥＱＬ，ＳＡＥＱＬの“Ｈ”レベルには、ビット線対ＢＬｔ，ＢＬｃに与える“Ｈ”レベル、即ち、ＶＢＬＨよりも高い電源電位ＶＣＣを用いている。
【００２２】
また、図１１及び図１２に示すように、ビット線イコライザＢＬＥは、通常、センスアンプＳ／Ａに隣接し、かつ、センスアンプＳ／Ａごと（ビット線対ＢＬｔ，ＢＬｃごと）に設けられるが、センスアンプイコライザＳＡＥは、複数のセンスアンプＳ／Ａに対して１個だけ設けられる。このため、センスアンプイコライザＳＡＥは、複数のセンスアンプＳ／Ａおきに設けられた専用領域内に配置される。
【００２３】
図１４は、チップ内におけるセンスアンプＳ／Ａ及びイコライザＢＬＥ，ＳＡＥのレイアウトの例を示している。
【００２４】
上述したように、イコライザＢＬＥ，ＳＡＥにかかる電源電圧ＶＣＣは、センスアンプＳ／Ａにかかる電圧ＶＢＬＨよりも大きくなっている。このため、イコライザＢＬＥ，ＳＡＥを構成するＭＯＳトランジスタのゲート酸化膜は、この電圧ＶＣＣに耐えられる程度の十分な厚さを有していなければならない。一方、センスアンプＳ／Ａには、電圧ＶＢＬＨがかかるため、センスアンプＳ／Ａを構成するＭＯＳトランジスタのゲート酸化膜は、この電圧ＶＢＬＨに耐えられる程度の厚さを有していれば足りる。
【００２５】
しかし、従来では、ＶＣＣとＶＢＬＨとの電位差が小さいことなどの理由から、センスアンプＳ／Ａ、ビット線イコライザＢＬＥ及びセンスアンプイコライザＳＡＥを構成する全てのＭＯＳトランジスタのゲート酸化膜は、電源電圧ＶＣＣに耐えられる程度の厚さを持つように、一律の厚さで形成されていた。また、このように、センスアンプＳ／Ａを構成するＭＯＳトランジスタのゲート酸化膜が厚くても、センスアンプＳ／Ａに関しては、十分な駆動力を確保することができたため、特に、問題は生じなかった。
【００２６】
ところで、近年では、ＬＳＩの微細化、低消費電力化に伴って、電源電圧ＶＣＣは、低下する傾向にあるが、ＤＲＡＭの場合、ワード線に与える電圧は、メモリセルの動作に密接に関係するため、低下させることができない。つまり、ＤＲＡＭでは、ワード線に与える電圧を生成する元となる電源電圧ＶＣＣを低下させることができない。結局、ＤＲＡＭのメモリセルアレイ部においては、ビット線対ＢＬｔ，ＢＬｃに与えるＶＢＬＨの値のみが低下する。
【００２７】
その結果、ＶＢＬＨとＶＣＣとの電位差が広がることになり、センスアンプＳ／Ａを、ゲート酸化膜が厚いＶＣＣタイプＭＯＳトランジスタのみから構成すると、センスアンプＳ／Ａの駆動力が問題となってきた。
【００２８】
この問題を解決するには、センスアンプＳ／Ａには、ゲート酸化膜の厚さがＶＢＬＨに対応した薄いものを用い、イコライザＢＬＥ，ＳＡＥには、ゲート酸化膜の厚さがＶＣＣに対応した厚いものを用いればよい。
【００２９】
図１５は、１組のビット線対に接続されるセンスアンプＳ／Ａとビット線イコライザＢＬＥのレイアウトの例を示している。
【００３０】
厚膜Ｔｒ領域とは、ゲート酸化膜が電源電圧ＶＣＣに耐え得るに十分な厚さを有するＶＣＣタイプＭＯＳトランジスタから構成される領域のことである。薄膜Ｔｒ領域とは、ゲート酸化膜が電圧ＶＢＬＨ（＜ＶＣＣ）に耐え得る十分な厚さを有するＶＢＬＨタイプＭＯＳトランジスタから構成される領域のことである。ＶＢＬＨタイプＭＯＳトランジスタのゲート酸化膜は、ＶＣＣタイプＭＯＳトランジスタのそれよりも薄くなっている。
【００３１】
ビット線イコライザＢＬＥは、厚膜Ｔｒ領域内に形成される。これに対し、センスアンプＳ／Ａは、ビット線対ＢＬｔ，ＢＬｃに“Ｈ”レベルの電位ＶＢＬＨが与えられても、十分な駆動力を確保できるように、薄膜Ｔｒ領域内に形成される。
【００３２】
このように、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタがメモリセルアレイ部に配置される場合、異なる厚さのゲート酸化膜を有するＭＯＳトランジスタの間、即ち、厚膜Ｔｒ領域と薄膜Ｔｒ領域との間には、これらＭＯＳトランジスタを安全に製造するための分離領域が必要になる。この分離領域は、メモリセルアレイ部のＭＯＳトランジスタが全て同じ厚さのゲート酸化膜から構成される場合には、存在しなかった領域である。
【００３３】
図１６は、センスアンプイコライザＳＡＥのレイアウトの例を示している。
【００３４】
センスアンプイコライザＳＡＥは、厚膜Ｔｒ領域Ａ内に形成される。この時、センスアンプＳ／Ａが配置される薄膜Ｔｒ領域Ｂと、センスアンプイコライザＳＡＥが配置される厚膜Ｔｒ領域Ａとは、互いに隣接することになる。このため、これら領域の間には、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタを安全に製造するための分離領域が必要になる。
【００３５】
つまり、従来においては、ビット線イコライザＢＬＥとセンスアンプＳ／Ａとを分離するために、カラム方向に一定幅を有する分離領域が必要になると共に、センスアンプイコライザＳＡＥとセンスアンプＳ／Ａとを分離するために、ロウ方向に一定幅を有する分離領域が必要になる。
【００３６】
このように、ビット線対ＢＬｔ，ＢＬｃの“Ｈ”レベル（ＶＢＬＨ）の低下に依存して、センスアンプＳ／ＡをＶＢＬＨタイプＭＯＳトランジスタから構成すると、メモリセルアレイ部内の分離領域が大きくなり、メモリセルアレイ部のレイアウトサイズが増大するという問題がある。
【００３７】
なお、メモリセルアレイ部のレイアウトサイズの増大を抑えるために、例えば、図１７に示すように、センスアンプイコライザＳＡＥをＶＢＬＨタイプＭＯＳトランジスタのみから構成する例がある。
【００３８】
この場合、センスアンプイコライザＳＡＥを構成する全てのトランジスタを薄膜Ｔｒ領域Ｂ内に配置することができるため、図１６に示すようなロウ方向の分離領域が不要になる。しかし、この方式では、センスアンプイコライザＳＡＥを構成するトランジスタのサイズが小さくなるために、イコライズに要する時間が増大する問題がある。
【００３９】
本発明の目的は、センスアンプを構成するトランジスタのゲート酸化膜の厚さとビット線イコライザを構成するトランジスタのそれとが異なっている場合においても、メモリセルアレイ部のレイアウトサイズの増大がなく、かつ、センスアンプイコライザの駆動力の低下も抑えることができる半導体メモリを提案することにある。
【００４０】
【課題を解決するための手段】
本発明の例に関わる半導体メモリは、メモリセルを有するメモリセルアレイと、前記メモリセルアレイに対して、データの読み／書きを行うためのセンスアンプと、前記メモリセルと前記センスアンプとを接続するためのビット線対と、前記ビット線対の電位をイコライズするためのビット線イコライザと、前記センスアンプの２つの電源ノードの電位をイコライズするためのセンスアンプイコライザとを備え、前記センスアンプイコライザは、薄いゲート酸化膜を有し、前記２つの電源ノードを短絡する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート酸化膜よりも厚いゲート酸化膜を有し、前記２つの電源ノードにプリチャージ電位を与える第２ＭＯＳトランジスタとから構成される。
【００４１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる半導体メモリについて詳細に説明する。
【００４２】
１． 概要
近年、例えば、ＤＲＡＭにおいては、ＬＳＩの動作電圧の低下により、センスアンプを構成するＭＯＳトランジスタのゲート酸化膜の厚さは、ビット線イコライザを構成するＭＯＳトランジスタのそれよりも薄くなっている。この場合、センスアンプイコライザを、同一の厚さのゲート酸化膜を有するＭＯＳトランジスタのみから構成すると、上述したように、デザインルールの制約により、メモリセルアレイ部のレイアウトサイズの増大や、イコライズ速度の低下などを引き起こす。
【００４３】
つまり、センスアンプイコライザを、ビット線イコライザと共に、厚膜Ｔｒ領域内に形成すると、分離領域の増大により、メモリセルアレイ部のレイアウトサイズが増大する。一方、センスアンプイコライザを、センスアンプと共に、薄膜Ｔｒ領域内に形成し、ロウ方向の分離領域をなくすと、センスアンプイコライザを形成する領域が狭くなり、トランジスタサイズが縮小され、結果として、イコライズ速度の低下を引き起こす。
【００４４】
そこで、本発明では、センスアンプイコライザを、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタ、具体的には、厚膜Ｔｒ領域内に形成されるＭＯＳトランジスタと薄膜Ｔｒ領域内に形成されるＭＯＳトランジスタとから構成することにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決する。
【００４５】
２． 第１実施の形態
まず、本発明の第１実施の形態に関わる半導体メモリについて説明する。
【００４６】
図１は、本発明の第１実施の形態に関わる半導体メモリのメモリセルアレイ部のレイアウトを示している。図２は、図１の等価回路を示している。図３は、図２の記号の意味を示している。
【００４７】
本実施の形態の特徴は、センスアンプイコライザＳＡＥが、ゲート酸化膜の厚さが異なる２種類のＭＯＳトランジスタ、具体的には、厚膜Ｔｒ領域Ａ内に形成されるＶＣＣタイプＭＯＳトランジスタと、薄膜Ｔｒ領域Ｂ内に形成されるＶＢＬＨタイプＭＯＳトランジスタとから構成される点にある。
【００４８】
これは、ビット線イコライザＢＬＥが、厚膜Ｔｒ領域Ａ内に形成されるＶＣＣタイプＭＯＳトランジスタから構成され、センスアンプＳ／Ａが、薄膜Ｔｒ領域Ｂ内に形成されるＶＢＬＨタイプＭＯＳトランジスタから構成されることに対応させたものである。
【００４９】
これにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決する。
【００５０】
以下、図１乃至図３を参照しながら、具体的に、メモリセルアレイ部のレイアウトについて説明する。
【００５１】
センスアンプＳ／Ａは、メモリセルアレイ１１に対して、データの読み／書きを行うために、ビット線対ＢＬｔ，ＢＬｃに接続される。センスアンプＳ／Ａは、フリップフロップ接続された２つのインバータ回路Ｐ１，Ｎ１，Ｐ２，Ｎ２から構成される。センスアンプＳ／Ａの電源ノードＰＮ１には、例えば、電位ＶＢＬＨを電源ノードＰＮ１に供給するためのＰチャネルＭＯＳトランジスタＰ３が接続される。センスアンプＳ／Ａの電源ノードＰＮ２には、例えば、接地電位ＶＳＳを電源ノードＰＮ２に供給するためのＮチャネルＭＯＳトランジスタＮ３が接続される。
【００５２】
センスアンプＳ／Ａは、制御信号ＳＥＰ，ＳＥＮにより制御され、かつ、制御信号ＳＥＰが“Ｌ”、制御信号ＳＥＮが“Ｈ”のときに、活性化される。センスアンプＳ／Ａは、ＶＢＬＨにより動作するため、ＶＢＬＨタイプＭＯＳトランジスタのみから構成され、薄膜Ｔｒ領域Ｂ内に形成される。
【００５３】
ビット線イコライザＢＬＥは、ビット線対ＢＬｔ，ＢＬｃの電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ７，Ｎ８，Ｎ９から構成される。ＮチャネルＭＯＳトランジスタＮ７は、ビット線対ＢＬｔ，ＢＬｃを短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ８，Ｎ９は、ビット線対ＢＬｔ，ＢＬｃにプリチャージ電位ＶＢＬを供給する機能を有する。
【００５４】
ビット線イコライザＢＬＥは、制御信号ＥＱＬにより制御され、かつ、制御信号ＥＱＬが“Ｈ”のときに、ビット線対ＢＬｔ，ＢＬｃをプリチャージ電位ＶＢＬにイコライズする。制御信号ＥＱＬの“Ｈ”レベルは、電源電位ＶＣＣであり、その“Ｌ”レベルは、接地電位ＶＳＳであるため、ビット線イコライザＢＬＥは、ＶＣＣタイプＭＯＳトランジスタのみから構成され、厚膜Ｔｒ領域Ａ内に形成される。
【００５５】
センスアンプイコライザＳＡＥは、センスアンプＳ／Ａの２つの電源ノードＰＮ１，ＰＮ２の電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ４４，Ｎ５５，Ｎ６６から構成される。ＮチャネルＭＯＳトランジスタＮ４４は、２つの電源ノードＰＮ１，ＰＮ２を短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ５５，Ｎ６６は、２つの電源ノードＰＮ１，ＰＮ２にプリチャージ電位ＶＢＬを供給する機能を有する。
【００５６】
センスアンプイコライザＳＡＥは、制御信号ＳＡＥＱＬにより制御され、かつ、制御信号ＳＡＥＱＬが“Ｈ”のときに、２つの電源ノードＰＮ１，ＰＮ２をプリチャージ電位ＶＢＬにイコライズする。
【００５７】
センスアンプイコライザＳＡＥは、ＶＢＬＨタイプＭＯＳトランジスタ及びＶＣＣタイプＭＯＳトランジスタから構成される。
【００５８】
即ち、ＶＢＬＨタイプＭＯＳトランジスタであるＭＯＳトランジスタＮ４４は、薄膜Ｔｒ領域Ｂ内に形成され、例えば、センスアンプＳ／Ａに隣接して配置される。ＶＣＣタイプＭＯＳトランジスタであるＭＯＳトランジスタＮ５５，Ｎ６６は、厚膜Ｔｒ領域Ａ内に形成され、例えば、ビット線イコライザＢＬＥに隣接して配置される。
【００５９】
ＭＯＳトランジスタＮ４４は、ＶＢＬＨタイプＭＯＳトランジスタであるため、制御信号ＳＡＥＱＬの“Ｈ”レベルには、ＶＢＬＨ、その“Ｌ”レベルには、ＶＳＳを用いる。
【００６０】
次に、図４の波形図を参照しながら、読み出し動作時における図１乃至図３のメモリセルアレイ部の動作について説明する。
【００６１】
まず、制御信号ＥＱＬ，ＳＡＥＱＬの“Ｈ”によって、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２が、それぞれ、プリチャージ電位ＶＢＬにイコライズされる。ここで、制御信号ＥＱＬの“Ｈ”レベルは、ＶＣＣ、制御信号ＳＡＥＱＬの“Ｈ”レベルは、ＶＢＬＨ（＜ＶＣＣ）となっている。
【００６２】
この後、制御信号ＥＱＬ，ＳＡＥＱＬが“Ｌ”となり、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２のイコライズが、それぞれ解除される。ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２は、プリチャージ電位ＶＢＬで、かつ、フローティング状態となる。
【００６３】
選択されたワード線ＷＬの電位が立ち上がると、ビット線対ＢＬｔ，ＢＬｃの間には、選択されたワード線ＷＬに繋がるメモリセルのデータに応じた電位差が発生する。ビット線対ＢＬｔ，ＢＬｃに十分な電位差が生じたところで、センスアンプＳ／Ａを活性化する。
【００６４】
即ち、制御信号ＳＥＰを“Ｌ”にし、制御信号ＳＥＮを“Ｈ”にすると、電源ノードＰＮ１（ＳＡＰ）が、ＶＢＬＨ、即ち、“Ｈ”、電源ノードＰＮ２（ｂＳＡＮ）が、ＶＳＳ（０Ｖ）、即ち、“Ｌ”になり、センスアンプＳ／Ａが活性化される。その結果、ビット線対ＢＬｔ，ＢＬｃの間の電位差が増幅される。
【００６５】
この後、選択されたワード線ＷＬの電位を立ち下げ、メモリセルに対するアクセスを断ち切る。また、制御信号ＳＥＰを“Ｈ”にし、制御信号ＳＥＮを“Ｌ”にし、センスアンプＳ／Ａを非活性化する。さらに、制御信号ＥＱＬ，ＳＡＥＱＬを“Ｈ”にして、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２に対するイコライズを実行する。
【００６６】
このように、本発明の第１実施の形態では、センスアンプイコライザを、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタから構成することにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決できる。
【００６７】
３． 第２実施の形態
次に、本発明の第２実施の形態に関わる半導体メモリについて説明する。
【００６８】
図５は、本発明の第２実施の形態に関わる半導体メモリのメモリセルアレイ部のレイアウトを示している。図６は、図５のメモリセルアレイ部の等価回路を示している。なお、図３のトランジスタ記号は、図６においても、そのまま当てはまる。
【００６９】
第１実施の形態（図１乃至図３）では、センスアンプイコライザＳＡＥを、ゲート酸化膜の厚さが互いに異なるＶＢＬＨタイプＭＯＳトランジスタＮ４４とＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６とから構成する。その一方で、制御信号ＳＡＥＱＬとしては、ＶＢＬＨ系の２値データ（ＶＢＬＨ，ＶＳＳ）のみを用いる。
【００７０】
しかし、この場合、厚いゲート酸化膜を有するＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６についても、ＶＢＬＨ系の２値データ（ＶＢＬＨ，ＶＳＳ）により制御されることになる。つまり、２値データの“Ｈ”レベルの電位の値が小さいために、センスアンプイコライザＳＡＥ内のＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６の駆動力が十分ではなくなる。
【００７１】
そこで、第２実施の形態では、この問題を解決する技術を提案する。即ち、第２実施の形態では、センスアンプイコライザＳＡＥを制御する制御信号（イコライズ信号）を、それを構成するＭＯＳトランジスタの種類に合わせて、２種類（ＳＡＥＱＬ，ＳＡＥＱＬＣ）用意する。
【００７２】
即ち、制御信号ＳＡＥＱＬは、ＶＢＬＨタイプＭＯＳトランジスタＮ４４を制御するもので、“Ｈ”レベルは、ＶＢＬＨ、“Ｌ”レベルは、ＶＳＳとなる。また、制御信号ＳＡＥＱＬＣは、ＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６を制御するもので、“Ｈ”レベルは、ＶＣＣ、“Ｌ”レベルは、ＶＳＳとなる。
【００７３】
これにより、センスアンプイコライザＳＡＥを、ゲート酸化膜の厚さが異なる複数種類のＭＯＳトランジスタから構成しても、その駆動力を十分に確保することができる。
【００７４】
なお、第２実施の形態におけるメモリセルアレイ部のレイアウト及び回路構成は、第１実施の形態におけるそれと同じであるため、ここでは、その説明については省略する。
【００７５】
図７の波形図を参照しながら、読み出し動作時における図５及び図６のメモリセルアレイ部の動作について説明する。
【００７６】
まず、制御信号ＥＱＬ，ＳＡＥＱＬ，ＳＡＥＱＬＣの“Ｈ”によって、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２が、それぞれ、プリチャージ電位ＶＢＬにイコライズされる。ここで、制御信号ＥＱＬ，ＳＡＥＱＬＣの“Ｈ”レベルは、ＶＣＣ、制御信号ＳＡＥＱＬの“Ｈ”レベルは、ＶＢＬＨ（＜ＶＣＣ）となっている。
【００７７】
この後、制御信号ＥＱＬ，ＳＡＥＱＬ，ＳＡＥＱＬＣが“Ｌ”となり、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２のイコライズが、それぞれ解除される。ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２は、プリチャージ電位ＶＢＬで、かつ、フローティング状態となる。
【００７８】
選択されたワード線ＷＬの電位が立ち上がると、ビット線対ＢＬｔ，ＢＬｃの間には、選択されたワード線ＷＬに繋がるメモリセルのデータに応じた電位差が発生する。ビット線対ＢＬｔ，ＢＬｃに十分な電位差が生じたところで、センスアンプＳ／Ａを活性化する。
【００７９】
即ち、制御信号ＳＥＰを“Ｌ”にし、制御信号ＳＥＮを“Ｈ”にすると、電源ノードＰＮ１（ＳＡＰ）が、ＶＢＬＨ、即ち、“Ｈ”、電源ノードＰＮ２（ｂＳＡＮ）が、ＶＳＳ（０Ｖ）、即ち、“Ｌ”になり、センスアンプＳ／Ａが活性化される。その結果、ビット線対ＢＬｔ，ＢＬｃの間の電位差が増幅される。
【００８０】
この後、選択されたワード線ＷＬの電位を立ち下げ、メモリセルに対するアクセスを断ち切る。また、制御信号ＳＥＰを“Ｈ”にし、制御信号ＳＥＮを“Ｌ”にし、センスアンプＳ／Ａを非活性化する。さらに、制御信号ＥＱＬ，ＳＡＥＱＬ，ＳＡＥＱＬＣを“Ｈ”にして、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２に対するイコライズを実行する。
【００８１】
このように、本発明の第２実施の形態では、センスアンプイコライザを、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタから構成することにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決できる。しかも、センスアンプイコライザについては、それを構成するＭＯＳトランジスタの種類に合わせて、複数の制御信号を用いているため、駆動力が低下することもない。
【００８２】
４． 第３実施の形態
図８及び図９は、本発明の第３実施の形態に関わる半導体メモリの制御信号発生回路を示している。
【００８３】
第３実施の形態は、第２実施の形態に関わる半導体メモリを前提とする。この半導体メモリでは、センスアンプイコライザＳＡＥは、２種類の制御信号ＳＡＥＱＬ，ＳＡＥＱＬＣにより制御される。
【００８４】
ところで、制御信号ＳＡＥＱＬの“Ｈ”レベルと制御信号ＳＡＥＱＬＣの“Ｈ”レベルとの電位差が大きくなると、それらに揺らぎが生じた場合に、電位変化のタイミング（“Ｌ”→“Ｈ”，“Ｈ”→“Ｌ”）が大きくずれる。そこで、レベルシフタを用いて、このタイミングを制御する。
【００８５】
このように、レベルシフタにより、制御信号ＳＡＥＱＬ，ＳＡＥＱＬＣの変化タイミングを制御することにより、ＶＢＬＨのレベルやＶＣＣのレベルが揺らいだときにも、２つの制御信号ＳＡＥＱＬ，ＳＡＥＱＬＣの間のスキューを低減できる。
【００８６】
５． デバイス構造
図１０は、第１乃至第３実施の形態におけるメモリセルアレイ部のデバイス構造の概略を示している。
【００８７】
本例では、メモリセルは、トレンチキャパシタタイプとなっているが、当然に、他のタイプのメモリセル、例えば、スタックキャパシタタイプであってもよい。同図に示すように、厚膜Ｔｒ領域Ａ内に形成される高電圧タイプＮチャネルＭＯＳトランジスタのゲート酸化膜１０Ａは、薄膜Ｔｒ領域Ｂ内に形成される低電圧タイプＮチャネルＭＯＳトランジスタや低電圧タイプＰチャネルＭＯＳトランジスタのゲート酸化膜１０Ｂよりも厚くなっている。
【００８８】
なお、この発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上記実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【００８９】
【発明の効果】
以上、説明したように、本発明によれば、センスアンプを構成するトランジスタのゲート酸化膜の厚さとビット線イコライザを構成するトランジスタのそれとが異なっている場合においても、メモリセルアレイ部のレイアウトサイズの増大がなく、かつ、センスアンプイコライザの駆動力の低下も抑えることができる。
【図面の簡単な説明】
【図１】第１実施の形態に関わるメモリセルアレイ部のレイアウトを示す図。
【図２】図１の等価回路を示す図。
【図３】図２の記号の意味を示す図。
【図４】第１実施の形態に関わるメモリセルアレイ部の動作を示す波形図。
【図５】第２実施の形態に関わるメモリセルアレイ部のレイアウトを示す図。
【図６】図５の等価回路を示す図。
【図７】第２実施の形態に関わるメモリセルアレイ部の動作を示す波形図。
【図８】第３実施の形態に関わる制御信号発生回路の例を示す図。
【図９】第３実施の形態に関わる制御信号発生回路の例を示す図。
【図１０】各実施の形態に関わるメモリセルアレイ部のデバイス構造の例を示す図。
【図１１】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１２】従来のメモリセルアレイ部の等価回路を示す図。
【図１３】従来のメモリセルアレイ部の動作を示す波形図。
【図１４】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１５】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１６】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１７】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【符号の説明】
１０Ａ，１０Ｂ： ゲート酸化膜、 １１： メモリセルアレイ、 １１−１： ｐ型シリコン基板、 １１−２： セルｎウェル領域、 １１−３： セルｐウェル領域、 １１−４： ｎウェル領域、 １１−５： ｐウェル領域、 ＭＣ： メモリセル、 Ｓ／Ａ： センスアンプ、 ＢＬＥ： ビット線イコライザ、 ＳＡＥ： センスアンプイコライザ、 Ｐ１〜Ｐ３： ＰチャネルＭＯＳトランジスタ、 Ｎ１〜Ｎ９： ＮチャネルＭＯＳトランジスタ。
【発明の属する技術分野】
本発明は、低電圧駆動タイプセンスアンプに関し、特に、ダイナミックＲＡＭ（以下、ＤＲＡＭ）に使用される。
【０００２】
【従来の技術】
図１１は、一般的なＤＲＡＭのメモリセルアレイ部のレイアウトの概略を示している。図１２は、メモリセルアレイ部の回路例を示している。
【０００３】
メモリセルアレイ１１は、マトリクス状に配置された複数のメモリセルから構成される。メモリセルアレイ１１上には、ロウ方向に延びる複数のワード線ＷＬとカラム方向に延びる複数のビット線ＢＬとが配置される。複数のビット線ＢＬは、通常、図１２に示すように、２本のビット線ＢＬｔ，ＢＬｃからなるビット線対を構成している。
【０００４】
センスアンプＳ／Ａは、メモリセルアレイ１１に対して、データの読み／書きを行うために、ビット線対ＢＬｔ，ＢＬｃに接続される。本例では、センスアンプＳ／Ａは、フリップフロップ接続された２つのインバータ回路Ｐ１，Ｎ１，Ｐ２，Ｎ２から構成される。センスアンプＳ／Ａの電源ノードＰＮ１には、例えば、電位ＶＢＬＨを電源ノードＰＮ１に供給するためのＰチャネルＭＯＳトランジスタＰ３が接続される。センスアンプＳ／Ａの電源ノードＰＮ２には、例えば、接地電位ＶＳＳを電源ノードＰＮ２に供給するためのＮチャネルＭＯＳトランジスタＮ３が接続される。
【０００５】
センスアンプＳ／Ａは、制御信号ＳＥＰ，ＳＥＮにより制御され、かつ、制御信号ＳＥＰが“Ｌ”、制御信号ＳＥＮが“Ｈ”のときに、活性化される。
【０００６】
センスアンプイコライザＳＡＥは、センスアンプＳ／Ａの２つの電源ノードＰＮ１，ＰＮ２の電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ４，Ｎ５，Ｎ６から構成される。ＮチャネルＭＯＳトランジスタＮ４は、２つの電源ノードＰＮ１，ＰＮ２を短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ５，Ｎ６は、２つの電源ノードＰＮ１，ＰＮ２にプリチャージ電位ＶＢＬを供給する機能を有する。
【０００７】
センスアンプイコライザＳＡＥは、制御信号ＳＡＥＱＬにより制御され、かつ、制御信号ＳＡＥＱＬが“Ｈ”のときに、２つの電源ノードＰＮ１，ＰＮ２をプリチャージ電位ＶＢＬにイコライズする。
【０００８】
ビット線イコライザＢＬＥは、ビット線対ＢＬｔ，ＢＬｃの電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ７，Ｎ８，Ｎ９から構成される。ＮチャネルＭＯＳトランジスタＮ７は、ビット線対ＢＬｔ，ＢＬｃを短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ８，Ｎ９は、ビット線対ＢＬｔ，ＢＬｃにプリチャージ電位ＶＢＬを供給する機能を有する。
【０００９】
ビット線イコライザＢＬＥは、制御信号ＥＱＬにより制御され、かつ、制御信号ＥＱＬが“Ｈ”のときに、ビット線対ＢＬｔ，ＢＬｃをプリチャージ電位ＶＢＬにイコライズする。
【００１０】
なお、メモリセルアレイ部の構成などについては、例えば、特許文献１〜４に記載されている。
【００１１】
次に、図１３の波形図を参照しながら、読み出し動作時における図１２のメモリセルアレイ部の動作について説明する。
【００１２】
まず、制御信号ＥＱＬ，ＳＡＥＱＬの“Ｈ”によって、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２が、それぞれ、プリチャージ電位ＶＢＬにイコライズされる。
【００１３】
この後、制御信号ＥＱＬ，ＳＡＥＱＬが“Ｌ”となり、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２のイコライズが、それぞれ解除される。ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２は、プリチャージ電位ＶＢＬで、かつ、フローティング状態となる。
【００１４】
選択されたワード線ＷＬの電位が立ち上がると、ビット線対ＢＬｔ，ＢＬｃの間には、選択されたワード線ＷＬに繋がるメモリセルのデータに応じた電位差が発生する。ビット線対ＢＬｔ，ＢＬｃに十分な電位差が生じたところで、センスアンプＳ／Ａを活性化する。
【００１５】
即ち、制御信号ＳＥＰを“Ｌ”にし、制御信号ＳＥＮを“Ｈ”にすると、電源ノードＰＮ１（ＳＡＰ）が“Ｈ”、電源ノードＰＮ２（ｂＳＡＮ）が“Ｌ”になり、センスアンプＳ／Ａが活性化される。その結果、ビット線対ＢＬｔ，ＢＬｃの間の電位差が増幅される。
【００１６】
この後、選択されたワード線ＷＬの電位を立ち下げ、メモリセルに対するアクセスを断ち切る。また、制御信号ＳＥＰを“Ｈ”にし、制御信号ＳＥＮを“Ｌ”にし、センスアンプＳ／Ａを非活性化する。さらに、制御信号ＥＱＬ，ＳＡＥＱＬを“Ｈ”にして、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２に対するイコライズを実行する。
【００１７】
【特許文献１】
特開平５−２９１５３５号公報
【００１８】
【特許文献２】
特開２０００−２１５６７６号公報
【００１９】
【特許文献３】
米国特許第６，１８１，６１８号明細書
【００２０】
【特許文献４】
米国特許第６，２８５，６１３号明細書
【００２１】
【発明が解決しようとする課題】
図１２に示すように、ビット線イコライザＢＬＥ及びセンスアンプイコライザＳＡＥは、共に、ＮチャネルＭＯＳトランジスタのみから構成される。この場合、ＭＯＳトランジスタの閾値電圧に依存してイコライズ動作が遅くなる可能性がある。そこで、これを防ぐため、図１３に示すように、通常、イコライザＢＬＥ，ＳＡＥを制御する制御信号ＥＱＬ，ＳＡＥＱＬの“Ｈ”レベルには、ビット線対ＢＬｔ，ＢＬｃに与える“Ｈ”レベル、即ち、ＶＢＬＨよりも高い電源電位ＶＣＣを用いている。
【００２２】
また、図１１及び図１２に示すように、ビット線イコライザＢＬＥは、通常、センスアンプＳ／Ａに隣接し、かつ、センスアンプＳ／Ａごと（ビット線対ＢＬｔ，ＢＬｃごと）に設けられるが、センスアンプイコライザＳＡＥは、複数のセンスアンプＳ／Ａに対して１個だけ設けられる。このため、センスアンプイコライザＳＡＥは、複数のセンスアンプＳ／Ａおきに設けられた専用領域内に配置される。
【００２３】
図１４は、チップ内におけるセンスアンプＳ／Ａ及びイコライザＢＬＥ，ＳＡＥのレイアウトの例を示している。
【００２４】
上述したように、イコライザＢＬＥ，ＳＡＥにかかる電源電圧ＶＣＣは、センスアンプＳ／Ａにかかる電圧ＶＢＬＨよりも大きくなっている。このため、イコライザＢＬＥ，ＳＡＥを構成するＭＯＳトランジスタのゲート酸化膜は、この電圧ＶＣＣに耐えられる程度の十分な厚さを有していなければならない。一方、センスアンプＳ／Ａには、電圧ＶＢＬＨがかかるため、センスアンプＳ／Ａを構成するＭＯＳトランジスタのゲート酸化膜は、この電圧ＶＢＬＨに耐えられる程度の厚さを有していれば足りる。
【００２５】
しかし、従来では、ＶＣＣとＶＢＬＨとの電位差が小さいことなどの理由から、センスアンプＳ／Ａ、ビット線イコライザＢＬＥ及びセンスアンプイコライザＳＡＥを構成する全てのＭＯＳトランジスタのゲート酸化膜は、電源電圧ＶＣＣに耐えられる程度の厚さを持つように、一律の厚さで形成されていた。また、このように、センスアンプＳ／Ａを構成するＭＯＳトランジスタのゲート酸化膜が厚くても、センスアンプＳ／Ａに関しては、十分な駆動力を確保することができたため、特に、問題は生じなかった。
【００２６】
ところで、近年では、ＬＳＩの微細化、低消費電力化に伴って、電源電圧ＶＣＣは、低下する傾向にあるが、ＤＲＡＭの場合、ワード線に与える電圧は、メモリセルの動作に密接に関係するため、低下させることができない。つまり、ＤＲＡＭでは、ワード線に与える電圧を生成する元となる電源電圧ＶＣＣを低下させることができない。結局、ＤＲＡＭのメモリセルアレイ部においては、ビット線対ＢＬｔ，ＢＬｃに与えるＶＢＬＨの値のみが低下する。
【００２７】
その結果、ＶＢＬＨとＶＣＣとの電位差が広がることになり、センスアンプＳ／Ａを、ゲート酸化膜が厚いＶＣＣタイプＭＯＳトランジスタのみから構成すると、センスアンプＳ／Ａの駆動力が問題となってきた。
【００２８】
この問題を解決するには、センスアンプＳ／Ａには、ゲート酸化膜の厚さがＶＢＬＨに対応した薄いものを用い、イコライザＢＬＥ，ＳＡＥには、ゲート酸化膜の厚さがＶＣＣに対応した厚いものを用いればよい。
【００２９】
図１５は、１組のビット線対に接続されるセンスアンプＳ／Ａとビット線イコライザＢＬＥのレイアウトの例を示している。
【００３０】
厚膜Ｔｒ領域とは、ゲート酸化膜が電源電圧ＶＣＣに耐え得るに十分な厚さを有するＶＣＣタイプＭＯＳトランジスタから構成される領域のことである。薄膜Ｔｒ領域とは、ゲート酸化膜が電圧ＶＢＬＨ（＜ＶＣＣ）に耐え得る十分な厚さを有するＶＢＬＨタイプＭＯＳトランジスタから構成される領域のことである。ＶＢＬＨタイプＭＯＳトランジスタのゲート酸化膜は、ＶＣＣタイプＭＯＳトランジスタのそれよりも薄くなっている。
【００３１】
ビット線イコライザＢＬＥは、厚膜Ｔｒ領域内に形成される。これに対し、センスアンプＳ／Ａは、ビット線対ＢＬｔ，ＢＬｃに“Ｈ”レベルの電位ＶＢＬＨが与えられても、十分な駆動力を確保できるように、薄膜Ｔｒ領域内に形成される。
【００３２】
このように、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタがメモリセルアレイ部に配置される場合、異なる厚さのゲート酸化膜を有するＭＯＳトランジスタの間、即ち、厚膜Ｔｒ領域と薄膜Ｔｒ領域との間には、これらＭＯＳトランジスタを安全に製造するための分離領域が必要になる。この分離領域は、メモリセルアレイ部のＭＯＳトランジスタが全て同じ厚さのゲート酸化膜から構成される場合には、存在しなかった領域である。
【００３３】
図１６は、センスアンプイコライザＳＡＥのレイアウトの例を示している。
【００３４】
センスアンプイコライザＳＡＥは、厚膜Ｔｒ領域Ａ内に形成される。この時、センスアンプＳ／Ａが配置される薄膜Ｔｒ領域Ｂと、センスアンプイコライザＳＡＥが配置される厚膜Ｔｒ領域Ａとは、互いに隣接することになる。このため、これら領域の間には、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタを安全に製造するための分離領域が必要になる。
【００３５】
つまり、従来においては、ビット線イコライザＢＬＥとセンスアンプＳ／Ａとを分離するために、カラム方向に一定幅を有する分離領域が必要になると共に、センスアンプイコライザＳＡＥとセンスアンプＳ／Ａとを分離するために、ロウ方向に一定幅を有する分離領域が必要になる。
【００３６】
このように、ビット線対ＢＬｔ，ＢＬｃの“Ｈ”レベル（ＶＢＬＨ）の低下に依存して、センスアンプＳ／ＡをＶＢＬＨタイプＭＯＳトランジスタから構成すると、メモリセルアレイ部内の分離領域が大きくなり、メモリセルアレイ部のレイアウトサイズが増大するという問題がある。
【００３７】
なお、メモリセルアレイ部のレイアウトサイズの増大を抑えるために、例えば、図１７に示すように、センスアンプイコライザＳＡＥをＶＢＬＨタイプＭＯＳトランジスタのみから構成する例がある。
【００３８】
この場合、センスアンプイコライザＳＡＥを構成する全てのトランジスタを薄膜Ｔｒ領域Ｂ内に配置することができるため、図１６に示すようなロウ方向の分離領域が不要になる。しかし、この方式では、センスアンプイコライザＳＡＥを構成するトランジスタのサイズが小さくなるために、イコライズに要する時間が増大する問題がある。
【００３９】
本発明の目的は、センスアンプを構成するトランジスタのゲート酸化膜の厚さとビット線イコライザを構成するトランジスタのそれとが異なっている場合においても、メモリセルアレイ部のレイアウトサイズの増大がなく、かつ、センスアンプイコライザの駆動力の低下も抑えることができる半導体メモリを提案することにある。
【００４０】
【課題を解決するための手段】
本発明の例に関わる半導体メモリは、メモリセルを有するメモリセルアレイと、前記メモリセルアレイに対して、データの読み／書きを行うためのセンスアンプと、前記メモリセルと前記センスアンプとを接続するためのビット線対と、前記ビット線対の電位をイコライズするためのビット線イコライザと、前記センスアンプの２つの電源ノードの電位をイコライズするためのセンスアンプイコライザとを備え、前記センスアンプイコライザは、薄いゲート酸化膜を有し、前記２つの電源ノードを短絡する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート酸化膜よりも厚いゲート酸化膜を有し、前記２つの電源ノードにプリチャージ電位を与える第２ＭＯＳトランジスタとから構成される。
【００４１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる半導体メモリについて詳細に説明する。
【００４２】
１． 概要
近年、例えば、ＤＲＡＭにおいては、ＬＳＩの動作電圧の低下により、センスアンプを構成するＭＯＳトランジスタのゲート酸化膜の厚さは、ビット線イコライザを構成するＭＯＳトランジスタのそれよりも薄くなっている。この場合、センスアンプイコライザを、同一の厚さのゲート酸化膜を有するＭＯＳトランジスタのみから構成すると、上述したように、デザインルールの制約により、メモリセルアレイ部のレイアウトサイズの増大や、イコライズ速度の低下などを引き起こす。
【００４３】
つまり、センスアンプイコライザを、ビット線イコライザと共に、厚膜Ｔｒ領域内に形成すると、分離領域の増大により、メモリセルアレイ部のレイアウトサイズが増大する。一方、センスアンプイコライザを、センスアンプと共に、薄膜Ｔｒ領域内に形成し、ロウ方向の分離領域をなくすと、センスアンプイコライザを形成する領域が狭くなり、トランジスタサイズが縮小され、結果として、イコライズ速度の低下を引き起こす。
【００４４】
そこで、本発明では、センスアンプイコライザを、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタ、具体的には、厚膜Ｔｒ領域内に形成されるＭＯＳトランジスタと薄膜Ｔｒ領域内に形成されるＭＯＳトランジスタとから構成することにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決する。
【００４５】
２． 第１実施の形態
まず、本発明の第１実施の形態に関わる半導体メモリについて説明する。
【００４６】
図１は、本発明の第１実施の形態に関わる半導体メモリのメモリセルアレイ部のレイアウトを示している。図２は、図１の等価回路を示している。図３は、図２の記号の意味を示している。
【００４７】
本実施の形態の特徴は、センスアンプイコライザＳＡＥが、ゲート酸化膜の厚さが異なる２種類のＭＯＳトランジスタ、具体的には、厚膜Ｔｒ領域Ａ内に形成されるＶＣＣタイプＭＯＳトランジスタと、薄膜Ｔｒ領域Ｂ内に形成されるＶＢＬＨタイプＭＯＳトランジスタとから構成される点にある。
【００４８】
これは、ビット線イコライザＢＬＥが、厚膜Ｔｒ領域Ａ内に形成されるＶＣＣタイプＭＯＳトランジスタから構成され、センスアンプＳ／Ａが、薄膜Ｔｒ領域Ｂ内に形成されるＶＢＬＨタイプＭＯＳトランジスタから構成されることに対応させたものである。
【００４９】
これにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決する。
【００５０】
以下、図１乃至図３を参照しながら、具体的に、メモリセルアレイ部のレイアウトについて説明する。
【００５１】
センスアンプＳ／Ａは、メモリセルアレイ１１に対して、データの読み／書きを行うために、ビット線対ＢＬｔ，ＢＬｃに接続される。センスアンプＳ／Ａは、フリップフロップ接続された２つのインバータ回路Ｐ１，Ｎ１，Ｐ２，Ｎ２から構成される。センスアンプＳ／Ａの電源ノードＰＮ１には、例えば、電位ＶＢＬＨを電源ノードＰＮ１に供給するためのＰチャネルＭＯＳトランジスタＰ３が接続される。センスアンプＳ／Ａの電源ノードＰＮ２には、例えば、接地電位ＶＳＳを電源ノードＰＮ２に供給するためのＮチャネルＭＯＳトランジスタＮ３が接続される。
【００５２】
センスアンプＳ／Ａは、制御信号ＳＥＰ，ＳＥＮにより制御され、かつ、制御信号ＳＥＰが“Ｌ”、制御信号ＳＥＮが“Ｈ”のときに、活性化される。センスアンプＳ／Ａは、ＶＢＬＨにより動作するため、ＶＢＬＨタイプＭＯＳトランジスタのみから構成され、薄膜Ｔｒ領域Ｂ内に形成される。
【００５３】
ビット線イコライザＢＬＥは、ビット線対ＢＬｔ，ＢＬｃの電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ７，Ｎ８，Ｎ９から構成される。ＮチャネルＭＯＳトランジスタＮ７は、ビット線対ＢＬｔ，ＢＬｃを短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ８，Ｎ９は、ビット線対ＢＬｔ，ＢＬｃにプリチャージ電位ＶＢＬを供給する機能を有する。
【００５４】
ビット線イコライザＢＬＥは、制御信号ＥＱＬにより制御され、かつ、制御信号ＥＱＬが“Ｈ”のときに、ビット線対ＢＬｔ，ＢＬｃをプリチャージ電位ＶＢＬにイコライズする。制御信号ＥＱＬの“Ｈ”レベルは、電源電位ＶＣＣであり、その“Ｌ”レベルは、接地電位ＶＳＳであるため、ビット線イコライザＢＬＥは、ＶＣＣタイプＭＯＳトランジスタのみから構成され、厚膜Ｔｒ領域Ａ内に形成される。
【００５５】
センスアンプイコライザＳＡＥは、センスアンプＳ／Ａの２つの電源ノードＰＮ１，ＰＮ２の電位をイコライズする機能を有し、ＮチャネルＭＯＳトランジスタＮ４４，Ｎ５５，Ｎ６６から構成される。ＮチャネルＭＯＳトランジスタＮ４４は、２つの電源ノードＰＮ１，ＰＮ２を短絡する機能を有し、ＮチャネルＭＯＳトランジスタＮ５５，Ｎ６６は、２つの電源ノードＰＮ１，ＰＮ２にプリチャージ電位ＶＢＬを供給する機能を有する。
【００５６】
センスアンプイコライザＳＡＥは、制御信号ＳＡＥＱＬにより制御され、かつ、制御信号ＳＡＥＱＬが“Ｈ”のときに、２つの電源ノードＰＮ１，ＰＮ２をプリチャージ電位ＶＢＬにイコライズする。
【００５７】
センスアンプイコライザＳＡＥは、ＶＢＬＨタイプＭＯＳトランジスタ及びＶＣＣタイプＭＯＳトランジスタから構成される。
【００５８】
即ち、ＶＢＬＨタイプＭＯＳトランジスタであるＭＯＳトランジスタＮ４４は、薄膜Ｔｒ領域Ｂ内に形成され、例えば、センスアンプＳ／Ａに隣接して配置される。ＶＣＣタイプＭＯＳトランジスタであるＭＯＳトランジスタＮ５５，Ｎ６６は、厚膜Ｔｒ領域Ａ内に形成され、例えば、ビット線イコライザＢＬＥに隣接して配置される。
【００５９】
ＭＯＳトランジスタＮ４４は、ＶＢＬＨタイプＭＯＳトランジスタであるため、制御信号ＳＡＥＱＬの“Ｈ”レベルには、ＶＢＬＨ、その“Ｌ”レベルには、ＶＳＳを用いる。
【００６０】
次に、図４の波形図を参照しながら、読み出し動作時における図１乃至図３のメモリセルアレイ部の動作について説明する。
【００６１】
まず、制御信号ＥＱＬ，ＳＡＥＱＬの“Ｈ”によって、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２が、それぞれ、プリチャージ電位ＶＢＬにイコライズされる。ここで、制御信号ＥＱＬの“Ｈ”レベルは、ＶＣＣ、制御信号ＳＡＥＱＬの“Ｈ”レベルは、ＶＢＬＨ（＜ＶＣＣ）となっている。
【００６２】
この後、制御信号ＥＱＬ，ＳＡＥＱＬが“Ｌ”となり、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２のイコライズが、それぞれ解除される。ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２は、プリチャージ電位ＶＢＬで、かつ、フローティング状態となる。
【００６３】
選択されたワード線ＷＬの電位が立ち上がると、ビット線対ＢＬｔ，ＢＬｃの間には、選択されたワード線ＷＬに繋がるメモリセルのデータに応じた電位差が発生する。ビット線対ＢＬｔ，ＢＬｃに十分な電位差が生じたところで、センスアンプＳ／Ａを活性化する。
【００６４】
即ち、制御信号ＳＥＰを“Ｌ”にし、制御信号ＳＥＮを“Ｈ”にすると、電源ノードＰＮ１（ＳＡＰ）が、ＶＢＬＨ、即ち、“Ｈ”、電源ノードＰＮ２（ｂＳＡＮ）が、ＶＳＳ（０Ｖ）、即ち、“Ｌ”になり、センスアンプＳ／Ａが活性化される。その結果、ビット線対ＢＬｔ，ＢＬｃの間の電位差が増幅される。
【００６５】
この後、選択されたワード線ＷＬの電位を立ち下げ、メモリセルに対するアクセスを断ち切る。また、制御信号ＳＥＰを“Ｈ”にし、制御信号ＳＥＮを“Ｌ”にし、センスアンプＳ／Ａを非活性化する。さらに、制御信号ＥＱＬ，ＳＡＥＱＬを“Ｈ”にして、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２に対するイコライズを実行する。
【００６６】
このように、本発明の第１実施の形態では、センスアンプイコライザを、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタから構成することにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決できる。
【００６７】
３． 第２実施の形態
次に、本発明の第２実施の形態に関わる半導体メモリについて説明する。
【００６８】
図５は、本発明の第２実施の形態に関わる半導体メモリのメモリセルアレイ部のレイアウトを示している。図６は、図５のメモリセルアレイ部の等価回路を示している。なお、図３のトランジスタ記号は、図６においても、そのまま当てはまる。
【００６９】
第１実施の形態（図１乃至図３）では、センスアンプイコライザＳＡＥを、ゲート酸化膜の厚さが互いに異なるＶＢＬＨタイプＭＯＳトランジスタＮ４４とＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６とから構成する。その一方で、制御信号ＳＡＥＱＬとしては、ＶＢＬＨ系の２値データ（ＶＢＬＨ，ＶＳＳ）のみを用いる。
【００７０】
しかし、この場合、厚いゲート酸化膜を有するＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６についても、ＶＢＬＨ系の２値データ（ＶＢＬＨ，ＶＳＳ）により制御されることになる。つまり、２値データの“Ｈ”レベルの電位の値が小さいために、センスアンプイコライザＳＡＥ内のＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６の駆動力が十分ではなくなる。
【００７１】
そこで、第２実施の形態では、この問題を解決する技術を提案する。即ち、第２実施の形態では、センスアンプイコライザＳＡＥを制御する制御信号（イコライズ信号）を、それを構成するＭＯＳトランジスタの種類に合わせて、２種類（ＳＡＥＱＬ，ＳＡＥＱＬＣ）用意する。
【００７２】
即ち、制御信号ＳＡＥＱＬは、ＶＢＬＨタイプＭＯＳトランジスタＮ４４を制御するもので、“Ｈ”レベルは、ＶＢＬＨ、“Ｌ”レベルは、ＶＳＳとなる。また、制御信号ＳＡＥＱＬＣは、ＶＣＣタイプＭＯＳトランジスタＮ５５，Ｎ６６を制御するもので、“Ｈ”レベルは、ＶＣＣ、“Ｌ”レベルは、ＶＳＳとなる。
【００７３】
これにより、センスアンプイコライザＳＡＥを、ゲート酸化膜の厚さが異なる複数種類のＭＯＳトランジスタから構成しても、その駆動力を十分に確保することができる。
【００７４】
なお、第２実施の形態におけるメモリセルアレイ部のレイアウト及び回路構成は、第１実施の形態におけるそれと同じであるため、ここでは、その説明については省略する。
【００７５】
図７の波形図を参照しながら、読み出し動作時における図５及び図６のメモリセルアレイ部の動作について説明する。
【００７６】
まず、制御信号ＥＱＬ，ＳＡＥＱＬ，ＳＡＥＱＬＣの“Ｈ”によって、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２が、それぞれ、プリチャージ電位ＶＢＬにイコライズされる。ここで、制御信号ＥＱＬ，ＳＡＥＱＬＣの“Ｈ”レベルは、ＶＣＣ、制御信号ＳＡＥＱＬの“Ｈ”レベルは、ＶＢＬＨ（＜ＶＣＣ）となっている。
【００７７】
この後、制御信号ＥＱＬ，ＳＡＥＱＬ，ＳＡＥＱＬＣが“Ｌ”となり、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２のイコライズが、それぞれ解除される。ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２は、プリチャージ電位ＶＢＬで、かつ、フローティング状態となる。
【００７８】
選択されたワード線ＷＬの電位が立ち上がると、ビット線対ＢＬｔ，ＢＬｃの間には、選択されたワード線ＷＬに繋がるメモリセルのデータに応じた電位差が発生する。ビット線対ＢＬｔ，ＢＬｃに十分な電位差が生じたところで、センスアンプＳ／Ａを活性化する。
【００７９】
即ち、制御信号ＳＥＰを“Ｌ”にし、制御信号ＳＥＮを“Ｈ”にすると、電源ノードＰＮ１（ＳＡＰ）が、ＶＢＬＨ、即ち、“Ｈ”、電源ノードＰＮ２（ｂＳＡＮ）が、ＶＳＳ（０Ｖ）、即ち、“Ｌ”になり、センスアンプＳ／Ａが活性化される。その結果、ビット線対ＢＬｔ，ＢＬｃの間の電位差が増幅される。
【００８０】
この後、選択されたワード線ＷＬの電位を立ち下げ、メモリセルに対するアクセスを断ち切る。また、制御信号ＳＥＰを“Ｈ”にし、制御信号ＳＥＮを“Ｌ”にし、センスアンプＳ／Ａを非活性化する。さらに、制御信号ＥＱＬ，ＳＡＥＱＬ，ＳＡＥＱＬＣを“Ｈ”にして、ビット線対ＢＬｔ，ＢＬｃ及びセンスアンプＳ／Ａの電源ノードＰＮ１，ＰＮ２に対するイコライズを実行する。
【００８１】
このように、本発明の第２実施の形態では、センスアンプイコライザを、ゲート酸化膜の厚さが異なる複数のＭＯＳトランジスタから構成することにより、メモリセルアレイ部のレイアウトサイズの増大の問題と、センスアンプに対するイコライズ速度の低下の問題とを同時に解決できる。しかも、センスアンプイコライザについては、それを構成するＭＯＳトランジスタの種類に合わせて、複数の制御信号を用いているため、駆動力が低下することもない。
【００８２】
４． 第３実施の形態
図８及び図９は、本発明の第３実施の形態に関わる半導体メモリの制御信号発生回路を示している。
【００８３】
第３実施の形態は、第２実施の形態に関わる半導体メモリを前提とする。この半導体メモリでは、センスアンプイコライザＳＡＥは、２種類の制御信号ＳＡＥＱＬ，ＳＡＥＱＬＣにより制御される。
【００８４】
ところで、制御信号ＳＡＥＱＬの“Ｈ”レベルと制御信号ＳＡＥＱＬＣの“Ｈ”レベルとの電位差が大きくなると、それらに揺らぎが生じた場合に、電位変化のタイミング（“Ｌ”→“Ｈ”，“Ｈ”→“Ｌ”）が大きくずれる。そこで、レベルシフタを用いて、このタイミングを制御する。
【００８５】
このように、レベルシフタにより、制御信号ＳＡＥＱＬ，ＳＡＥＱＬＣの変化タイミングを制御することにより、ＶＢＬＨのレベルやＶＣＣのレベルが揺らいだときにも、２つの制御信号ＳＡＥＱＬ，ＳＡＥＱＬＣの間のスキューを低減できる。
【００８６】
５． デバイス構造
図１０は、第１乃至第３実施の形態におけるメモリセルアレイ部のデバイス構造の概略を示している。
【００８７】
本例では、メモリセルは、トレンチキャパシタタイプとなっているが、当然に、他のタイプのメモリセル、例えば、スタックキャパシタタイプであってもよい。同図に示すように、厚膜Ｔｒ領域Ａ内に形成される高電圧タイプＮチャネルＭＯＳトランジスタのゲート酸化膜１０Ａは、薄膜Ｔｒ領域Ｂ内に形成される低電圧タイプＮチャネルＭＯＳトランジスタや低電圧タイプＰチャネルＭＯＳトランジスタのゲート酸化膜１０Ｂよりも厚くなっている。
【００８８】
なお、この発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上記実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【００８９】
【発明の効果】
以上、説明したように、本発明によれば、センスアンプを構成するトランジスタのゲート酸化膜の厚さとビット線イコライザを構成するトランジスタのそれとが異なっている場合においても、メモリセルアレイ部のレイアウトサイズの増大がなく、かつ、センスアンプイコライザの駆動力の低下も抑えることができる。
【図面の簡単な説明】
【図１】第１実施の形態に関わるメモリセルアレイ部のレイアウトを示す図。
【図２】図１の等価回路を示す図。
【図３】図２の記号の意味を示す図。
【図４】第１実施の形態に関わるメモリセルアレイ部の動作を示す波形図。
【図５】第２実施の形態に関わるメモリセルアレイ部のレイアウトを示す図。
【図６】図５の等価回路を示す図。
【図７】第２実施の形態に関わるメモリセルアレイ部の動作を示す波形図。
【図８】第３実施の形態に関わる制御信号発生回路の例を示す図。
【図９】第３実施の形態に関わる制御信号発生回路の例を示す図。
【図１０】各実施の形態に関わるメモリセルアレイ部のデバイス構造の例を示す図。
【図１１】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１２】従来のメモリセルアレイ部の等価回路を示す図。
【図１３】従来のメモリセルアレイ部の動作を示す波形図。
【図１４】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１５】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１６】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【図１７】従来のメモリセルアレイ部のレイアウトの概要を示す図。
【符号の説明】
１０Ａ，１０Ｂ： ゲート酸化膜、 １１： メモリセルアレイ、 １１−１： ｐ型シリコン基板、 １１−２： セルｎウェル領域、 １１−３： セルｐウェル領域、 １１−４： ｎウェル領域、 １１−５： ｐウェル領域、 ＭＣ： メモリセル、 Ｓ／Ａ： センスアンプ、 ＢＬＥ： ビット線イコライザ、 ＳＡＥ： センスアンプイコライザ、 Ｐ１〜Ｐ３： ＰチャネルＭＯＳトランジスタ、 Ｎ１〜Ｎ９： ＮチャネルＭＯＳトランジスタ。
Claims (9)
- メモリセルを有するメモリセルアレイと、前記メモリセルアレイに対して、データの読み／書きを行うためのセンスアンプと、前記メモリセルと前記センスアンプとを接続するためのビット線対と、前記ビット線対の電位をイコライズするためのビット線イコライザと、前記センスアンプの２つの電源ノードの電位をイコライズするためのセンスアンプイコライザとを具備し、
前記センスアンプイコライザは、
薄いゲート酸化膜を有し、前記２つの電源ノードを短絡する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート酸化膜よりも厚いゲート酸化膜を有し、前記２つの電源ノードにプリチャージ電位を与える第２ＭＯＳトランジスタとから構成される
ことを特徴とする半導体メモリ。 - 前記センスアンプイコライザを構成する前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとは、論理振幅が異なる複数の制御信号により制御されることを特徴とする請求項1に記載の半導体メモリ。
- 前記複数の制御信号は、１つの入力信号に基づいて生成されることを特徴とする請求項２に記載の半導体メモリ。
- 前記複数の制御信号のうちの少なくとも１つは、複数のレベルシフタにより生成されることを特徴とする請求項３に記載の半導体メモリ。
- 前記第１ＭＯＳトランジスタは、前記センスアンプの形成領域に隣接して配置され、前記第２ＭＯＳトランジスタは、前記ビット線イコライザの形成領域に隣接して配置されることを特徴とする請求項１に記載の半導体メモリ。
- 前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとの間、及び、前記センスアンプの形成領域と前記ビット線イコライザの形成領域との間には、それぞれ、分離領域が配置されることを特徴とする請求項５に記載の半導体メモリ。
- 前記センスアンプは、前記第１ＭＯＳトランジスタと同じ厚さのゲート酸化膜を有するＭＯＳトランジスタから構成され、前記ビット線イコライザは、前記第２ＭＯＳトランジスタと同じ厚さのゲート酸化膜を有するＭＯＳトランジスタから構成されることを特徴とする請求項６に記載の半導体メモリ。
- マトリクス状に配置された複数のメモリセルから構成されるメモリセルアレイと、前記メモリセルアレイに対して、データの読み／書きを行うための複数のセンスアンプと、前記複数のメモリセルと前記複数のセンスアンプとを接続するための複数のビット線対と、前記複数のビット線対の電位をイコライズするための複数のビット線イコライザと、前記複数のセンスアンプのうちの少なくとも１つについて、２つの電源ノードの電位をイコライズするためのセンスアンプイコライザとを具備し、
前記センスアンプイコライザは、
薄いゲート酸化膜を有し、前記２つの電源ノードを短絡する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート酸化膜よりも厚いゲート酸化膜を有し、前記２つの電源ノードにプリチャージ電位を与える第２ＭＯＳトランジスタとから構成される
ことを特徴とする半導体メモリ。 - 前記センスアンプイコライザの形成領域は、前記複数のセンスアンプの形成領域の間に配置されることを特徴とする請求項８に記載の半導体メモリ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003146490A JP3967693B2 (ja) | 2003-05-23 | 2003-05-23 | 半導体メモリ |
| US10/622,694 US6990028B2 (en) | 2003-05-23 | 2003-07-21 | Semiconductor memory with sense amplifier equalizer having transistors with gate oxide films of different thicknesses |
| US11/209,753 US7099217B2 (en) | 2003-05-23 | 2005-08-24 | Semiconductor memory with sense amplifier equalizer having transistors with gate oxide films of different thicknesses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003146490A JP3967693B2 (ja) | 2003-05-23 | 2003-05-23 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004348896A JP2004348896A (ja) | 2004-12-09 |
| JP3967693B2 true JP3967693B2 (ja) | 2007-08-29 |
Family
ID=33447586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003146490A Expired - Fee Related JP3967693B2 (ja) | 2003-05-23 | 2003-05-23 | 半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6990028B2 (ja) |
| JP (1) | JP3967693B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3967693B2 (ja) * | 2003-05-23 | 2007-08-29 | 株式会社東芝 | 半導体メモリ |
| JP2006186445A (ja) * | 2004-12-27 | 2006-07-13 | Sanyo Electric Co Ltd | フリップフロップ回路 |
| US8202535B2 (en) * | 2006-01-06 | 2012-06-19 | Acelrx Pharmaceuticals, Inc. | Small-volume oral transmucosal dosage forms |
| KR100752669B1 (ko) * | 2006-08-22 | 2007-08-29 | 삼성전자주식회사 | 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프 |
| JP2008052810A (ja) * | 2006-08-24 | 2008-03-06 | Nec Electronics Corp | イコライズ回路及びその制御方法 |
| KR100881197B1 (ko) * | 2007-06-12 | 2009-02-05 | 삼성전자주식회사 | 프리차지 시간을 감소시키는 반도체 메모리 장치 |
| JP5465919B2 (ja) | 2009-05-14 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体集積装置 |
| JP5710945B2 (ja) * | 2010-11-25 | 2015-04-30 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| US9214219B2 (en) * | 2011-08-30 | 2015-12-15 | Rambus Inc. | Distributed sub-page selection |
| JP5710681B2 (ja) * | 2013-04-19 | 2015-04-30 | ルネサスエレクトロニクス株式会社 | 半導体集積装置 |
| JP6106043B2 (ja) | 2013-07-25 | 2017-03-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| TWI630607B (zh) * | 2016-09-09 | 2018-07-21 | 東芝記憶體股份有限公司 | Memory device |
| US10038005B1 (en) | 2017-06-12 | 2018-07-31 | Sandisk Technologies Llc | Sense circuit having bit line clamp transistors with different threshold voltages for selectively boosting current in NAND strings |
| US10559348B2 (en) * | 2018-05-16 | 2020-02-11 | Intel Corporation | System, apparatus and method for simultaneous read and precharge of a memory |
| CN116936566A (zh) * | 2022-04-07 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体结构版图及半导体结构 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US633662A (en) * | 1899-07-24 | 1899-09-26 | Joseph Schneible | Regulating-valve. |
| JPH05291535A (ja) | 1992-04-15 | 1993-11-05 | Nec Corp | 半導体記憶装置 |
| JP3302734B2 (ja) * | 1992-09-16 | 2002-07-15 | 株式会社東芝 | 半導体記憶装置 |
| JP3305449B2 (ja) | 1993-09-17 | 2002-07-22 | 富士通株式会社 | 半導体記憶装置 |
| JP3782227B2 (ja) | 1997-03-11 | 2006-06-07 | 株式会社東芝 | 半導体記憶装置 |
| KR100279058B1 (ko) * | 1998-07-13 | 2001-01-15 | 윤종용 | 낮은 전원 전압 하에서 고속 쓰기/읽기 동작을 수행하는 반도체메모리 장치 |
| US6295231B1 (en) * | 1998-07-17 | 2001-09-25 | Kabushiki Kaisha Toshiba | High-speed cycle clock-synchronous memory device |
| JP2000195284A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | ラッチ型レベルシフト回路 |
| JP2000215676A (ja) | 1999-01-14 | 2000-08-04 | Sharp Corp | 半導体記憶装置 |
| JP4034476B2 (ja) | 1999-06-29 | 2008-01-16 | 株式会社東芝 | 半導体記憶装置 |
| JP2001298096A (ja) * | 2000-04-17 | 2001-10-26 | Nec Corp | 半導体装置の製造方法 |
| JP3967693B2 (ja) * | 2003-05-23 | 2007-08-29 | 株式会社東芝 | 半導体メモリ |
-
2003
- 2003-05-23 JP JP2003146490A patent/JP3967693B2/ja not_active Expired - Fee Related
- 2003-07-21 US US10/622,694 patent/US6990028B2/en not_active Expired - Fee Related
-
2005
- 2005-08-24 US US11/209,753 patent/US7099217B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7099217B2 (en) | 2006-08-29 |
| US20040233753A1 (en) | 2004-11-25 |
| JP2004348896A (ja) | 2004-12-09 |
| US20050281107A1 (en) | 2005-12-22 |
| US6990028B2 (en) | 2006-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7099217B2 (en) | Semiconductor memory with sense amplifier equalizer having transistors with gate oxide films of different thicknesses | |
| JP4822791B2 (ja) | 半導体記憶装置 | |
| US7251176B2 (en) | Semiconductor memory device | |
| US9135964B2 (en) | Differential sense amplifier without switch transistors | |
| US9111593B2 (en) | Differential sense amplifier without dedicated precharge transistors | |
| US7639556B2 (en) | Bit line sense amplifier of semiconductor memory device having open bit line structure | |
| US8953399B2 (en) | Differential sense amplifier without dedicated pass-gate transistors | |
| JP4729861B2 (ja) | 半導体記憶装置 | |
| US7852704B2 (en) | Semiconductor storage device | |
| JP3874655B2 (ja) | 半導体記憶装置、及び半導体記憶装置のデータアクセス方法 | |
| JP2008140529A (ja) | 半導体記憶装置 | |
| US20070076500A1 (en) | Semiconductor memory device | |
| US8031513B2 (en) | Semiconductor device and method of operating thereof | |
| US6597040B2 (en) | Semiconductor device having MOS transistor for coupling two signal lines | |
| JP2001093993A (ja) | 半導体装置 | |
| JP2004095105A (ja) | 半導体集積回路装置 | |
| KR20000057709A (ko) | 센스 증폭기 | |
| JP2006031881A (ja) | 半導体記憶装置 | |
| KR100736648B1 (ko) | 반도체 기억 장치 및 반도체 기억 장치의 제어 방법 | |
| JP2001189080A (ja) | センスアンプ、増幅器、およびセンスアンプの作動方法 | |
| JP2000011654A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |