KR100752669B1 - 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프 - Google Patents

오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프 Download PDF

Info

Publication number
KR100752669B1
KR100752669B1 KR1020060079526A KR20060079526A KR100752669B1 KR 100752669 B1 KR100752669 B1 KR 100752669B1 KR 1020060079526 A KR1020060079526 A KR 1020060079526A KR 20060079526 A KR20060079526 A KR 20060079526A KR 100752669 B1 KR100752669 B1 KR 100752669B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
bit line
voltage
pmos
driver
Prior art date
Application number
KR1020060079526A
Other languages
English (en)
Inventor
양향자
김수연
양윤석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060079526A priority Critical patent/KR100752669B1/ko
Priority to US11/834,516 priority patent/US7639556B2/en
Application granted granted Critical
Publication of KR100752669B1 publication Critical patent/KR100752669B1/ko
Priority to US12/545,706 priority patent/US7889532B2/en
Priority to US12/986,253 priority patent/US8050125B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프는, 센스 앰프 블락들, 제1 전압 드라이버들, 및 제2 전압 드라이버를 포함한다. 센스 앰프 블락들은 비트 라인 및 상보 비트 라인 사이의 신호 차이를 각각 감지하여 증폭하는 제1 센스 앰프 및 제2 센스 앰프를 포함한다. 제1 전압 드라이버들은 제1 센스 앰프에 전원 전압을 공급하고, 제2 전압 드라이버는 제2 센스 앰프에 접지 전압을 공급한다. 제1 전압 드라이버는 적어도 두 개의 센스 앰프 블락들 단위로 센스 앰프 블락들이 배치되는 비트 라인 센스 앰프 영역에 배치되고, 제2 전압 드라이버는 센스 앰프 블락들을 제어하는 제어 회로가 배치되는 컨정션 영역에 배치된다.

Description

오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프{Bit line sense amplifier of semiconductor memory device having open bit line structure}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 오픈 비트 라인 구조를 가지는 반도체 메모리 장치(5)를 설명하는 도면이다.
도 2는 도 1에 도시된 비트 라인 센스 앰프의 구성을 설명하는 도면이다.
도 3은 도 2에 도시된 NSA 드라이버(10)와 접지 전압 공급 라인(LAB)의 연결 관계를 설명하는 도면이다.
도 4는 도 2에 도시된 센스 앰프 블락의 레이아웃을 설명하는 도면이다.
도 5는 본 발명의 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프를 설명하는 도면이다.
도 6은 도 5에 도시된 PSA 드라이버(30)의 피모스 트랜지스터와 PSA의 피모스 트랜지스터를 설명하는 도면이다.
도 7은 도 5에 도시된 PSA 드라이버(30) 및 NSA 드라이버(40)의 배치 위치를 설명하는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프를 설명하는 도면이다.
도 9는 도 8에 도시된 비트 라인 센스 앰프에 포함된 센스 앰프 블락의 레이 아웃의 일례를 설명하는 도면이다.
도 10은 도 8에 도시된 비트 라인 센스 앰프에 포함된 센스 앰프 블락의 레이 아웃의 다른 일례를 설명하는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명>
30: PSA 드라이버 40: NSA 드라이버
EQ: 등화부
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는, 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프에 관한 것이다.
디램(dynamic random access memory)과 같은 반도체 메모리 장치의 비트 라인 센스 앰프는, 메모리 셀(memory cell)이 액세스(access)된 후 메모리 셀과 비트 라인과의 전하 분배(charge sharing)에 의해 비트 라인에 발생한 작은 신호 차이를 첫 번째로 증폭하므로, 반도체 메모리 장치의 동작에서 중요한 회로이다.
일반적으로, 반도체 메모리 장치의 비트 라인의 구조에는 오픈 비트 라인 구조 및 폴디드 비트 라인 구조(folded bit line structure)가 있을 수 있다. 오픈 비트 라인 구조의 반도체 메모리 장치는 비트 라인 센스 앰프로부터 서로 반대 방향으로 연장되는 비트 라인과 상보(complimentary) 비트 라인(또는 반전(inverted) 비트 라인)을 포함하고, 폴디드 비트 라인 구조의 반도체 메모리 장치는 비트 라인 센스 앰프로부터 동일한 방향으로 연장되는 비트 라인 및 상보 비트 라인을 포함한다. 상기 비트 라인 및 상보 비트 라인은 비트 라인 쌍(pair)을 구성한다.
오픈 비트 라인 구조의 반도체 메모리 장치는 폴디드 비트 라인 구조의 반도체 메모리 장치 보다 많은 메모리 셀들을 포함한다. 따라서, 최근에는 오픈 비트 라인 구조의 반도체 메모리 장치가 널리 사용된다.
도 1은 오픈 비트 라인 구조를 가지는 반도체 메모리 장치(5)를 설명하는 도면이다. 도 1을 참조하면, 오픈 비트 라인 구조의 반도체 메모리 장치(5)는, 각각의 센스 앰프 블락들(blocks)(SA)을 중심으로 좌우로 배치되는 비트 라인(BL) 및 상보 비트 라인(BLB)을 포함한다. 상기 센스 앰프 블락들(SA)은 비트 라인 센스 앰프를 구성한다.
데이터를 저장하는 메모리 셀들(MC)은 비트 라인(BL)과 서브-워드 라인(sub-word line)(SWL)의 교차 영역들과, 상보 비트 라인(BLB)과 서브-워드 라인(SWL)의 교차 영역들에 배치된다. 메모리 셀(MC)은 셀 트랜지스터인 엔모스(NMOS) 트랜지스터 및 셀 커패시터(cell capacitor)를 포함한다.
서브-워드 라인(예를 들어, SWL1)이 활성화되어 센스 앰프 블락들(SA)의 왼쪽에 있는 메모리 셀들(MC)이 선택될 때, 센스 앰프 블락들(SA)의 오른쪽에 있는 메모리 셀들(MC)은 선택되지 않으므로, 비트 라인들(BL1, BL2)에 발생되는 잡 음(noise)(즉, 커플링 커패시턴스(coupling capacitance)에 의한 잡음)과 상보 비트 라인들(BLB1, BLB2)에 발생되는 잡음은 서로 다르게 된다. 즉, 비트 라인(BL)과 상보 비트 라인(BLB) 사이에는 커플링 커패시턴스의 부정합(mismatch)이 발생된다.
따라서, 오픈 비트 라인 구조의 반도체 메모리 장치(5)에서는, 상기 커플링 커패시턴스의 부정합으로 인해 비트 라인(BL) 또는 상보 비트 라인(BLB)에 대한 비트 라인 센스 앰프의 감지 동작(sensing operation)이 불안정해질 수 있다.
도 2는 도 1에 도시된 비트 라인 센스 앰프의 구성(configuration)을 설명하는 도면이다. 도 2를 참조하면, 상기 비트 라인 센스 앰프는, 다수의 센스 앰프 블락들(SA1 ~ SAn), 다수의 엔모스(NMOS) 센스 앰프 드라이버들(이하, NSA 드라이버들이라 한다.)(10), 및 피모스(PMOS) 센스 앰프 드라이버(이하, PSA 드라이버라 한다.)(20)를 포함한다.
센스 앰프 블락들(SA1 ~ SAn)은 다수의 메모리 셀들이 배치되는 메모리 셀 영역들(MCA) 사이에 배치된다. NSA 드라이버들(10)은 엔모스 트랜지스터를 포함하고, 엔모스(NMOS) 센스 앰프(NSA)의 감지(sensing) 능력을 향상시키기 위해 비트 라인 센스 앰프가 배치되는 비트 라인 센스 앰프 영역에 분산 배치(distribution)된다. 예를 들어, 적어도 두 개의 센스 앰프 블락들 단위로 하나의 NSA 드라이버(10)가 배치될 수 있다. NSA 드라이버들(10)은 센스 앰프 블락들(SA1 ~ SAn)의 프리차지부(PCH)를 구성하는 엔모스 트랜지스터들과 센스 앰프 블락들(SA1 ~ SAn)의 제2 칼럼 선택부(CS2)를 구성하는 엔모스 트랜지스터 사이에 배치된다.
PSA 드라이버(20)는 NSA 드라이버(10)에 포함된 엔모스 트랜지스터의 크 기(size) 보다 큰 피모스 트랜지스터를 포함하고, 서브-워드 라인 드라이버 영역들(SWD) 사이에 위치하는 컨정션 영역(conjunction area)(CONJ)에 배치된다. 서브-워드 라인 드라이버 영역(SWD)에는 메모리 셀 영역에 배치되는 메모리 셀의 셀 트랜지스터에 연결되는 서브-워드 라인을 구동하는 서브-워드 라인 드라이버가 배치된다. 서브-워드 라인은 서브-워드 라인 드라이버를 통해 메인(main) 워드 라인에 연결된다. 컨정션 영역(CONJ)에는 상기 서브-워드 라인 드라이버 및 상기 비트 라인 센스 앰프를 제어하는 제어 회로 등이 배치된다.
제1 센스 앰프 블락(SA1)은, 제1 칼럼 선택부(column selection unit)(CS1), 피모스(PMOS) 센스 앰프(PSA), 엔모스(NMOS) 센스 앰프(NSA), 등화부(equalization unit)(EQ), 프리차지부(precharge unit)(PCH), 및 제2 칼럼 선택부(CS2)를 포함한다.
제1 칼럼 선택부(CS1)는, 제1 칼럼 선택 라인(CSL1)을 통해 전달되는 신호에 응답하여, 비트 라인(BL)과, 데이터 입출력 핀(data input/output pin)에 연결되는 로컬(local) 입출력 라인(LIO)을 연결 또는 분리한다. 제1 칼럼 선택부(CS1)는 엔모스 트랜지스터를 포함한다.
PSA는, 전원 전압 공급 라인(LA)을 통해 전달되는 전원 전압(VDD)에 응답하여, 비트 라인(BL)과 상보 비트 라인(BLB) 사이의 신호 차이를 감지(sensing)하고 증폭한다. PSA는 피모스 트랜지스터들을 포함한다. PSA 드라이버(20)는, 제1 센싱 인에이블 신호(LAE)에 응답하여, 전원 전압 공급 라인(LA)을 통해 전원 전압(VDD)을 PSA에 공급한다.
NSA는, 접지 전압 공급 라인(LAB)을 통해 전달되는 접지 전압(VSS)에 응답하여, 비트 라인(BL)과 상보 비트 라인(BLB) 사이의 신호 차이를 증폭한다. NSA는 엔모스 트랜지스터들을 포함한다. NSA 드라이버들(10)은, 제2 센싱 인에이블 신호(LABE)에 응답하여, 접지 전압 공급 라인(LAB)을 통해 접지 전압(VSS)을 NSA에 공급한다. NSA 드라이버(10)는 도 3에 보다 상세히 도시되어 있다.
등화부(EQ)는, 프리차지/등화 신호 라인(PEQ)을 통해 전달되는 신호에 응답하여, 비트 라인(BL)의 전압과 상보 비트 라인(BLB)의 전압을 동일하게 한다. 등화부(EQ)는 엔모스 트랜지스터를 포함한다.
프리차지부(PCH)는, 프리차지/등화 신호 라인(PEQ)을 통해 전달되는 신호에 응답하여, 비트 라인(BL)의 전압과 상보 비트 라인의 전압을 프리차지(precharge) 전압(즉, 전원 전압(VDD)/2)으로 프리차지한다. 프리차지부(PCH)는 엔모스 트랜지스터들을 포함한다. 상기 프리차지 전압은 프리차지 전압 라인(VBL)을 통해 공급된다.
제2 칼럼 선택부(CS2)는, 제2 칼럼 선택 라인(CSL2)을 통해 전달되는 신호에 응답하여, 상보 비트 라인(BLB)과, 데이터 입출력 핀에 연결되는 상보 로컬 입출력 라인(LIOB)을 연결 또는 분리한다. 제2 칼럼 선택부(CS2)는 엔모스 트랜지스터를 포함한다.
제2 내지 제n 센스 앰프 블락들(SA2 ~ SAn)은 제1 센스 앰프 블락(SA1)의 구성 요소와 동일한 구성 요소를 포함한다.
도 3은 도 2에 도시된 NSA 드라이버(10)와 접지 전압 공급 라인(LAB)의 연결 관계를 설명하는 도면이다.
도 3을 참조하면, NSA 드라이버(10)는 제2 센싱 인에이블 신호(LABE)에 응답하여 동작하는 엔모스 트랜지스터로 구현될 수 있다.
엔모스 트랜지스터(10)의 소스(source) 영역은 제1 다이렉트 컨택(direct contact)(DC1)을 통해 제1 메탈 라인(metal line)인 접지 전압 라인(VSS)에 연결된다. 엔모스 트랜지스터(10)의 드레인(drain) 영역은 제2 다이렉트 컨택(DC2)을 통해 상기 제1 메탈 라인 위에 배치되는 제2 메탈 라인(M2)에 연결된다. 그리고, 제2 메탈 라인(M2)은 바이어(via)(VIA)를 통해 제1 메탈 라인인 접지 전압 공급 라인(LAB)에 연결된다. 상기 접지 전압 라인(VSS)의 배치 방향은 접지 전압 공급 라인(LAB)의 배치 방향과 동일하다.
엔모스 트랜지스터(10)의 드레인 영역이 제2 메탈 라인(M2)을 통해 연결되는 이유는, 도 2에 도시된 바와 같이, NSA 드라이버(10)를 구성하는 엔모스 트랜지스터가 프리차지부(PCH)를 구성하는 엔모스 트랜지스터들과 제2 칼럼 선택부(CS2)를 구성하는 엔모스 트랜지스터 사이에 위치하는 레이아웃(layout) 면적이 작은 영역에 배치되기 때문이다.
NSA 드라이버(10)가, 제2 다이렉트 컨택(DC2), 제2 메탈 라인(M2), 및 바이어(VIA)를 통해 접지 전압 공급 라인(LAB)에 연결되므로, NSA 드라이버(10)와 접지 전압 공급 라인(LAB) 사이의 저항값(resistance)이 증가한다. 따라서, NSA 드라이버(10)는 NSA의 안정된 감지 동작을 위한 접지 전압(VSS)을 안정적으로 제공할 수 없다. 안정적인 접지 전압(VSS)을 제공하기 위해 NSA 드라이버(10)의 트랜지스터의 크기를 크게 하면, 반도체 메모리 칩(chip)의 크기가 증가할 수 있다.
도 4는 도 2에 도시된 센스 앰프 블락의 레이아웃을 설명하는 도면이다.
도 4를 참조하면, CS1L, PSAL, NSAL, PEQL, 및 CS2L은, 제1 칼럼 선택부(CS1)를 구성하는 엔모스 트랜지스터의 레이아웃, PSA를 구성하는 피모스 트랜지스터들(PM1, PM2)의 레이아웃, NSA를 구성하는 엔모스 트랜지스터들(NM1, NM2)의 레이아웃, 등화부(EQ)와 프리차지부(PCH)를 구성하는 엔모스 트랜지스터들의 레이아웃, 및 제2 칼럼 선택부(CS2)를 구성하는 엔모스 트랜지스터의 레이아웃에 대응한다.
제1 칼럼 선택부(CS1)의 레이아웃(CS1L) 내에는 제1 칼럼 선택부를 구성하는 엔모스 트랜지스터의 게이트(gate)(GATE)와, 상기 엔모스 트랜지스터의 액티브 영역(active area)(ACT)이 도시되어 있다. 나머지 모스(MOS) 트랜지스터의 레이아웃도 제1 칼럼 선택부(CS1)의 엔모스 트랜지스터의 레이아웃과 동일한 방식으로 도시된다.
제1 칼럼 선택부(CS1)의 엔모스 트랜지스터, NSA의 엔모스 트랜지스터들(NM1, NM2), 등화부(EQ)와 프리차지부(PCH)의 엔모스 트랜지스터들, 및 제2 칼럼 선택부(CS2)의 엔모스 트랜지스터는 P형 기판(P type substrate)(PSUB)에 형성된다. PSA의 피모스 트랜지스터들(PM1, PM2)은 P형 기판(PSUB) 내의 N형 웰(N type well)(NWELL)에 형성된다.
도 4에 도시된 바와 같이, 비트 라인(BL) 및 상보 비트 라인(BLB)에 대해 PSA 및 NSA를 구성하는 모스(MOS) 트랜지스터들이 비대칭적으로 배치되어 있고, 등 화부(EQ)와 프리차지부(PCH)의 모스 트랜지스터들이 센스 앰프 블락의 레이아웃의 중앙에서 오른쪽에 배치되는 것에 의해 비트 라인(BL) 및 상보 비트 라인(BLB)에 대해 비대칭적으로 배치되어 있으므로, 반도체 메모리 장치의 데이터 기입 동작(data write operation) 또는 데이터 독출 동작(data read operation)이 수행될 때 발생되는 비트 라인(BL)의 커플링 커패시턴스와 상보 비트 라인(BLB)의 커플링 커패시턴가 서로 다르게 된다. 따라서, 데이터 기입 동작 또는 데이터 독출 동작을 위한 비트 라인 센스 앰프의 감지 동작이 불안정해질 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 비트 라인 센스 앰프의 감지 동작을 안정적으로 수행할 수 있는 반도체 메모리 장치의 비트 라인 센스 앰프를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일면에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는, 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프에 관한 것이다. 상기 비트 라인 센스 앰프는, 비트 라인 및 상보 비트 라인 사이의 신호 차이를 각각 감지하여 증폭하는 제1 센스 앰프 및 제2 센스 앰프를 포함하는 다수의 센스 앰프 블락들; 상기 제1 센스 앰프에 전원 전압을 공급하는 제1 전압 드라이버들; 및 상기 제2 센스 앰프에 접지 전압을 공급하는 제2 전압 드라이버를 구비하며, 상기 제1 전압 드라이버는 적어도 두 개의 상기 센스 앰프 블락들 단위로 상기 센스 앰프 블락들이 배치되는 비트 라인 센스 앰 프 영역에 배치되고, 상기 제2 전압 드라이버는 상기 센스 앰프 블락들을 제어하는 제어 회로가 배치되는 컨정션 영역에 배치되는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 제1 전압 드라이버는 피모스 트랜지스터를 포함하고, 상기 제2 전압 드라이버는 엔모스 트랜지스터를 포함한다.
바람직한 실시예에 따르면, 상기 제2 전압 드라이버의 엔모스 트랜지스터의 크기는, 상기 제1 전압 드라이버의 피모스 트랜지스터의 크기 보다 크다.
바람직한 실시예에 따르면, 상기 제1 센스 앰프는 피모스 트랜지스터들을 포함하는 피모스 센스 앰프이고, 상기 제2 센스 앰프는 엔모스 트랜지스터들을 포함하는 엔모스 센스 앰프이다.
바람직한 실시예에 따르면, 상기 제1 전압 드라이버의 피모스 트랜지스터 및 상기 제1 센스 앰프의 피모스 트랜지스터들은 P형 기판 내의 N형 웰에 형성되고, 상기 제1 전압 드라이버의 피모스 트랜지스터에 포함되고 전원 전압에 연결된 소스는 상기 전원 전압이 웰 바이어스 전압으로서 인가되는 고농도 N형 불순물 확산 영역에 인접하여 배치된다.
바람직한 실시예에 따르면, 상기 센스 앰프 블락들 각각은, 제1 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인과, 데이터 입출력 핀에 연결되는 로컬 입출력 라인을 연결 또는 분리하는 제1 칼럼 선택부; 프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 동일하게 하는 등화부; 상기 프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압 을 프리차지하는 프리차지부; 및 제2 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 상보 비트 라인과, 데이터 입출력 핀에 연결되는 상보 로컬 입출력 라인을 연결 또는 분리하는 제2 칼럼 선택부를 더 포함한다.
상기 기술적 과제를 달성하기 위하여 본 발명의 다른 일면에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는, 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프에 관한 것이다. 상기 비트 라인 센스 앰프는, 비트 라인 및 상보 비트 라인 사이의 신호 차이를 감지하여 증폭하는 다수의 센스 앰프 블락들을 구비하며, 상기 센스 앰프 블락들 각각은, 상기 비트 라인 및 상기 상보 비트 라인 사이의 신호 차이를 감지하여 증폭하는 제1 및 제2 피모스 센스 앰프 트랜지스터들; 상기 비트 라인 및 상기 상보 비트 라인 사이의 신호 차이를 감지하여 증폭하는 제1 및 제2 엔모스 센스 앰프 트랜지스터들; 상기 제1 및 제2 엔모스 센스 앰프 트랜지스터들에 접지 전압을 각각 공급하는 제1 및 제2 센스 앰프 드라이버들; 제1 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인과, 데이터 입출력 핀에 연결되는 로컬 입출력 라인을 연결 또는 분리하는 제1 칼럼 선택부; 프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 동일하게 하는 등화부; 상기 프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 프리차지하는 제1 및 제2 프리차지부들; 및 제2 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 상보 비트 라인과, 데이터 입출력 핀에 연결되는 상보 로컬 입출력 라인을 연결 또는 분리하는 제2 칼럼 선택부를 포함 하며, 상기 제1 및 제2 칼럼 선택부들, 상기 제1 및 제2 센스 앰프 드라이버들, 상기 제1 및 제2 엔모스 센스 앰프 트랜지스터들, 상기 제1 및 제2 피모스 센스 앰프 트랜지스터들, 및 상기 제1 및 제2 프리차지부들 각각은 상기 등화부를 중심으로 서로 대칭적으로 배치되고, 상기 제1 및 제2 칼럼 선택부들, 상기 제1 및 제2 센스 앰프 드라이버들, 상기 제1 및 제2 엔모스 센스 앰프 트랜지스터들, 상기 제1 및 제2 피모스 센스 앰프 트랜지스터들, 및 상기 제1 및 제2 프리차지부들 각각은 상기 비트 라인과 상기 상보 비트 라인에 대해 대칭적으로 배치되는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 반도체 메모리 장치의 비트 라인 센스 앰프는, 제1 및 제2 피모스 센스 앰프 트랜지스터들에 전원 전압을 공급하는 피모스 센스 앰프 드라이버를 더 구비하며, 상기 피모스 센스 앰프 드라이버는 상기 센스 앰프 블락들을 제어하는 제어 회로가 배치되는 컨정션 영역에 배치된다.
바람직한 실시예에 따르면, 상기 피모스 센스 앰프 드라이버에 포함되는 모스 트랜지스터의 크기는, 상기 제1 및 제2 센스 앰프 드라이버들 각각에 포함되는 모스 트랜지스터의 크기 보다 크다.
바람직한 실시예에 따르면, 상기 제1 칼럼 선택부, 상기 제2 칼럼 선택부, 및 상기 제1 및 제2 센스 앰프 드라이버들 각각은 엔모스 트랜지스터를 포함하고, 상기 제1 및 제2 프리차지부들, 및 상기 등화부 각각은 피모스 트랜지스터를 포함한다.
바람직한 실시예에 따르면, 상기 제1 칼럼 선택부, 상기 제2 칼럼 선택부, 및 상기 제1 및 제2 센스 앰프 드라이버들 각각은 피모스 트랜지스터를 포함하고, 상기 제1 및 제2 프리차지부들, 및 상기 등화부 각각은 엔모스 트랜지스터를 포함한다.
이러한 본 발명에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는 데이터 기입 동작 또는 데이터 독출 동작을 위한 비트 라인 센스 앰프의 감지 동작을 안정적으로 수행할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5는 본 발명의 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프를 설명하는 도면이다. 도 5를 참조하면, 상기 반도체 메모리 장치의 비트 라인 센스 앰프는, 다수의 센스 앰프 블락들(SA1 ~ SAn), 다수의 피모스(PMOS) 센스 앰프 드라이버들(이하, PSA 드라이버들이라 한다.)(30), 및 엔모스(NMOS) 센스 앰프 드라이버(이하, PSA 드라이버라 한다.)(40)를 포함한다.
센스 앰프 블락들(SA1 ~ SAn)은 다수의 메모리 셀들이 배치되는 메모리 셀 영역들(MCA) 사이에 배치된다. PSA 드라이버들(30)은 피모스(PMOS) 센스 앰프(PSA)의 감지 능력을 향상시키기 위해 비트 라인 센스 앰프가 배치되는 비트 라인 센스 앰프 영역에 분산 배치(distribution)된다. 예를 들어, 적어도 두 개의 센스 앰프 블락들 단위로 하나의 PSA 드라이버(10)가 배치될 수 있다. PSA 드라이버들(30)은 센스 앰프 블락들(SA1 ~ SAn)의 제1 칼럼 선택부(CS1)를 구성하는 엔모스 트랜지스터와 센스 앰프 블락들(SA1 ~ SAn)의 PSA를 구성하는 피모스 트랜지스터들 사이에 배치된다.
제1 전압 드라이버인 PSA 드라이버(30)는, 도 5에 도시된 바와 같이, 제1 메탈 라인(M1)을 통해 전원 전압 공급 라인(LA)에 연결될 수 있으므로, PSA 드라이버(30)와 전원 전압 공급 라인(LA) 사이의 저항값은 상대적으로 작다. 따라서, PSA 드라이버(30)는 안정적인 전원 전압(VDD)을 제공할 수 있다.
제2 전압 드라이버인 NSA 드라이버(40)는 PSA 드라이버(30)에 포함된 피모스 트랜지스터의 크기 보다 큰 엔모스 트랜지스터를 포함하고, 서브-워드 라인 드라이버 영역들(SWD) 사이에 위치하는 컨정션 영역(CONJ)에 배치된다. 서브-워드 라인 드라이버 영역(SWD)에는 메모리 셀 영역에 배치되는 메모리 셀의 셀 트랜지스터에 연결되는 서브-워드 라인을 구동하는 서브-워드 라인 드라이버가 배치된다. 서브-워드 라인은 서브-워드 라인 드라이버를 통해 메인 워드 라인에 연결된다. 컨정션 영역(CONJ)에는 상기 서브-워드 라인 드라이버 및 상기 비트 라인 센스 앰프를 제어하는 제어 회로 등이 배치된다.
NSA 드라이버(40)의 엔모스 트랜지스터는 비트 라인 센스 앰프 영역 보다 모스(MOS) 트랜지스터의 레이아웃이 용이하고 P형 기판이 형성된 컨정션 영역(CONJ)에 배치되므로, NSA 드라이버(40)의 엔모스 트랜지스터의 크기는 커질 수 있다. 따 라서, 크기가 큰 NSA 드라이버(40)의 엔모스 트랜지스터는 접지 전압(VSS)을 NSA에 안정적으로 제공할 수 있다.
제1 센스 앰프 블락(SA1)은, 제1 칼럼 선택부(CS1), 피모스(PMOS) 센스 앰프(PSA), 엔모스(NMOS) 센스 앰프(NSA), 등화부(EQ), 프리차지부(PCH), 및 제2 칼럼 선택부(CS2)를 포함한다.
제1 칼럼 선택부(CS1)는, 제1 칼럼 선택 라인(CSL1)을 통해 전달되는 신호에 응답하여, 비트 라인(BL)과, 데이터 입출력 핀에 연결되는 로컬 입출력 라인(LIO)을 연결 또는 분리한다. 제1 칼럼 선택부(CS1)는 엔모스 트랜지스터를 포함한다.
PSA는, 전원 전압 공급 라인(LA)을 통해 공급되는 전원 전압(VDD)에 응답하여, 비트 라인(BL)과 상보 비트 라인(BLB) 사이의 신호 차이를 감지(sensing)하고 증폭한다. PSA는 피모스 트랜지스터들을 포함한다. PSA 드라이버들(30)은, 제1 센싱 인에이블 신호(LAE)에 응답하여, 전원 전압 공급 라인(LA)을 통해 전원 전압(VDD)을 PSA에 공급한다.
NSA는, 접지 전압 공급 라인(LAB)을 통해 공급되는 접지 전압(VSS)에 응답하여, 비트 라인(BL)과 상보 비트 라인(BLB) 사이의 신호 차이를 증폭한다. NSA는 엔모스 트랜지스터들을 포함한다. NSA 드라이버(40)는, 제2 센싱 인에이블 신호(LABE)에 응답하여, 접지 전압 공급 라인(LAB)을 통해 접지 전압(VSS)을 NSA에 공급한다.
등화부(EQ)는, 프리차지/등화 신호 라인(PEQ)을 통해 전달되는 신호에 응답하여, 비트 라인(BL)의 전압과 상보 비트 라인(BLB)의 전압을 동일하게 한다. 등화 부(EQ)는 엔모스 트랜지스터를 포함한다.
프리차지부(PCH)는, 프리차지/등화 신호 라인(PEQ)을 통해 전달되는 신호에 응답하여, 비트 라인(BL)의 전압과 상보 비트 라인의 전압을 프리차지(precharge) 전압(즉, 전원 전압(VDD)/2)으로 프리차지한다. 프리차지부(PCH)는 엔모스 트랜지스터들을 포함한다. 상기 프리차지 전압은 프리차지 전압 라인(VBL)을 통해 공급된다.
제2 칼럼 선택부(CS2)는, 제2 칼럼 선택 라인(CSL2)을 통해 전달되는 신호에 응답하여, 상보 비트 라인(BLB)과, 데이터 입출력 핀에 연결되는 상보 로컬 입출력 라인(LIOB)에 연결 또는 분리한다. 제2 칼럼 선택부(CS2)는 엔모스 트랜지스터를 포함한다.
제2 내지 제n 센스 앰프 블락들(SA2 ~ SAn)은 제1 센스 앰프 블락(SA1)의 구성 요소와 동일한 구성 요소를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는, 안정적인 전원 전압 및 접지 전압을 각각 제공하는 PSA 드라이버 및 NSA 드라이버를 포함하므로, 비트 라인 센스 앰프의 감지 동작을 안정적으로 수행할 수 있다.
도 6은 도 5에 도시된 PSA 드라이버(30)의 피모스 트랜지스터와 PSA의 피모스 트랜지스터를 설명하는 도면이다.
도 6을 참조하면, P형 기판(PSUB)에 N형 웰(NWELL) 및 고농도 P형(P+) 불순물 확산 영역(50)이 형성된다. P형 기판(PSUB)과 N형 웰(NWELL)이 순방향 바이어스(forward bias)가 되지 않도록, 고농도 P형 불순물 확산 영역(50)에 기판 바이어 스 전압인 접지 전압(VSS)이 인가된다.
N형 웰(NWELL)에 고농도 N형(N+) 불순물 확산 영역(60), PSA 드라이버(30)를 구성하는 피모스 트랜지스터, 및 PSA를 구성하는 피모스 트랜지스터들 중 하나(PM1)가 형성된다. 설명의 편의를 위해, 도 6에는 PSA를 구성하는 피모스 트랜지스터들 중 하나(PM1)만 도시된다.
P형 기판(PSUB)과 N형 웰(NWELL)이 순방향 바이어스가 되지 않도록, 고농도 N형 불순물 확산 영역(60)에 전원 전압(VDD)이 웰 바이어스(well bias) 전압으로서 인가된다.
피모스 트랜지스터(30)는, 전원 전압(VDD)에 연결되고 소스(source)인 고농도 P형 불순물 확산 영역, 게이트 전극(gate electrode)(GATE), 및 드레인(drain)인 고농도 P형 불순물 확산 영역을 포함한다. 피모스 트랜지스터(30)의 소스는 고농도 N형 불순물 확산 영역(60)에 인접하여 배치된다.
피모스 트랜지스터(PM1)도, 소스인 고농도 P형 불순물 확산 영역, 게이트 전극(GATE), 및 드레인인 고농도 P형 불순물 확산 영역을 포함한다.
따라서, 본 발명에 따른 반도체 메모리 장치의 비트 라인 센스 앰프의 레이아웃에서는, 피모스 트랜지스터(30) 및 피모스 트랜지스터(PM1)가 고농도 N형 불순물 확산 영역(60)을 공동으로 사용할 수 있다.
도 7은 도 5에 도시된 PSA 드라이버(30) 및 NSA 드라이버(40)의 배치 위치를 설명하는 도면이다.
도 7을 참조하면, PSA 드라이버는 전원 전압 공급 라인(LA) 아래의 비트 라 인 센스 앰프 영역(BLSA)에 배치되고, NSA 드라이버는 접지 전압 공급 라인(LAB) 아래의 컨정션 영역(CONJ)에 배치된다.
도 7에서는, 예를 들어, 8개의 PSA 드라이버들에 하나의 NSA 드라이버가 대응하여 배치되는 것으로 도시되어 있다. 그리고, 반도체 메모리 칩의 크기를 감소시키기 위하여, PSA 드라이버들과, PSA 드라이버들에 대응하는 NSA 드라이버가 지그재그(zigzag) 형태로 배치되어 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프를 설명하는 도면이다. 도 8은 도 2에 도시된 비트 라인 센스 앰프의 구성 요소들을 비트 라인 및 상보 비트 라인에 대해 대칭적으로 도시한 도면이다.
도 8을 참조하면, 상기 반도체 메모리 장치의 비트 라인 센스 앰프는, 센스 앰프 블락들, 다수의 엔모스 센스 앰프 드라이버들(NSA 드라이버들)(10), 및 피모스 센스 앰프 드라이버(PSA 드라이버)(20)를 포함한다.
상기 각각의 센스 앰프 블락들은, 제1 칼럼 선택부(CS1), 피모스 센스 앰프(PSA), 엔모스 센스 앰프(NSA), 등화부(EQ), 프리차지부(PCH), 및 제2 칼럼 선택부(CS2)를 포함한다. 도 8에 도시된 제1 칼럼 선택부(CS1), 피모스 센스 앰프(PSA), 엔모스 센스 앰프(NSA), 등화부(EQ), 프리차지부(PCH), 및 제2 칼럼 선택부(CS2)에 대한 설명은, 도 2에 도시된 제1 칼럼 선택부(CS1), 피모스(PMOS) 센스 앰프(PSA), 엔모스(NMOS) 센스 앰프(NSA), 등화부(EQ), 프리차지부(PCH), 및 제2 칼럼 선택부(CS2)에 대한 설명과 유사하므로, 본 명세서에서는 생략된다. 다만, 도 8에 도시된 등화부(EQ) 및 프리차지부(PCH)를 구성하는 모스 트랜지스터가 피모스 트랜지스터이지만, 도 2에 도시된 등화부(EQ) 및 프리차지부(PCH)를 구성하는 모스 트랜지스터는 엔모스 트랜지스터이다.
도 9는 도 8에 도시된 비트 라인 센스 앰프에 포함된 센스 앰프 블락의 레이 아웃의 일례를 설명하는 도면이다.
도 9를 참조하면, CS1L, NSAD1L, NSA1L, PSA1L, PCH1L, EQL, PCH2L, PSA2L, NSA2L, NSAD2L, 및 CS2L은, 제1 칼럼 선택부(CS1)를 구성하는 엔모스 트랜지스터의 레이아웃, NSA 드라이버를 구성하는 엔모스 트랜지스터의 레이아웃, NSA를 구성하는 엔모스 트랜지스터들 중 하나의 레이아웃, PSA를 구성하는 피모스 트랜지스터들 중 하나의 레이아웃, 프리차지부(PCH)를 구성하는 피모스 트랜지스터들 중 하나의 레이아웃, 등화부(EQ)를 구성하는 피모스 트랜지스터의 레이아웃, 프리차지부(PCH)를 구성하는 피모스 트랜지스터들 중 다른 하나의 레이아웃, PSA를 구성하는 피모스 트랜지스터들 중 다른 하나의 레이아웃, NSA를 구성하는 엔모스 트랜지스터들 중 다른 하나의 레이아웃, NSA 드라이버를 구성하는 엔모스 트랜지스터의 레이아웃, 및 제2 칼럼 선택부(CS2)를 구성하는 엔모스 트랜지스터의 레이아웃에 대응한다.
제1 칼럼 선택부(CS1)의 레이아웃(CS1L) 내에는 제1 칼럼 선택부를 구성하는 엔모스 트랜지스터의 게이트(gate)(GATE)와, 상기 엔모스 트랜지스터의 액티브 영역(ACT)이 도시되어 있다. 나머지 모스(MOS) 트랜지스터의 레이아웃도 제1 칼럼 선택부(CS1)의 엔모스 트랜지스터의 레이아웃과 동일한 방식으로 도시된다.
제1 칼럼 선택부(CS1)의 엔모스 트랜지스터, NSA 드라이버들의 엔모스 트랜 지스터들, 및 NSA의 엔모스 트랜지스터들은 P형 기판(PSUB)에 형성된다. PSA의 피모스 트랜지스터들, 프리차지부(PCH)의 피모스 트랜지스터들, 및 등화부(EQ)의 피모스 트랜지스터는 P형 기판(PSUB) 내의 N형 웰(NWELL)에 형성된다.
도 9에 도시된 바와 같이, 등화부를 중심으로 좌우로 비트 라인 센스 앰프의 대응하는 구성 요소들이 대칭적으로 배치되어 있고, 비트 라인 센스 앰프의 대응하는 구성 요소들이 비트 라인(BL) 및 상보 비트 라인(BLB)에 대해 대칭적으로 배치되어 있다. 그 결과, 반도체 메모리 장치의 데이터 기입 동작 또는 데이터 독출 동작이 수행될 때 발생되는 비트 라인(BL)의 커플링 커패시턴스와 상보 비트 라인(BLB)의 커플링 커패시턴가 동일하게 된다. 따라서, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는 데이터 기입 동작 또는 데이터 독출 동작을 위한 비트 라인 센스 앰프의 감지 동작을 안정적으로 수행할 수 있다.
도 10은 도 8에 도시된 비트 라인 센스 앰프에 포함된 센스 앰프 블락의 레이 아웃의 다른 일례를 설명하는 도면이다. 보다 구체적으로 설명하면, 도 10의 다른 일례에서는, 도 9에 도시된 센스 앰프 블락의 구성 요소들을 구성하는 모스 트랜지스터의 종류가 변경되고 비트 라인 및 상보 비트 라인에 대해 대칭적으로 배치되는 센스 앰프 블락의 구성 요소들이 도시되어 있다. 모스 트랜지스터의 종류가 변경될 때, 상기 모스 트랜지스터를 제어하는 신호의 활성화 레벨(activation level)도 변경된다.
도 10을 참조하면, CS1L, NSAD1L, PSA1L, NSA1L, PCH1L, EQL, PCH2L, NSA2L, PSA2L, NSAD2L, 및 CS2L은, 제1 칼럼 선택부(CS1)를 구성하는 피모스 트랜지스터의 레이아웃, NSA 드라이버를 구성하는 피모스 트랜지스터의 레이아웃, PSA를 구성하는 피모스 트랜지스터들 중 하나의 레이아웃, NSA를 구성하는 엔모스 트랜지스터들 중 하나의 레이아웃, 프리차지부(PCH)를 구성하는 엔모스 트랜지스터들 중 하나의 레이아웃, 등화부(EQ)를 구성하는 엔모스 트랜지스터의 레이아웃, 프리차지부(PCH)를 구성하는 엔모스 트랜지스터들 중 다른 하나의 레이아웃, NSA를 구성하는 엔모스 트랜지스터들 중 다른 하나의 레이아웃, PSA를 구성하는 피모스 트랜지스터들 중 다른 하나의 레이아웃, NSA 드라이버를 구성하는 피모스 트랜지스터의 레이아웃, 및 제2 칼럼 선택부(CS2)를 구성하는 피모스 트랜지스터의 레이아웃에 각각 대응한다.
제1 칼럼 선택부(CS1)의 레이아웃(CS1L) 내에는 제1 칼럼 선택부를 구성하는 피모스 트랜지스터의 게이트(gate)(GATE)와, 상기 피모스 트랜지스터의 액티브 영역(ACT)이 도시되어 있다. 나머지 모스(MOS) 트랜지스터의 레이아웃도 제1 칼럼 선택부(CS1)의 피모스 트랜지스터의 레이아웃과 동일한 방식으로 도시된다.
제1 칼럼 선택부(CS1)의 피모스 트랜지스터, NSA 드라이버들의 피모스 트랜지스터들, 및 PSA의 피모스 트랜지스터들은 P형 기판(PSUB) 내의 N형 웰(NWELL)에 형성된다. NSA의 엔모스 트랜지스터들, 프리차지부(PCH)의 엔모스 트랜지스터들, 및 등화부(EQ)의 엔모스 트랜지스터는 P형 기판(PSUB)에 형성된다.
도 10에 도시된 바와 같이, 등화부를 중심으로 좌우로 비트 라인 센스 앰프의 대응하는 구성 요소들이 대칭적으로 배치되어 있고, 비트 라인 센스 앰프의 대응하는 구성 요소들이 비트 라인(BL) 및 상보 비트 라인(BLB)에 대해 대칭적으로 배치되어 있다. 그 결과, 반도체 메모리 장치의 데이터 기입 동작 또는 데이터 독출 동작이 수행될 때 발생되는 비트 라인(BL)의 커플링 커패시턴스와 상보 비트 라인(BLB)의 커플링 커패시턴가 동일하게 된다. 따라서, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는 데이터 기입 동작 또는 데이터 독출 동작을 위한 비트 라인 센스 앰프의 감지 동작을 안정적으로 수행할 수 있다.
이상에서와 같이 도면과 명세서에서 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 반도체 메모리 장치의 비트 라인 센스 앰프는 데이터 기입 동작 또는 데이터 독출 동작을 위한 비트 라인 센스 앰프의 감지 동작을 안정적으로 수행할 수 있다.

Claims (11)

  1. 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프에 있어서,
    비트 라인 및 상보 비트 라인 사이의 신호 차이를 각각 감지하여 증폭하는 제1 센스 앰프 및 제2 센스 앰프를 포함하는 다수의 센스 앰프 블락들;
    상기 제1 센스 앰프에 전원 전압을 공급하는 제1 전압 드라이버들; 및
    상기 제2 센스 앰프에 접지 전압을 공급하는 제2 전압 드라이버를 구비하며,
    상기 제1 전압 드라이버는 적어도 두 개의 상기 센스 앰프 블락들 단위로 상기 센스 앰프 블락들이 배치되는 비트 라인 센스 앰프 영역에 배치되고,
    상기 제2 전압 드라이버는 상기 센스 앰프 블락들을 제어하는 제어 회로가 배치되는 컨정션 영역에 배치되는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  2. 제1항에 있어서,
    상기 제1 전압 드라이버는 피모스 트랜지스터를 포함하고, 상기 제2 전압 드라이버는 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  3. 제2항에 있어서,
    상기 제2 전압 드라이버의 엔모스 트랜지스터의 크기는, 상기 제1 전압 드라이버의 피모스 트랜지스터의 크기 보다 큰 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  4. 제3항에 있어서,
    상기 제1 센스 앰프는 피모스 트랜지스터들을 포함하는 피모스 센스 앰프이고,
    상기 제2 센스 앰프는 엔모스 트랜지스터들을 포함하는 엔모스 센스 앰프인 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  5. 제4항에 있어서,
    상기 제1 전압 드라이버의 피모스 트랜지스터 및 상기 제1 센스 앰프의 피모스 트랜지스터들은 P형 기판 내의 N형 웰에 형성되고,
    상기 제1 전압 드라이버의 피모스 트랜지스터에 포함되고 전원 전압에 연결된 소스는 상기 전원 전압이 웰 바이어스 전압으로서 인가되는 고농도 N형 불순물 확산 영역에 인접하여 배치되는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  6. 제1항에 있어서, 상기 센스 앰프 블락들 각각은,
    제1 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인과, 데이터 입출력 핀에 연결되는 로컬 입출력 라인을 연결 또는 분리하는 제1 칼럼 선택부;
    프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 동일하게 하는 등화부;
    상기 프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 프리차지하는 프리차지부; 및
    제2 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 상보 비트 라인과, 데이터 입출력 핀에 연결되는 상보 로컬 입출력 라인을 연결 또는 분리하는 제2 칼럼 선택부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  7. 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트 라인 센스 앰프에 있어서,
    비트 라인 및 상보 비트 라인 사이의 신호 차이를 감지하여 증폭하는 다수의 센스 앰프 블락들을 구비하며,
    상기 센스 앰프 블락들 각각은,
    상기 비트 라인 및 상기 상보 비트 라인 사이의 신호 차이를 감지하여 증폭하는 제1 및 제2 피모스 센스 앰프 트랜지스터들;
    상기 비트 라인 및 상기 상보 비트 라인 사이의 신호 차이를 감지하여 증폭하는 제1 및 제2 엔모스 센스 앰프 트랜지스터들;
    상기 제1 및 제2 엔모스 센스 앰프 트랜지스터들에 접지 전압을 각각 공급하는 제1 및 제2 센스 앰프 드라이버들;
    제1 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인과, 데이터 입출력 핀에 연결되는 로컬 입출력 라인을 연결 또는 분리하는 제1 칼럼 선택부;
    프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 동일하게 하는 등화부;
    상기 프리차지/등화 신호 라인을 통해 전달되는 신호에 응답하여, 상기 비트 라인의 전압과 상기 상보 비트 라인의 전압을 프리차지하는 제1 및 제2 프리차지부들; 및
    제2 칼럼 선택 라인을 통해 전달되는 신호에 응답하여, 상기 상보 비트 라인과, 데이터 입출력 핀에 연결되는 상보 로컬 입출력 라인을 연결 또는 분리하는 제2 칼럼 선택부를 포함하며,
    상기 제1 및 제2 칼럼 선택부들, 상기 제1 및 제2 센스 앰프 드라이버들, 상기 제1 및 제2 엔모스 센스 앰프 트랜지스터들, 상기 제1 및 제2 피모스 센스 앰프 트랜지스터들, 및 상기 제1 및 제2 프리차지부들 각각은 상기 등화부를 중심으로 서로 대칭적으로 배치되고,
    상기 제1 및 제2 칼럼 선택부들, 상기 제1 및 제2 센스 앰프 드라이버들, 상기 제1 및 제2 엔모스 센스 앰프 트랜지스터들, 상기 제1 및 제2 피모스 센스 앰프 트랜지스터들, 및 상기 제1 및 제2 프리차지부들 각각은 상기 비트 라인과 상기 상 보 비트 라인에 대해 대칭적으로 배치되는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  8. 제7항에 있어서, 상기 반도체 메모리 장치의 비트 라인 센스 앰프는,
    제1 및 제2 피모스 센스 앰프 트랜지스터들에 전원 전압을 공급하는 피모스 센스 앰프 드라이버를 더 구비하며, 상기 피모스 센스 앰프 드라이버는 상기 센스 앰프 블락들을 제어하는 제어 회로가 배치되는 컨정션 영역에 배치되는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  9. 제8항에 있어서,
    상기 피모스 센스 앰프 드라이버에 포함되는 모스 트랜지스터의 크기는, 상기 제1 및 제2 센스 앰프 드라이버들 각각에 포함되는 모스 트랜지스터의 크기 보다 큰 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  10. 제7항에 있어서,
    상기 제1 칼럼 선택부, 상기 제2 칼럼 선택부, 및 상기 제1 및 제2 센스 앰프 드라이버들 각각은 엔모스 트랜지스터를 포함하고,
    상기 제1 및 제2 프리차지부들, 및 상기 등화부 각각은 피모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
  11. 제7항에 있어서,
    상기 제1 칼럼 선택부, 상기 제2 칼럼 선택부, 및 상기 제1 및 제2 센스 앰프 드라이버들 각각은 피모스 트랜지스터를 포함하고,
    상기 제1 및 제2 프리차지부들, 및 상기 등화부 각각은 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 비트 라인 센스 앰프.
KR1020060079526A 2006-08-22 2006-08-22 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프 KR100752669B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060079526A KR100752669B1 (ko) 2006-08-22 2006-08-22 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프
US11/834,516 US7639556B2 (en) 2006-08-22 2007-08-06 Bit line sense amplifier of semiconductor memory device having open bit line structure
US12/545,706 US7889532B2 (en) 2006-08-22 2009-08-21 Bit line sense amplifier of semiconductor memory device having open bit line structure
US12/986,253 US8050125B2 (en) 2006-08-22 2011-01-07 Bit line sense amplifier of semiconductor memory device having open bit line structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079526A KR100752669B1 (ko) 2006-08-22 2006-08-22 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프

Publications (1)

Publication Number Publication Date
KR100752669B1 true KR100752669B1 (ko) 2007-08-29

Family

ID=38615561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079526A KR100752669B1 (ko) 2006-08-22 2006-08-22 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프

Country Status (2)

Country Link
US (3) US7639556B2 (ko)
KR (1) KR100752669B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199592B2 (en) 2008-11-13 2012-06-12 Samsung Electronics Co., Ltd. Semiconductor memory devices with mismatch cells

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834746B1 (ko) * 2007-02-14 2008-06-05 삼성전자주식회사 센스 앰프를 포함하는 반도체 소자
JP2010055696A (ja) * 2008-08-28 2010-03-11 Elpida Memory Inc 半導体記憶装置
US8327048B2 (en) * 2009-01-07 2012-12-04 Sony Computer Entertainment Inc. Using USB suspend/resume to communicate information through a USB device
KR20110100464A (ko) * 2010-03-04 2011-09-14 삼성전자주식회사 반도체 메모리 장치
US8369125B2 (en) * 2010-04-16 2013-02-05 SK Hynix Inc. Semiconductor integrated circuit device capable of securing gate performance and channel length
US8362807B2 (en) * 2010-10-13 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Offset compensation for sense amplifiers
US8542551B2 (en) 2011-07-29 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for reducing leakage current
US8958256B2 (en) * 2012-04-10 2015-02-17 Micron Technology, Inc. Apparatuses and methods for improved memory operation times
KR20140008099A (ko) * 2012-07-10 2014-01-21 삼성전자주식회사 반도체 메모리 장치
KR20140023806A (ko) 2012-08-17 2014-02-27 삼성전자주식회사 자기 저항 메모리 장치의 배치 구조
US20140246725A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Integrated Circuit Memory Devices Including Parallel Patterns in Adjacent Regions
US9466493B2 (en) * 2013-07-11 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sense amplifier layout for FinFET technology
KR20160069146A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 메모리 장치
KR102288481B1 (ko) * 2015-04-22 2021-08-10 에스케이하이닉스 주식회사 반도체 장치의 센스앰프
KR102507170B1 (ko) * 2016-02-29 2023-03-09 에스케이하이닉스 주식회사 센스 앰프 및 이를 포함하는 반도체 장치의 입/출력 회로
US10176853B2 (en) * 2016-05-25 2019-01-08 Mediatek Inc. Pre-processing circuit with data-line DC immune clamping and associated method and sensing circuit
KR102381341B1 (ko) 2017-12-18 2022-03-31 삼성전자주식회사 반도체 메모리 장치에서의 비트라인 센스 앰프의 레이아웃 구조
US11495282B2 (en) 2020-08-12 2022-11-08 Micron Technology, Inc. Sense amplifier drivers, and related devices, systems, and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044333A (ko) * 1996-12-06 1998-09-05 김광호 접지전압 노이즈에 의한 오동작을 방지하기 위한 반도체 메모리 장치
KR20000051065A (ko) * 1999-01-18 2000-08-16 김영환 반도체 메모리의 오버 드라이브 회로
KR20020030898A (ko) * 2000-10-18 2002-04-26 윤종용 디램 장치의 접지 전압 공급 라인 구조
KR20020036252A (ko) * 2000-11-09 2002-05-16 윤종용 분할 워드라인 액티베이션을 갖는 리프레쉬 타입 반도체메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373534B2 (ja) * 1991-07-02 2003-02-04 株式会社東芝 半導体記憶装置
JP3672946B2 (ja) * 1993-11-30 2005-07-20 株式会社ルネサステクノロジ 半導体記憶装置
JP3386684B2 (ja) * 1997-03-19 2003-03-17 シャープ株式会社 半導体記憶装置
JP2000208739A (ja) 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置
JP3612276B2 (ja) 2000-12-25 2005-01-19 株式会社東芝 ダイナミック型半導体記憶装置
JP4590786B2 (ja) 2001-06-25 2010-12-01 井関農機株式会社 苗植機
KR100393225B1 (ko) * 2001-06-30 2003-07-31 삼성전자주식회사 이중 전원전압를 사용하는 비트라인 센스증폭기를구비하는 반도체 메모리장치
KR100429572B1 (ko) * 2001-09-24 2004-05-03 주식회사 하이닉스반도체 반도체 기억장치 및 센스앰프의 구동방법
JP3563392B2 (ja) 2002-02-08 2004-09-08 Ｎｅｃマイクロシステム株式会社 半導体記憶装置
KR100434510B1 (ko) * 2002-08-10 2004-06-05 삼성전자주식회사 입출력라인 쌍들을 통한 신호전달 특성을 향상시키는등화/프리차지 회로 및 이를 구비하는 반도체 메모리장치
US6873559B2 (en) * 2003-01-13 2005-03-29 Micron Technology, Inc. Method and apparatus for enhanced sensing of low voltage memory
JP3967693B2 (ja) * 2003-05-23 2007-08-29 株式会社東芝 半導体メモリ
US7499307B2 (en) * 2005-06-24 2009-03-03 Mosys, Inc. Scalable embedded DRAM array
US7505297B2 (en) * 2005-09-29 2009-03-17 Hynix Semiconductor, Inc. Semiconductor memory device
US7342819B2 (en) * 2006-03-03 2008-03-11 Infineon Technologies Ag Methods for generating a reference voltage and for reading a memory cell and circuit configurations implementing the methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044333A (ko) * 1996-12-06 1998-09-05 김광호 접지전압 노이즈에 의한 오동작을 방지하기 위한 반도체 메모리 장치
KR20000051065A (ko) * 1999-01-18 2000-08-16 김영환 반도체 메모리의 오버 드라이브 회로
KR20020030898A (ko) * 2000-10-18 2002-04-26 윤종용 디램 장치의 접지 전압 공급 라인 구조
KR20020036252A (ko) * 2000-11-09 2002-05-16 윤종용 분할 워드라인 액티베이션을 갖는 리프레쉬 타입 반도체메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199592B2 (en) 2008-11-13 2012-06-12 Samsung Electronics Co., Ltd. Semiconductor memory devices with mismatch cells

Also Published As

Publication number Publication date
US7889532B2 (en) 2011-02-15
US20090310432A1 (en) 2009-12-17
US20080049528A1 (en) 2008-02-28
US8050125B2 (en) 2011-11-01
US7639556B2 (en) 2009-12-29
US20110103168A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
KR100752669B1 (ko) 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프
US6985394B2 (en) Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices
US7492655B2 (en) Memory device having high speed sense amplifier comprising pull-up circuit and pull-down circuits with drivability for each
KR20110054773A (ko) 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US6819600B2 (en) Semiconductor memory device with offset-compensated sensing scheme
KR100655375B1 (ko) 메모리 코어 및 이를 구비한 반도체 메모리 장치
US6275429B1 (en) Memory device and equalizing circuit for memory device
US7336518B2 (en) Layout for equalizer and data line sense amplifier employed in a high speed memory device
US6438042B1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
KR100618066B1 (ko) 반도체 기억 장치
US7525858B2 (en) Semiconductor memory device having local sense amplifier
US7414874B2 (en) Semiconductor memory device
US20020003263A1 (en) Semiconductor device having MOS transistor for coupling two signal lines
KR100625792B1 (ko) 반도체메모리소자
KR100721193B1 (ko) 디램 비트라인 센스 앰프 회로
KR20030050166A (ko) 비트라인 감지증폭 후의 프리차지 개선을 위한 메모리 소자
KR100417856B1 (ko) 프리챠지 모드를 갖는 반도체 메모리 장치 및 비트 라인쌍의 프리챠지 방법
KR20050002077A (ko) 더미워드라인을 이용하여 레이아웃 면적을 감소시킨반도체 메모리 장치
KR20070036575A (ko) 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법
KR20050043093A (ko) 저전압 동작특성을 개선하기 위한 로컬 센스 앰프를 갖는반도체 메모리 장치
KR20100058892A (ko) 메모리셀 상에 비트라인만 존재하는 반도체 메모리장치
KR20090099708A (ko) 반도체 메모리 소자
KR20020015819A (ko) 비트라인 프리차지 회로
KR20060075002A (ko) 반도체메모리소자
KR20090099707A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 12