KR20090099707A - 반도체 메모리 소자 - Google Patents

반도체 메모리 소자 Download PDF

Info

Publication number
KR20090099707A
KR20090099707A KR1020080024858A KR20080024858A KR20090099707A KR 20090099707 A KR20090099707 A KR 20090099707A KR 1020080024858 A KR1020080024858 A KR 1020080024858A KR 20080024858 A KR20080024858 A KR 20080024858A KR 20090099707 A KR20090099707 A KR 20090099707A
Authority
KR
South Korea
Prior art keywords
bit line
data bus
column selecting
column
sense amplifier
Prior art date
Application number
KR1020080024858A
Other languages
English (en)
Inventor
황영호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080024858A priority Critical patent/KR20090099707A/ko
Publication of KR20090099707A publication Critical patent/KR20090099707A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 코어 영역 회로에 관한 것이다. 본 발명은 리드 동작시 데이터 버스의 전압 레벨이 비트라인으로 역류하여 데이터 오류를 유발하는 것을 방지할 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다. 본 발명에서는 컬럼 선택부를 구성하는 트랜지스터를 다중으로 연결함으로써 데이터 버스의 전압 레벨의 영향을 줄였다. 즉, 데이터 버스와 비트라인을 연결하는 트랜지스터를 하나로 구성하지 않고 2개, 3개씩 직렬로 연결하여 구성하였다. 이 경우, 각 트랜지스터에 의한 문턱전압 만큼의 전압 강하 효과로 인하여 데이터 버스로부터 비트라인으로 역류하는 전압 레벨을 낮출 수 있다.
비트라인 감지증폭기, 컬럼 선택부, 코어전압, 역류, 전압 강하

Description

반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 코어 영역 회로에 관한 것이다.
DRAM을 비롯한 대부분의 반도체 메모리 소자는 비트라인에 실린 미약한 데이터 신호를 감지하기 위하여 비트라인 감지증폭기를 사용하고 있다. 한편, 반도체 메모리 소자에서 메모리 셀이 배치되어 있는 코어 영역은 메모리 셀 어레이와 비트라인 감지증폭기 어레이가 컬럼 방향으로 반복적으로 배치되는 구조를 가진다. 즉, 하나의 비트라인 감지증폭기 어레이를 중심으로 그 상/하부에는 항상 메모리 셀 어레이가 존재하게 되고, 이에 비트라인 감지증폭기의 효율을 극대화하고 칩 면적을 줄이기 위하여 하나의 비트라인 감지증폭기가 그 상/하부의 메모리 셀 어레이에 공통으로 사용되는 공유 비트라인 감지증폭기 구조가 일반화되어 있다.
도 1은 종래기술에 따른 공유 비트라인 감지증폭기 구조를 가진 DRAM 코어 영역의 일부 구성을 나타낸 회로도이다.
도 1은 공유 비트라인 감지증폭기 구조를 가진 DRAM 코어의 일부 구성을 나타낸 회로도이다.
도 1을 참조하면, 비트라인 감지증폭기(BLSA)는 여러 가지 형태로 구현되고 있지만, 통상 풀업 전원라인(RTO 라인)과 비트라인 쌍(BL, BLb) 사이에 연결된 2개의 PMOS 트랜지스터와 풀다운 전원라인(Sb 라인)과 비트라인 쌍(BL, BLb) 사이에 연결된 2개의 NMOS 트랜지스터로 구현된다.
한편, 전술한 바와 같이 비트라인 감지증폭기(BLSA)는 그 상부에 배치된 셀 어레이 0 블럭과 그 하부에 배치된 셀 어레이 1 블럭에 공유되며, 비트라인 감지증폭기(BLSA)와 메모리 셀 어레이 사이에는 비트라인 분리부, 비트라인 이퀄라이즈부, 비트라인 프리차지부, 컬럼 선택부 등이 배치된다.
먼저, 비트라인 감지증폭기(BLSA)와 셀 어레이 0 블럭 사이에는, 상부 비트라인 분리신호(BISH)에 제어 받아 상부 비트라인 쌍(BLU, BLbU)과 비트라인 감지증폭기(BLSA)를 연결/분리하기 위한 NMOS 트랜지스터(m1, m2)와, 비트라인 이퀄라이즈 신호(BLEQ)에 제어 받아 비트라인 쌍(BL, BLb)을 비트라인 프리차지 전압(VBLP, 통상 Vcore/2 레벨임)으로 프리차지하기 위한 NMOS 트랜지스터(m3, m4)와, 비트라인 이퀄라이즈 신호(BLEQ)에 제어 받아 상부 비트라인 쌍(BLU, BLbU)을 이퀄라이즈하기 위한 NMOS 트랜지스터(m0)가 구비된다.
그리고, 비트라인 감지증폭기(BLSA)와 셀 어레이 1 블럭 사이에는, 하부 비트라인 분리신호(BISL)에 제어 받아 하부 비트라인 쌍(BLD, BLbD)과 비트라인 감지증폭기(BLSA)를 연결/분리하기 위한 NMOS 트랜지스터(m5, m6)와, 비트라인 이퀄라 이즈 신호(BLEQ)에 제어 받아 하부 비트라인 쌍(BLD, BLbD)을 이퀄라이즈하기 위한 NMOS 트랜지스터(m7), 그리고 컬럼 선택신호(CY)에 제어 받아 비트라인 쌍(BL, BLb)과 세그먼트 데이터 버스 쌍(SIO, SIOb)을 선택적으로 연결하기 위한 두 개의 NMOS 트랜지스터(m8, m9)가 구비된다.
리드 명령이 인가되면 컬럼 선택신호(CY)가 논리레벨 하이로 펄싱하여 NMOS 트랜지스터(m8, m9)가 턴온되고, 이에 따라 비트라인 감지증폭기(BLSA)에 의해 증폭된 데이터가 세그먼트 데이터 버스(SIO, SIOB)로 전달된다.
그런데 이 과정에서 세컨드 리드 페일(2nd Read Fail) 문제가 발생할 수 있다.
즉, 비트라인 감지증폭기(BLSA)에 의해 증폭된 비트라인 데이터가 컬럼 선택부의 NMOS 트랜지스터(m8, m9)를 거쳐 세그먼트 데이터 버스(SIO, SIOB)로 전달될 때 세그먼트 데이터 버스(SIO, SIOB)의 프리차지 레벨인 코어전압(VCORE)이 NMOS 트랜지스터(m8, m9)를 통해 역류하여 이미 '0'을 나타내는 접지전압(VSS)으로 증폭된 비트라인 데이터의 전압 레벨을 상승시키고 비트라인 감지증폭기(BLSA)가 이를 반전 데이터('1'을 나타내는 코어전압(Vcore) 레벨)로 재증폭하여 잘못된 데이터가 셀에 재저장되는 오류를 유발하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 리드 동작시 데이터 버스의 전압 레벨이 비트라인으로 역류하여 데이터 오류를 유발하는 것을 방지할 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 비트라인에 실린 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭수단과, 컬럼 선택신호에 응답하여 상기 비트라인과 데이터 버스를 선택적으로 연결하기 위한 컬럼 선택수단을 구비하며, 상기 컬럼 선택수단은 상기 컬럼 선택신호를 게이트 입력으로 하며 상기 비트라인과 상기 데이터 버스 사이에 직렬로 접속된 다수의 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자가 제공된다.
본 발명에서는 컬럼 선택부를 구성하는 트랜지스터를 다중으로 연결함으로써 데이터 버스의 전압 레벨의 영향을 줄였다. 즉, 데이터 버스와 비트라인을 연결하는 트랜지스터를 하나로 구성하지 않고 2개, 3개씩 직렬로 연결하여 구성하였다. 이 경우, 각 트랜지스터에 의한 문턱전압 만큼의 전압 강하 효과로 인하여 데이터 버스로부터 비트라인으로 역류하는 전압 레벨을 낮출 수 있다.
전술한 본 발명은 리드 동작시 데이터 버스로부터 비트라인으로 역류하는 전압 레벨을 낮춤으로써 접지전압으로 증폭된 비트라인의 전위 상승을 억제하여 데이터 오류를 방지할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 일 실시예에 따른 DRAM 코어 영역의 일부 구성을 도시한 회로도이다.
도 2를 참조하면, 본 실시예에 따른 DRAM 코어 영역에는 종래기술과 마찬가지로 셀 어레이 0 블럭과 셀 어레이 1 블럭에 공유된 비트라인 감지증폭기(BLSA)와, 비트라인 분리부, 비트라인 이퀄라이즈부, 비트라인 프리차지부, 컬럼 선택부 등이 배치된다.
비트라인 감지증폭기(BLSA)는 여러 가지 형태로 구현될 수 있지만, 통상 풀업 전원라인(RTO 라인)과 비트라인 쌍(BL, BLb) 사이에 연결된 2개의 PMOS 트랜지스터와 풀다운 전원라인(Sb 라인)과 비트라인 쌍(BL, BLb) 사이에 연결된 2개의 NMOS 트랜지스터로 구현된다.
그리고, 비트라인 분리부는 비트라인 감지증폭기(BLSA)와 셀 어레이 0 블럭 사이에 배치되며 상부 비트라인 분리신호(BISH)에 제어를 받아 상부 비트라인 쌍(BLU, BLbU)과 비트라인 감지증폭기(BLSA)를 연결 또는 분리하기 위한 NMOS 트랜지스터(m1, m2)와, 비트라인 감지증폭기(BLSA)와 셀 어레이 1 블럭 사이에 배치되며 하부 비트라인 분리신호(BISL)에 제어를 받아 하부 비트라인 쌍(BLD, BLbD)과 비트라인 감지증폭기(BLSA)를 연결 또는 분리하기 위한 NMOS 트랜지스터(m5, m6)로 구현된다.
또한, 비트라인 이퀄라이즈부는 비트라인 이퀄라이즈 신호(BLEQ)에 제어를 받아 상부 비트라인 쌍(BLU, BLbU)을 이퀄라이즈 하기 위한 NMOS 트랜지스터(m0)와, 비트라인 이퀄라이즈 신호(BLEQ)에 제어를 받아 하부 비트라인 쌍(BL, BLb)을 이퀄라이즈 하기 위한 NMOS 트랜지스터(m7)로 구현된다.
또한, 비트라인 프리차지부는 비트라인 이퀄라이즈 신호(BLEQ)에 제어를 받아 비트라인 쌍(BL, BLb)을 비트라인 프리차지 전압(VBLP)으로 프리차지하기 위한 NMOS 트랜지스터(m3, m4)를 구비한다.
한편, 본 실시예에 따른 컬럼 선택부는 세그먼트 데이터 버스 쌍(SIO, SIOB)과 비트라인 쌍(BL, BLb)의 연결을 위해 각각 두 개씩 총 4개의 NMOS 트랜지스터(m10, m11, m12, m13)를 사용하여 구현하였다.
즉, 세그먼트 데이터 버스(SIO)과 비트라인(BL) 사이에는 2개의 NMOS 트랜지스터(m12, m13)가 직렬로 접속되고, 세그먼트 데이터 버스(SIOb)과 비트라인(BLb) 사이에는 2개의 NMOS 트랜지스터(m9, m10)가 직렬로 접속된다. 이들 NMOS 트랜지스터(m10, m11, m12, m13)는 모두 컬럼 선택신호(CY)를 게이트 입력으로 한다.
먼저, 액티브 커맨드가 인가되면 차지 쉐어링 및 비트라인 감지증폭기(BLSA) 에 의한 증폭 동작이 이루어져 비트라인 쌍(BL, BLb)은 코어전압(Vcore)과 접지전압 레벨로 증폭된다.
이 상태에서 리드 커맨드가 인가되면, 이를 받아서 컬럼 선택신호(CY)가 논리레벨 하이로 펄싱하게 된다. 이에 따라 컬럼 선택부의 4개의 NMOS 트랜지스터(m10, m11, m12, m13)는 턴온되어 비트라인 쌍(BL, BLb)과 세그먼트 데이터 버스 쌍(SIO, SIOb)가 서로 연결되어 비트라인 감지증폭기(BLSA)에 의해 증폭된 데이터r가 세그먼트 데이터 버스 쌍(SIO, SIOb)으로 전달된다.
이때, 세그먼트 데이터 버스 쌍(SIO, SIOb)은 코어전압(Vcore)으로 프리차지된 상태이므로 종래와 마찬가지로 세그먼트 데이터 버스로부터 접지전압(VSS)으로 증폭된 비트라인으로 코어전압(Vcore)의 역류가 발생할 수밖에 없다. 그런데, 본 실시예에서는 종래기술과 달리 비트라인 쌍(BL, BLb)과 세그먼트 데이터 버스 쌍(SIO, SIOb)을 연결하는 NMOS 트랜지스터가 이중으로 연결되어 있기 때문에 세그먼트 데이터 버스의 코어전압(Vcore)이 NMOS 트랜지스터의 문턱전압만큼 두 번 전압 강하된 상태로 비트라인에 전달된다. 따라서, 접지전압으로 증폭된 비트라인의 전위 상승이 줄어들게 되어 데이터가 반전되는 현상을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 비트라인 쌍(BL, BLb)과 세그먼트 데이터 버스 쌍(SIO, SIOb)을 연결하는 NMOS 트랜지스터를 이중으로 연결하는 경우를 일례로 들어 설명하였으나, 본 발명은 NMOS 트랜지스터를 3개 이상의 다중으로 연결하는 경우에도 적용된다.
또한, 전술한 실시예에서 사용된 트랜지스터들은 제어신호의 액티브 극성에 따라 그 종류가 달라질 수 있다.
도 1은 종래기술에 따른 공유 비트라인 감지증폭기 구조를 가진 DRAM 코어 영역의 일부 구성을 나타낸 회로도이다.
도 2는 본 발명의 일 실시예에 따른 DRAM 코어 영역의 일부 구성을 도시한 회로도이다.
*도면의 주요 부분에 대한 부호의 설명
BLSA : 비트라인 감지증폭기
BLEQ : 비트라인 이퀄라이즈 신호
VBLP : 비트라인 프리차지 전압
BISH : 상위 비트라인 분리 신호
BISL : 하위 비트라인 분리 신호

Claims (3)

  1. 비트라인에 실린 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭수단과,
    컬럼 선택신호에 응답하여 상기 비트라인과 데이터 버스를 선택적으로 연결하기 위한 컬럼 선택수단을 구비하며,
    상기 컬럼 선택수단은 상기 컬럼 선택신호를 게이트 입력으로 하며 상기 비트라인과 상기 데이터 버스 사이에 직렬로 접속된 다수의 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 컬럼 선택수단은 상기 컬럼 선택신호를 게이트 입력으로 하며 상기 비트라인과 상기 데이터 버스 사이에 직렬로 접속된 제1 및 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서,
    상기 컬럼 선택수단은 상기 컬럼 선택신호를 게이트 입력으로 하며 상기 비트라인과 상기 데이터 버스 사이에 직렬로 접속된 제1 내지 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
KR1020080024858A 2008-03-18 2008-03-18 반도체 메모리 소자 KR20090099707A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080024858A KR20090099707A (ko) 2008-03-18 2008-03-18 반도체 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024858A KR20090099707A (ko) 2008-03-18 2008-03-18 반도체 메모리 소자

Publications (1)

Publication Number Publication Date
KR20090099707A true KR20090099707A (ko) 2009-09-23

Family

ID=41358179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024858A KR20090099707A (ko) 2008-03-18 2008-03-18 반도체 메모리 소자

Country Status (1)

Country Link
KR (1) KR20090099707A (ko)

Similar Documents

Publication Publication Date Title
KR100573826B1 (ko) 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법
KR20110054773A (ko) 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US5870343A (en) DRAM sensing scheme for eliminating bit-line coupling noise
US20040027892A1 (en) Semiconductor memory device with offset-compensated sensing scheme
US7492648B2 (en) Reducing leakage current in memory device using bitline isolation
KR100866145B1 (ko) 반도체 메모리 장치 및 그 바이어싱 방법
KR100744657B1 (ko) 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법
US6480434B1 (en) Memory device with precharge reinforcement circuit
JP5072429B2 (ja) セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法
KR20110096616A (ko) 비트라인 센스 앰프 및 이를 포함하는 메모리 코어
KR20100036596A (ko) 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치
US20070247938A1 (en) Separate sense amplifier precharge node in a semiconductor memory device
US6728122B2 (en) Semiconductor memory device capable of rewriting data signal
KR20100053827A (ko) 미스매치 셀을 이용하는 반도체 메모리 장치
KR100668512B1 (ko) 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법
US7474549B2 (en) Bit-line equalizer, semiconductor memory device including the same, and method for manufacturing bit-line equalizer
KR100600047B1 (ko) 반도체 메모리 장치
US20080117699A1 (en) Semiconductor memory device having a control unit receiving a sensing block selection address signal and related method
KR20100049192A (ko) 비트라인 디스터브 방지부를 갖는 반도체 메모리 장치
KR20090099707A (ko) 반도체 메모리 소자
KR20090099708A (ko) 반도체 메모리 소자
KR100721193B1 (ko) 디램 비트라인 센스 앰프 회로
KR100625792B1 (ko) 반도체메모리소자
KR101034600B1 (ko) 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자
KR20070036575A (ko) 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination