KR20100036596A - 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치 - Google Patents

에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치 Download PDF

Info

Publication number
KR20100036596A
KR20100036596A KR1020080095896A KR20080095896A KR20100036596A KR 20100036596 A KR20100036596 A KR 20100036596A KR 1020080095896 A KR1020080095896 A KR 1020080095896A KR 20080095896 A KR20080095896 A KR 20080095896A KR 20100036596 A KR20100036596 A KR 20100036596A
Authority
KR
South Korea
Prior art keywords
bit line
balancing
memory cell
sense amplifier
edge sense
Prior art date
Application number
KR1020080095896A
Other languages
English (en)
Inventor
변영용
장성진
신상웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080095896A priority Critical patent/KR20100036596A/ko
Priority to US12/570,159 priority patent/US8310859B2/en
Publication of KR20100036596A publication Critical patent/KR20100036596A/ko
Priority to US13/648,300 priority patent/US8873277B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치에 대하여 기술된다. 반도체 메모리 장치는, 다수개의 메모리 셀 블락들, 메모리 셀 블락들 중 최외곽 메모리 셀 블락들의 절반의 비트라인들이 제1 입력으로 연결되는 에지 센스 앰프들을 포함하는 에지 센스 앰프 블락, 그리고 에지 센스 앰프들의 제2 입력으로 연결되는 밸런싱 비트라인들을 제공하고 밸런싱 비트라인들과 연결되는 밸런싱 커패시터들을 포함하는 밸런싱 커패시터부를 포함한다. 에지 센스 앰프는, 비트라인과 밸런싱 비트라인이 차아지 셰어링되는 센싱 동작 중, 아이소레이션 신호에 응답하여 제1 입력과 비트라인 사이의 연결을, 그리고 제2 입력과 밸런싱 비트라인 사이의 연결을 차단한다.
Figure P1020080095896
에지 더미 셀, 에지 센스 앰프, 밸런싱 커패시터, 아이소레이션 신호

Description

에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치{Semiconductor memeory device having open bit line architecture removing edge dummy cells}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히, 에지 더미 셀들을 제거한 오픈 비트 라인 구조를 갖는 반도체 메모리 장치에 관한 것이다.
디램(DRAM)에서 비용 절감이 중요시되고 있다. 그로 인하여 칩 사이즈의 축소가 무엇보다도 효과적이다. 지금까지는 미세화 공정 기술을 추진하여 메모리 셀 사이즈를 축소해왔지만, 이제부터는 메모리 배열 방식을 변경하는 것에 의해 칩 사이즈를 축소할 필요가 있다.
DRAM에서, 1-트랜지스터와 1-커패시터로 구성되는 메모리 셀과 메모리 셀 데이터를 감지 증폭하는 센스 앰프의 배치 방법이 DRAM의 칩 사이즈를 좌우하는 중요한 설계 항목이다. 센스 앰프를 포함하는 메모리 셀 어레이의 배치 방법은 크게 오픈 비트라인 방식과 폴디드 비트라인 방식이 있다.
오픈 비트라인 방식은, 임의의 워드라인과 비트라인이 교차하는 모든 교점에 메모리 셀이 배치되어, 메모리 셀의 밀도가 가장 크고 작은 면적의 칩을 얻기 위한 적당한 배치 방법이다. 센스 앰프는 전형적으로, 메모리 셀에 저장된 차아지와 알고 있는 기준(known reference)을 비교한다. 오픈 비트라인 방식에서의 센스 앰프는 서로 다른 메모리 셀 어레이에 연결된 비트라인과 상보 비트라인이 연결된다. 센스 앰프의 배치 설계에서는 2 비트라인 피치(pitch)에 1개의 센스 앰프 블록이 배치된다. 폴디드 비트라인 방식은 4 비트라인 피치에 1개의 센스 앰프가 배치되기 때문에, 오픈 비트라인 방식보다 센스 앰프의 레이아웃 설계가 용이하다. 그러나, 폴디드 비트라인 방식은, 메모리 셀의 면적이 오픈 비트라인 방식에 비해 메모리 셀 면적이 2배가 되기 때문에, 칩 사이즈가 증대되는 문제점이 있다.
한편, 오픈 비트라인 방식의 메모리 셀 어레이에서, 최외곽의 메모리 셀 어레이의 비트라인들 중 반은 하나 건너 하나씩 센스 앰프들에 연결되지만, 나머지 반은 더미(dummy)로 남겨지게 된다. 즉, 최외곽 메모리 셀 어레이에는 1/2 블락 사이즈의 더미 셀들이 배열된다. 이에 따라, 전체 메모리 셀 어레이가 만들고자 의도한 메모리 용량보다 더 많은 메모리 셀들이 배열되어, 불필요하게 칩 사이즈 오버해드(overhead)를 갖게 되는 단점이 있다.
본 발명의 목적은 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 반도체 메모리 장치는, 다수개의 메모리 셀 블락들, 메모리 셀 블락들 중 최외곽 메모리 셀 블락들의 절반의 비트라인들이 제1 입력으로 연결되는 에지 센스 앰프들을 포함하는 에지 센스 앰프 블락, 그리고 에지 센스 앰프들의 제2 입력으로 연결되는 밸런싱 비트라인들을 제공하고 밸런싱 비트라인들과 연결되는 밸런싱 커패시터들을 포함하는 밸런싱 커패시터부를 포함한다. 에지 센스 앰프는, 비트라인과 밸런싱 비트라인이 차아지 셰어링되는 센싱 동작 중, 아이소레이션 신호에 응답하여 제1 입력과 비트라인 사이의 연결을, 그리고 제2 입력과 밸런싱 비트라인 사이의 연결을 차단한다.
본 발명의 실시예들에 따라, 메모리 셀 블락들은 워드라인들과 비트라인들이 교차하는 모든 교점에 메모리 셀들이 배치되는 오픈 비트 라인 구조를 갖을 수 있다.
본 발명의 실시예들에 따라, 밸런싱 커패시터들은 최외곽 메모리 셀 블락의 비트라인들의 커패시턴스와 동일한 커패시턴스를 갖도록 설정될 수 있다.
본 발명의 실시예들에 따라, 반도체 메모리 장치는 아이소레이션 신호를 발생하는 아이소레이션 신호 발생부를 더 포함하고, 아이소레이션 신호 발생부는 에 지 센스 앰프들을 활성화시키는 센싱 인에이블 신호를 반전시켜 지연시키는 지연부, 센싱 인에이블 신호와 지연부의 출력을 입력하는 낸드 게이트, 낸드 게이트의 출력을 레벨 쉬프트시키는 레벨 쉬프터, 레벨 쉬프터의 출력을 버퍼링하여 아이소레이션 신호를 출력하는 버퍼를 포함할 수 있다.
본 발명의 실시예들에 따라, 에지 센스 앰프는 이퀄라이징 신호에 응답하여 상기 비트라인과 밸런싱 비트라인을 비트라인 프리차아지 전압으로 프리차아지시키는 이퀄라이저부, 에지 센스 앰프들을 활성화시키는 센싱 인에이블 신호에 응답하여 선택되는 워드라인과 연결된 메모리 셀 블락의 메모리 셀 데이터를 감지 증폭하여 비트라인과 밸런싱 비트라인을 차아지 셰어링시키는 센싱부, 칼럼 선택 신호에 응답하여 비트라인과 밸런싱 비트라인의 데이터를 데이터 라인 쌍으로 전달하는 데이터 라인 선택부, 그리고 아이소레이션 신호에 응답하여 비트라인 및 밸런싱 비트라인과 센싱부와의 연결을 차단하는 아이소레이션부를 포함할 수 있다.
본 발명의 실시예들에 따라, 센싱부는, 전원 전압으로 구동되는 제1 전원 라인에 연결되고 비트라인과 밸런싱 비트라인에 교차 연결되는 피모스 트랜지스터들로 구성되는 제1 센싱부, 그리고 접지 전압으로 구동되는 제2 전원 라인에 연결되고 비트라인과 밸런싱 비트라인에 교차 연결되는 엔모스 트랜지스터들로 구성되는 제2 센싱부를 포함할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 반도체 메모리 장치는, 다수개의 메모리 셀 블락들, 메모리 셀 블락들 사이에 배치되고 인접한 메모리 셀 블락들의 비트라인들이 연결되는 센스 앰프들을 포함하는 센스 앰프 블락들, 메모리 셀 블락들 중 최외곽 메모리 셀 블락들의 비트라인들이 제1 입력으로 연결되고 센스 앰프와 동일하게 구성되는 에지 센스 앰프들을 포함하는 에지 센스 앰프 블락들, 그리고 에지 센스 앰프들의 제2 입력으로 연결되는 밸런싱 비트라인들을 제공하고 밸런싱 비트라인들과 연결되는 밸런싱 커패시터들을 포함하는 밸런싱 커패시터부를 포함하고, 에지 센스 앰프를 구성하는 트랜지스터들은 센스 앰프들을 구성하는 트랜지스터들의 사이즈보다 크게 설정된다.
상술한 본 발명의 반도체 메모리 장치에 의하면, 종래의 에지 더미 셀을 밸런싱 커패시터로 교체하여 칩 사이즈를 줄인다. 또한, 아이소레이션 신호를 이용하여 비트라인과 밸런싱 비트라인의 미스매치로 인한 노이즈를 차단하고, 센싱 동작시 센싱 특성 저하가 최소화되도록 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치를 설명하는 도면이다. 도 1에서, 전형적인 오픈 비트라인 구조의 메모리 셀 어레이(10)와 본 발명의 오픈 비트라인 구조의 메모리 셀 어레이(20)를 비교 설명한다. 전형적인 오픈 비트라인 구조의 메모리 셀 어레이(10)는 다수개의 메모리 셀 블락들(11, 12, 13, 14)이 배열되고, 메모리 셀 블락들(11, 12, 13, 14) 사이에 센스 앰프들(15, 16, 17, 18)이 배치된다. 메모리 셀 블락들(11, 12, 13, 14)에는 워드라인들과 비트라인들이 교차하는 교점에 1-트랜지스터와 1-커패시터로 구성되는 DRAM 셀들이 배열된다. 메모리 셀 어레이(10)의 최외곽(edge)에 배치되는 메모리 셀 블락(11, 14) 각각은, 비트라인들 중 반은 센스 앰프들(15, 18)에 연결되지만, 나머지 반은 더미(dummy)로 남겨지게 된다. 최외곽 메모리 셀 블락들(11, 14) 내 더미 비트라인들에 연결되는 메모리 셀들로 인한 칩 사이즈 오버해드를 없애기 위하여, 본 발명의 오픈 비트라인 구조의 메모리 셀 어레이(20)가 제공된다.
본 발명의 오픈 비트라인 구조의 메모리 셀 어레이(20)는, 워드라인들과 비트라인들이 교차하는 교점에 1-트랜지스터와 1-커패시터로 구성되는 DRAM 셀들을 갖는 다수개의 메모리 셀 블락들(21, 22, 23)이 배열되고, 메모리 셀 블락들(21, 22, 23) 사이에 센스 앰프들(24, 25, 26)이 배치된다. 메모리 셀 어레이(20)의 최외곽에 배치되는 메모리 셀 블락(21, 23) 각각은 에지 센스 앰프 블락들(27. 28)과 연결된다. 에지 센스 앰프 블락들(27, 28)은 에지 센스 앰프(30, 31)와 밸런싱 커패시터부(32, 33)를 포함한다.
에지 센스 앰프(30, 31)은 메모리 셀 블락(21, 23) 내 절반의 비트라인들(이하, "비트라인"이라 칭한다)과 연결되고, 이 비트라인과 연결되는 메모리 셀 데이터를 센싱하는 경우 기준 전압 레벨을 잡아주는 밸런싱 비트라인(이하, "상보 비트 라인"이라 칭한다)에 연결된 밸런싱 커패시터들과 연결된다. 에지 센스 앰프(30, 31)는, 비트라인의 커패시턴스와 상보 비트라인의 커패시턴스가 서로 다르면 비트라인 프리차아지시 노이즈가 유발되어 센싱 동작이 방해 받게 된다. 이에 따라, 비트라인의 커패시턴스와 균등하게 상보 비트라인의 커패시턴스를 맞춰주기 위하여, 상보 비트라인에 밸런싱 커패시터를 연결한다.
도 2는 도 1의 에지 센스 앰프(30)를 설명하는 제1예의 도면이다. 도 2를 참조하면, 에지 센스 앰프(30)는 이퀄라이저부(34), 센싱부(35a, 35b), 데이터 라인 선택부(36) 그리고 아이소레이션부(37a, 37b)를 포함하고, 에지 센스 앰프(31)와 동일하다. 이퀄라이저부(34)는 이퀄라이징 신호(PEQ)에 응답하여 비트라인(BL)과 상보 비트라인(BLB)을 비트라인 프리차아지 전압(VBL)으로 프리차아지시킨다. 센싱부(35a, 35b)는, 센싱 인에이블 신호(SAE, /SAE)에 응답하여, 선택되는 워드라인(WL)과 연결된 메모리 셀 블락(21)의 메모리 셀(MC) 데이터를 감지 증폭한다. 제1 센싱부(35a)는 전원 전압(VDD)으로 구동되는 제1 전원 라인(LA)에 연결되고, 비트라인(BL)과 상보 비트라인(BLB)에 교차 연결되는 피모스 트랜지스터들로 구성된다. 제2 센싱부(35b)는 접지 전압(VSS)으로 구동되는 제2 전원 라인(LAB)에 연결되고, 비트라인(BL)과 상보 비트라인(BLB)에 교차 연결되는 엔모스 트랜지스터들로 구성된다. 데이터 라인 선택부(36)는, 칼럼 선택 신호(CSL)에 응답하여 비트라인 쌍(BL, BLB)의 데이터를 데이터 라인 쌍(DL, DLB)으로 전달한다. 아이소레이션부(37a, 37b)는 아이소레이션 신호(ISO)에 응답하여 센싱부(35a, 35b)와 비트라인(BL) 및 상보 비트라인(BLB)과의 연결을 차단한다. 에지 센스 앰프(30)는, 아이 소레이션부(37a, 37b)를 제외하고는 도 1의 센스 앰프 블락(24, 25, 26) 내 노멀 센스 앰프와 동일하다. 상보 비트라인(BLB)은 밸런싱 커패시터부(32) 내 밸런싱 커패시터(BCap)와 연결된다. 밸런싱 커패시터(BCap)는 이 후 도 6에서 구체적으로 설명된다.
센싱부(35a, 35b)는, 일반적으로, 비트라인(BL)과 상보 비트라인(BLB)이 대칭적(symmetric) 구조를 가질 때, 센싱 특성이 우수하다. 본 실시예에서는 비트라인(BL)과 상보 비트라인(BLB)이 비대칭적(asymmetric) 구조이기 때문에, 비트라인(BL)과 상보 비트라인(BLB)의 미스매치로 인하여 센싱 특성이 떨어진다. 이를 보완하기 위하여, 에지 센스 앰프(30)는 아이소레이션 신호(ISO)를 이용하여 비트라인(BL)과 상보 비트라인(BLB)의 미스매치로 인한 노이즈를 차단하고, 센싱 동작시 센싱 특성 저하가 노멀 센스 앰프들 대비 최소화되도록 한다.
도 3은 도 2의 에지 센스 앰프(30)의 동작을 설명하는 타이밍 다이어그램이다. 도 3을 참조하면, 아이소레이션 신호(ISO)의 로직 하이레벨과 이퀄라이징 신호(PEQ)의 로직 하이레벨에 응답하여 비트라인(BL)과 상보 비트라인(BLB)이 비트라인 프리차아지 전압(VBL)으로 프리차아지된다. 이 후, 선택된 워드라인(WL)이 인에이블되고 센싱 인에이블 신호(SAE, 미도시)의 활성화되어 비트라인(BL)과 상보 비트라인(BLB)은 차아지 셰어링되면서 전압 차가 벌어진다. 이 때, 아이소레이션 신호(ISO)는 로직 로우레벨 펄스 구간이 되어 비트라인(BL)과 상보 비트라인(BLB)의 미스매치로 인한 노이즈를 차단한다. 이에 따라, 비트라인 커플링 및 노이즈에 의한 에지 센스 앰프(30)의 오동작을 방지한다.
도 4는 도 2의 아이소레이션 신호(ISO)를 발생하는 회로 다이어그램이다. 도 4를 참조하면, 아이소레이션 신호 발생 회로(40)는, 센싱 인에이블 신호(SAE)를 반전시켜 지연시키는 지연부(41), 센싱 인에이블 신호(SAE)와 지연부(41)의 출력을 입력하는 낸드 게이트(42), 낸드 게이트(42) 출력을 레벨 쉬프트시키는 레벨 쉬프터(43) 그리고 레벨 쉬프터(43)의 출력을 버퍼링하여 아이소레이션 신호(ISO)를 출력하는 버퍼들(44, 45)을 포함한다. 아이소레이션 신호 발생 회로(40)는, 센싱 인에이블 신호(SAE)의 로직 하이레벨로의 활성화 후에 지연부(41)의 지연 시간 만큼의 펄스 폭이 로직 로우레벨로 발생되는 아이소레이션 신호(ISO)를 발생한다.
도 5는 1의 에지 센스 앰프(30)를 설명하는 제2예의 도면이다. 도 5의 에지 센스 앰프(30)는 도 2의 에지 센스 앰프(30)와 비교하여, 아이소레이션부(37a, 37b)를 포함하지 않는다는 점에서 차이가 있다. 또한, 에지 센스 앰프(30)의 센싱부(35a, 35b) 내 피모스 트랜지스터들과 엔모스 트랜지스터들의 사이즈를 노멀 센스 앰프(24, 25, 26)에 비하여 크게 함으로써, 에지 센스 앰프(30)의 센싱 특성을 향상시킨다는 점에서 차이가 있고, 나머지 구성요소들은 도 2의 에지 센스 앰프(30)와 동일하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치를 설명하는 도면이다.
도 2는 도 1의 에지 센스 앰프를 설명하는 제1예의 도면이다.
도 3은 도 2의 에지 센스 앰프의 동작을 설명하는 타이밍 다이어그램이다.
도 4는 도 2의 아이소레이션 신호를 발생하는 회로 다이어그램이다.
도 5는 1의 에지 센스 앰프를 설명하는 제2예의 도면이다.

Claims (10)

  1. 다수개의 메모리 셀 블락들;
    상기 메모리 셀 블락들 중 최외곽 메모리 셀 블락들의 절반의 비트라인들이 제1 입력으로 연결되는 에지 센스 앰프들을 포함하는 에지 센스 앰프 블락; 및
    상기 에지 센스 앰프들의 제2 입력으로 연결되는 밸런싱 비트라인들을 제공하고, 상기 밸런싱 비트라인들과 연결되는 밸런싱 커패시터들을 포함하는 밸런싱 커패시터부를 구비하고,
    상기 에지 센스 앰프는, 상기 비트라인과 상기 밸런싱 비트라인이 차아지 셰어링되는 센싱 동작 중, 아이소레이션 신호에 응답하여 상기 제1 입력과 상기 비트라인 사이의 연결을, 그리고 상기 제2 입력과 상기 밸런싱 비트라인 사이의 연결을 차단하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 셀 블락들은,
    워드라인들과 비트라인들이 교차하는 모든 교점에 메모리 셀들이 배치되는 오픈 비트 라인 구조를 갖는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 밸런싱 커패시터들은
    상기 최외곽 메모리 셀 블락의 비트라인들의 커패시턴스와 동일한 커패시턴스를 갖는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 반도체 메모리 장치는
    상기 아이소레이션 신호를 발생하는 아이소레이션 신호 발생부를 더 구비하고,
    상기 아이소레이션 신호 발생부는
    상기 에지 센스 앰프들을 활성화시키는 센싱 인에이블 신호를 반전시켜 지연시키는 지연부;
    상기 센싱 인에이블 신호와 상기 지연부의 출력을 입력하는 낸드 게이트;
    상기 낸드 게이트의 출력을 레벨 쉬프트시키는 레벨 쉬프터; 및
    상기 레벨 쉬프터의 출력을 버퍼링하여 상기 아이소레이션 신호를 출력하는 버퍼를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 에지 센스 앰프는
    이퀄라이징 신호에 응답하여 상기 비트라인과 상기 밸런싱 비트라인을 비트라인 프리차아지 전압으로 프리차아지시키는 이퀄라이저부;
    상기 에지 센스 앰프들을 활성화시키는 센싱 인에이블 신호에 응답하여, 선택되는 워드라인과 연결된 상기 메모리 셀 블락의 메모리 셀 데이터를 감지 증폭하여 상기 비트라인과 상기 밸런싱 비트라인을 차아지 셰어링시키는 센싱부;
    칼럼 선택 신호에 응답하여 상기 비트라인과 상기 밸런싱 비트라인의 데이터를 데이터 라인 쌍으로 전달하는 데이터 라인 선택부; 및
    상기 아이소레이션 신호에 응답하여 상기 비트라인 및 상기 밸런싱 비트라인과 상기 센싱부와의 연결을 차단하는 아이소레이션부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 센싱부는
    전원 전압으로 구동되는 제1 전원 라인에 연결되고, 상기 비트라인과 상기 밸런싱 비트라인에 교차 연결되는 피모스 트랜지스터들로 구성되는 제1 센싱부; 및
    접지 전압으로 구동되는 제2 전원 라인에 연결되고, 상기 비트라인과 상기 밸런싱 비트라인에 교차 연결되는 엔모스 트랜지스터들로 구성되는 제2 센싱부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 다수개의 메모리 셀 블락들;
    상기 메모리 셀 블락들 사이에 배치되고, 인접한 상기 메모리 셀 블락들의 비트라인들이 연결되는 센스 앰프들을 포함하는 센스 앰프 블락들;
    상기 메모리 셀 블락들 중 최외곽 메모리 셀 블락들의 비트라인들이 제1 입력으로 연결되고, 상기 센스 앰프와 동일하게 구성되는 에지 센스 앰프들을 포함하는 에지 센스 앰프 블락들; 및
    상기 에지 센스 앰프들의 제2 입력으로 연결되는 밸런싱 비트라인들을 제공하고, 상기 밸런싱 비트라인들과 연결되는 밸런싱 커패시터들을 포함하는 밸런싱 커패시터부를 구비하고,
    상기 에지 센스 앰프를 구성하는 트랜지스터들은 상기 센스 앰프들을 구성하는 트랜지스터들의 사이즈보다 큰 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 메모리 셀 블락들은,
    워드라인들과 비트라인들이 교차하는 모든 교점에 메모리 셀들이 배치되는 오픈 비트 라인 구조를 갖는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서, 상기 밸런싱 커패시터들은
    상기 최외곽 메모리 셀 블락의 비트라인들의 커패시턴스와 동일한 커패시턴스를 갖는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제7항에 있어서, 상기 센스 앰프와 상기 에지 센스 앰프 각각은
    이퀄라이징 신호에 응답하여 상기 비트라인과 상기 밸런싱 비트라인을 비트라인 프리차아지 전압으로 프리차아지시키는 이퀄라이저부;
    센싱 인에이블 신호에 응답하여, 선택되는 워드라인과 연결된 상기 메모리 셀 블락의 메모리 셀 데이터를 감지 증폭하여 상기 비트라인과 상기 밸런싱 비트라인을 차아지 셰어링시키는 센싱부; 및
    칼럼 선택 신호에 응답하여 상기 비트라인과 상기 밸런싱 비트라인의 데이터를 데이터 라인 쌍으로 전달하는 데이터 라인 선택부를 구비하고,
    상기 센싱부는
    전원 전압으로 구동되는 제1 전원 라인에 연결되고, 상기 비트라인과 상기 밸런싱 비트라인에 교차 연결되는 피모스 트랜지스터들로 구성되는 제1 센싱부; 및
    접지 전압으로 구동되는 제2 전원 라인에 연결되고, 상기 비트라인과 상기 밸런싱 비트라인에 교차 연결되는 엔모스 트랜지스터들로 구성되는 제2 센싱부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020080095896A 2008-09-30 2008-09-30 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치 KR20100036596A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080095896A KR20100036596A (ko) 2008-09-30 2008-09-30 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치
US12/570,159 US8310859B2 (en) 2008-09-30 2009-09-30 Semiconductor memory device having balancing capacitors
US13/648,300 US8873277B2 (en) 2008-09-30 2012-10-10 Semiconductor memory device having balancing capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095896A KR20100036596A (ko) 2008-09-30 2008-09-30 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100036596A true KR20100036596A (ko) 2010-04-08

Family

ID=42214077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095896A KR20100036596A (ko) 2008-09-30 2008-09-30 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20100036596A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619484B2 (en) 2010-09-14 2013-12-31 Samsung Electronics Co., Ltd Semiconductor device, method of adjusting load capacitance for the same, and semiconductor system including the same
US9236501B2 (en) 2012-07-17 2016-01-12 SK Hynix Inc. Dummy bit line MOS capacitor and device using the same
US9396776B2 (en) 2014-12-09 2016-07-19 SK Hynix Inc. Semiconductor device
US10643687B2 (en) 2018-05-23 2020-05-05 SK Hynix Inc. Sensing circuit and semiconductor device including the same
WO2020237211A1 (en) * 2019-05-23 2020-11-26 Qualcomm Incorporated Memory with High-Speed and Area-Efficient Read Path

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619484B2 (en) 2010-09-14 2013-12-31 Samsung Electronics Co., Ltd Semiconductor device, method of adjusting load capacitance for the same, and semiconductor system including the same
US9236501B2 (en) 2012-07-17 2016-01-12 SK Hynix Inc. Dummy bit line MOS capacitor and device using the same
US9825146B2 (en) 2012-07-17 2017-11-21 SK Hynix Inc. Dummy bit line MOS capacitor and device using the same
US9396776B2 (en) 2014-12-09 2016-07-19 SK Hynix Inc. Semiconductor device
US10643687B2 (en) 2018-05-23 2020-05-05 SK Hynix Inc. Sensing circuit and semiconductor device including the same
WO2020237211A1 (en) * 2019-05-23 2020-11-26 Qualcomm Incorporated Memory with High-Speed and Area-Efficient Read Path
US11315609B2 (en) 2019-05-23 2022-04-26 Qualcomm Incorporated Memory with high-speed and area-efficient read path

Similar Documents

Publication Publication Date Title
CN110390981B (zh) 存储器电路、其操作方法及数据读取方法
US11024365B1 (en) Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
US7317646B2 (en) Memory device having shared open bit line sense amplifier architecture
US20070183234A1 (en) Semiconductor memory device having reduced voltage coupling between bit lines
US7561462B2 (en) Circuit and method for a high speed dynamic RAM
US7289385B2 (en) Bank selection signal control circuit for use in semiconductor memory device, and bank selection control method
US7095668B2 (en) Main amplifier and semiconductor device
US6023437A (en) Semiconductor memory device capable of reducing a precharge time
KR100242998B1 (ko) 잡음특성을 개선한 셀 어레이 및 센스앰프의 구조
EP3176788B1 (en) Static random access memory
US6304479B1 (en) Shielded bit line architecture for memory arrays
US8873277B2 (en) Semiconductor memory device having balancing capacitors
KR20100036596A (ko) 에지 더미 셀들을 제거한 오픈 비트라인 구조의 반도체 메모리 장치
US8867282B2 (en) Semiconductor apparatus with open bit line structure
US5768201A (en) Bit line sense amplifier array for semiconductor memory device
CN105679361B (zh) 存储器件
US7495983B2 (en) Semiconductor memory device having bit line equalizer in cell array
KR100660871B1 (ko) 연결된 비트라인을 구비하는 반도체 메모리 장치 및 데이터쉬프팅 방법
TW202405811A (zh) 具有位元單元功率升壓的記憶體
KR100366966B1 (ko) 공유 등화기 디램 감지 증폭기를 허용하는 부동 비트선타이머
KR100548560B1 (ko) 메모리 장치용 비트라인 프리차지 신호 발생기
WO2002054409A2 (en) Bitline twist with equalizer function
US6522564B2 (en) Semiconductor memory device and signal line arrangement method thereof
US8120979B2 (en) Semiconductor memory devices having hierarchical bit-line structures
US20090059687A1 (en) Semiconductor memory device and layout method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application