JP2001189080A - センスアンプ、増幅器、およびセンスアンプの作動方法 - Google Patents

Abstract

(57)【要約】 【課題】 センスアンプの能力または機能性を低下させ
ることなくセンスアンプのサイズを低減する。 【解決手段】 第１のビット線および第２のビット線に
結合されたラッチと、入力側およびラッチに接続された
出力側を有するドライバとを有しており、このドライバ
はドライバを活性化するアクティブ入力信号を受信する
ように作動され、このアクティブ入力信号によりオーバ
ードライブ電圧が増加され、ドライバが増幅されたオー
バードライブモードで作動される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、センスアンプ、増
幅器、およびセンスアンプの作動方法に関する。本発明
は特に集積回路例えばメモリＩＣで使用されるセンスア
ンプのサイズを低減する手段に関する。

【０００２】

【従来の技術】半導体集積回路例えばメモリＩＣでは、
センスアンプが例えばメモリセルにおける情報の読み出
し、書き込みおよび再生に使用されている。センスアン
プはメモリＩＣのビット線対ごとに設けられている。動
作中センスアンプはビット線対の各ビット線間の差電圧
を読み出して増幅する。この差電圧は選択されたメモリ
セルに蓄積された電荷がロジック１であるかロジック０
であるかを表す。

【０００３】高い集積度と低い製造コストへの止むこと
のない要求により、より小さいチップを作成すべきであ
るというＩＣ製造にかかるプレッシャーは増大してい
る。センスアンプ（典型的にはメモリＩＣ内のセンスア
ンプ）はチップサイズの約１０％を占めているので、セ
ンスアンプのサイズを縮小できればチップサイズ全体の
著しい低減が達成できる。

【０００４】一般にセンスアンプは相互結合されたラッ
チを有しており、このラッチはビット線対における差電
圧を読み出すために使用される。センスアンプはさらに
ラッチを駆動するドライバを有しており、これにより読
み出された差電圧が増幅される。ドライバは比較的大き
く、センスアンプのサイズに大きく関わっている。

【０００５】ドライバのサイズを低減することによりセ
ンスアンプのサイズを著しく低減することができる。し
かしドライバは設計要求による最小寸法を必要とする。
ドライバのサイズをこの最小寸法よりも小さく低減して
しまうとドライバの能力が低下することがあり、これは
集積回路の能力または機能性に悪影響を与える。

【０００６】センスアンプのサイズを低減する技術の１
つとして、ドライバを一般的なセンスアンプ領域の外側
に配置することが挙げられる。例えばドライバはステッ
チされたワード線アーキテクチャのセンスアンプ間のス
テッチギャップ領域に配置されるか、またはセグメント
分割されたワード線アーキテクチャのセンスアンプ間の
ローカルなワード線ドライバ領域に配置される。ドライ
バを配置することのできる他のエリアには行デコーダ領
域が含まれる。ただしグラウンドルールが小さくなると
ステッチギャップの表面エリアまたはローカルなワード
線のドライバ領域が低減され、ドライバを適応化させる
ことが困難になる。

【０００７】前述の説明からわかるように、センスアン
プの能力または機能性を低下させたりこれに影響を与え
たりすることなくセンスアンプのサイズを低減すること
が望ましい。

【０００８】

【発明が解決しようとする課題】本発明の課題は、セン
スアンプの能力または機能性を低下させることなくセン
スアンプのサイズを低減することである。

【０００９】

【課題を解決するための手段】この課題は、第１のビッ
ト線および第２のビット線に結合されたラッチと、入力
側およびラッチに接続された出力側を有するドライバと
を有しており、このドライバはドライバを活性化するア
クティブ入力信号を受信するように作動され、このアク
ティブ入力信号によりオーバードライブ電圧が増加さ
れ、ドライバが増幅されたオーバードライブモードで作
動される構成により解決される。課題はまた、第１のソ
ースおよび第１のドレインを有する第１のトランジスタ
と第２のソースおよび第２のドレインを有する第２のト
ランジスタとを含む相互結合されたラッチを有してお
り、第１のソースと第２のソースとが結合されており、
第１のソースおよび第２のソースに結合された出力側を
有するドライバを有しており、ドライバの入力側の活性
信号によりドライバのゲートのオーバードライブ電圧が
増加され、ドライバが増幅されたオーバードライブモー
ドで作動される構成により解決される。課題はまた、第
１のビット線と第２のビット線の間の差電圧を読み出
し、ドライバの出力側を前記差電圧が正の差電圧である
かまたは負の差電圧であるかに依存して第１のビット線
または第２のビット線のいずれか一方に結合し、ドライ
バをドライバアクティブ入力信号により活性化し、ドラ
イバアクティブ入力信号によりドライバのゲートのオー
バードライブ電圧を増加させ、ドライバをオーバードラ
イブモードで作動する方法により解決される。

【００１０】

【発明の実施の形態】センスアンプは半導体集積回路に
おいて使用される。これは例えばランダムアクセスメモ
リＲＡＭであり、ダイナミックランダムアクセスメモリ
ＤＲＡＭ、例えばランバスＤＲＡＭおよびＳＬＤＲＡＭ
などの高速のＤＲＡＭ、強誘電性ランダムアクセスメモ
リＦＲＡＭ、シンクロナスダイナミックランダムアクセ
スメモリＳＤＲＡＭ、または組み込み型ＤＲＡＭロジッ
クチップ（エンベデッドＤＲＡＭ）を含む。他のタイプ
のメモリＩＣまたはロジックＩＣにもセンスアンプが使
用されることがある。

【００１１】

【実施例】図１には本発明の実施例によるセンスアンプ
１０１が示されている。このセンスアンプはビット線１
２０、１２１に結合されている。選択されたセルを含む
ビット線は典型的には“真のビット線”と称され、他方
のビット線は“補のビット線”と称される。

【００１２】一般にはイコライゼーション回路（図示し
ない）によりビット線がメモリアクセス前にイコライズ
される。ビット線はほぼＶ_bleqに等しい電圧までイコラ
イズされる。典型的にはＶ_bleqはＶ_blh／２に等しく、
ここでＶ_blhはビット線の上方の電圧値である。ビット
線がイコライズされた後、セルがビット線対の一方のビ
ット線から選択される。選択されたメモリセルに蓄積さ
れている電荷は真のビット線の電圧レベルに正または負
で影響し、一方補のビット線の電圧レベルはＶ_{bl h}／２
に留まる。真のビット線と補のビット線の間の差が増幅
される。

【００１３】センスアンプはｐラッチ１３０およびｎラ
ッチ１５０を有しており、これらはビット線対の各ビッ
ト線に結合されている。ｐラッチはビット線１２０、１
２１間の差電圧を読み出す。正の差電圧が読み出された
場合には、ｐラッチは真のビット線をｐドライバ１１０
に結合し、補のビット線をｐドライバから分離する。ビ
ット線１２０、１２１間で負の差電圧が読み出された場
合には、ｐラッチが補のビット線をｐドライバ１１０に
結合し、真のビット線をｐドライバから分離する。ｎラ
ッチに関しては、正の差電圧がビット線対に存在する場
合には補のビット線がｎドライバ１４０に結合され、真
のビット線がｎドライバから分離される。負の差電圧が
読み出された場合には、ｎラッチは真のビット線をｎド
ライバに結合し、補のビット線をｎドライバから分離す
る。

【００１４】ｐドライバ１１０は入力側１１５およびｐ
ラッチに結合された出力側１１６を有する。入力側１１
５でのｐドライバアクティブ入力信号はｐドライバを活
性化し、出力側に接続された負荷を上方のパワーレール
１１７の電圧にほぼ等しい電圧へチャージする。上方の
パワーレールはほぼＶ_blhに等しい電圧を有する。Ｖ_{b lh}
は例えば約１．６Ｖである。１つの実施例ではｐドライ
バ入力信号はアクティブロー信号である。

【００１５】ｎドライバ１４０は入力側１４５およびｎ
ラッチに結合された出力側１４６を有する。入力側１４
５のｎドライバアクティブ入力信号はｎドライバを活性
化し、出力側に接続された負荷を下方のパワーレール１
１７の電圧に等しい値へチャージする。下方のパワーレ
ールは典型的にはグラウンドに等しい電圧を有する。１
つの実施例ではｎドライバ入力信号はアクティブハイ信
号である。

【００１６】相互結合されたラッチをドライバを有する
センスアンプにおいて駆動するコンセプトは充分に確立
されている。例えばLu et al., IEEE Journal of Sold
State Circuits, Vol. SC-19, No.4, Aug. 1984, P451-
454 をここで参照のために引用しておく。ＮＦＥＴドラ
イバおよびＰＦＥＴドライバの作動を制御する信号は
“センスアンプのラッチ動作を制御するクロック”と称
される。

【００１７】ｐドライバおよびｎドライバは典型的には
複数のセンスアンプを駆動する。駆動の要求を満たすた
めには比較的大きなドライバが必要である。このような
大きなドライバはセンスアンプのサイズに大きく関わっ
ている。

【００１８】本発明によればドライバは増幅されたオー
バードライブモードで作動されるようにコンフィグレー
ションされている。増幅されたオーバードライブモード
はドライバにアクティブ入力信号を供給することにより
達成される。このアクティブ入力信号によりドライバの
オーバードライブ電圧の大きさが増加される。オーバー
ドライブ電圧が増加されることによりドライバの能力が
ブーストされ、より小さいドライバを使用して同じ能力
を達成できる。ドライバがチップサイズに大きく関わっ
ているので、本発明によりセンスアンプのサイズの著し
い低減が達成される。

【００１９】１つの実施例ではｐドライバが増幅された
オーバードライブモードで作動される。これはアクティ
ブローのｐドライバ入力信号を供給することにより行わ
れ、この信号はｐドライバのオーバードライブ電圧を増
加させる。アクティブローのｐドライバ入力信号はグラ
ウンドに対して負の信号を有する。１つの実施例ではア
クティブローのｐドライバ入力信号はほぼ−０．２Ｖ〜
−１．０Ｖに等しい。別の実施例ではアクティブローの
ｐドライバ入力信号は約−０．５Ｖである。有利にはア
クティブローのｐドライバ入力信号はワード線の負のロ
ー電圧にほぼ等しい。ワード線の負の電圧は例えば約−
０．５Ｖである。ワード線の負の電圧の使用は有利には
負の電圧源を形成し、これによりドライバは付加的な電
圧源を必要とせずに増幅されたオーバードライブモード
で作動される。他の負の電圧、例えばウェルごとに存在
している負のバイアス電圧（アレイウェルまたはアレイ
逆バイアス電圧など）を設計要求および設計限界に依存
してアクティブローのｐドライバ入力信号として使用す
ることもできる。

【００２０】１つの実施例ではアクティブハイのｎドラ
イバ入力信号が供給され、この信号ｈｓｎドライバのオ
ーバードライブ電圧を増加させる。アクティブハイのｎ
ドライバ入力信号はＶ_intよりも大きい信号を有してお
り、ここでＶ_intはＩＣ回路に対する上方の電源であ
る。Ｖ_intは例えばほぼ１．５Ｖ〜３Ｖに等しい。１つ
の実施例ではＶ_intは約２．２Ｖである。別の実施例で
はアクティブハイのｎドライバ入力信号はＶ_ppにほぼ等
しく、ここではＶ_ppはワード線のブースト電圧であり、
典型的には約３．５Ｖである。Ｖ_intよりも大きい他の
電圧も使用可能である。

【００２１】図２には本発明の１つの実施例が示されて
いる。図示されているようにセンスアンプは相互結合さ
れたｐラッチ１３０を有しており、このラッチは第１の
トランジスタ２２０および第２のトランジスタ２３０を
有している。これらのトランジスタは１つの実施例では
ｐＦＥＴである。第１のトランジスタは第１の端子２２
１、第２の端子２２２、およびゲート２２３を有してい
る。同様に第２のトランジスタは第１の端子２３１、第
２の端子２３２、およびゲート２３３を有している。第
１のトランジスタの第２の端子は第２のトランジスタの
第１の端子に結合されている。第１のトランジスタのゲ
ート端子２２３は一方のビット線１２０に結合されてお
り、第１のトランジスタの第１の端子２２１は他方のビ
ット線１２１に結合されている。第２のトランジスタの
第２の端子は一方のビット線１２０に結合されており、
ゲート端子２３３は他方のビット線１２１に結合されて
いる。

【００２２】ｐドライバ１１０には入力側１１５と、ｐ
ラッチの第１のトランジスタおよび第２のトランジスタ
の共通の端子に結合された出力側１１６とが設けられて
いる。ｐドライバはドライバトランジスタ２１１を有し
ており、このトランジスタは第１の端子２１２、第２の
端子２１３、およびゲート２１４を有している。１つの
実施例ではドライバトランジスタはｐＦＥＴを有してい
る。第１の端子は上方の電圧源１１７に結合されてお
り、第２の端子は出力側に結合されている。上方の電圧
源はほぼＶ_blhに等しい。活性信号をゲートに供給する
ことによりドライバトランジスタは導通され、上方の電
圧源が出力側に結合される。１つの実施例では活性信号
はロジック０である。

【００２３】動作中、相互結合されたｐラッチはビット
線１２０、１２１間の差を読み出す。最初にこれらのビ
ット線はＶ_bleqにイコライズされている。メモリセルは
次にビット線対の一方のビット線すなわち真のビット線
から選択される。選択されたメモリセルのキャパシタに
蓄積されている電荷がビット線に結合される。この電荷
がロジック１を表しているかロジック０を表しているか
に依存して、真のビット線はプルアップされるかまたは
プルダウンされる。例えば真のビット線は約±０．１５
Ｖだけプルアップまたはプルダウンされ、これにより真
のビット線はＶ _bleq±０．１５となる。補のビット線は
Ｖ_bleqに留まる。

【００２４】本発明の１つの実施例では、ビット線対の
間の負の差電圧は選択されたメモリセルがロジック０を
有することを表している。これにより一方のｐラッチト
ランジスタはｐドライバと補のビット線との間に導通路
を形成し、他方のトランジスタは真のビット線をｐドラ
イバから分離する。これに対してビット線対の間の正の
差電圧は選択されたメモリセルがロジック１を有するこ
とを表している。これによりｐラッチは真のビット線を
ｐドライバに接続し、補のビット線をｐドライバから分
離する。ｐドライバのアクティブ入力信号はｐドライバ
を活性化し、その出力側が接続されているビット線をほ
ぼＶ_blhの電圧レベルまでチャージする。

【００２５】本発明の１つの実施例によれば、アクティ
ブローのｐドライバ信号はオーバードライブ電圧の大き
さを増加させる信号として供給される。オーバードライ
ブ電圧はゲートソース電圧とドライバトランジスタの閾
値電圧の間の差である。アクティブローのｐドライバ入
力信号はグラウンドに対して負の信号を有する。１つの
実施例ではアクティブローのｐドライバ入力信号はほぼ
−０．２Ｖ〜−１．０Ｖに等しい。有利にはこのアクテ
ィブローのｐドライバ信号は負のワード線電圧または負
のウェルバイアス電圧にほぼ等しい。典型的には負のワ
ード線電圧は約−０．５Ｖである。他の負の電圧も、設
計要求および設計限界に依存してアクティブローのｐド
ライバ入力信号として使用することができる。

【００２６】Ｖ_blhが約１．６Ｖであり、Ｖ_bleqが約
０．８Ｖであり、ドライバトランジスタのゲート閾値電
圧が約０．７Ｖである場合、ｐドライバをグラウンドに
等しい従来のアクティブロー信号で活性化すると約０．
９Ｖのオーバードライブ電圧｜（Ｖ_GS−Ｖ_T）｜が形成
される。ただしｐドライバを本発明の実施例による負の
アクティブロー信号、例えば約−０．５Ｖの信号で活性
化すると約１．４Ｖのオーバードライブ電圧が形成され
る。

【００２７】ゲートのオーバードライブ電圧が増加され
ることにより、ドライバトランジスタの幅を相応に低減
することができ、これにより著しくコンパクトなコア回
路レイアウトを得ることができる。コア回路例えばセン
スアンプはピッチ通りに配置されるので、これによりチ
ップサイズが大幅に縮小化できる。このことは有利には
ウェハ当たりのチップ数を増加させ、チップ当たりのコ
ストを低減させることにつながる。

【００２８】センスアンプはさらに相互結合されたｎラ
ッチ１５０を有する。このラッチは第１のトランジスタ
２５０および第２のトランジスタ２６０を有しており、
これらは例えばｎＦＥＴである。第１のトランジスタは
第１の端子２５１、第２の端子２５２、およびゲート２
５３を有している。第２のトランジスタは第１の端子２
６１、第２の端子２６２、およびゲート２６３を有して
いる。これらのトランジスタは、第１のトランジスタの
第２の端子が第２のトランジスタの第１の端子に接続さ
れるようにコンフィグレーションされている。第１のト
ランジスタのゲート端子２５３は一方のビット線１２０
に結合されており、第１のトランジスタの第１の端子２
５１は他方のビット線１２１に結合されている。第２の
トランジスタの第２の端子は一方のビット線１２０に結
合されており、ゲート端子２６３は他方のビット線１２
１に結合されている。

【００２９】ｎドライバ１４０は入力側１４５および出
力側１４６を有している。ｎラッチのトランジスタの共
通の端子はｎドライバの出力を受信する入力側として使
用される。ｎドライバはドライバトランジスタ２１１を
有しており、このトランジスタは第１の端子２４２、第
２の端子２４３、およびゲート２４４を有している。ド
ライバトランジスタは例えばｎＦＥＴを有している。第
１の端子は出力側に結合されており、第２の端子は下方
のパワーレール１４７に結合されている。下方のパワー
レールは典型的にはほぼグラウンドに等しい電圧を有す
る。活性信号をゲートに供給することによりドライバト
ランジスタが導通され、下方の電圧源が出力側に結合さ
れる。１つの実施例では活性信号はロジック１の信号で
ある。

【００３０】動作中にｎラッチはビット線１２０、１２
１間の差を読み出す。１つの実施例ではビット線対の各
ビット線間の負の差電圧は選択されたメモリセルがロジ
ック０を表す電荷を有することを表している。この場合
適切なｎラッチのトランジスタがオンに切り換えられ、
真のビット線をｎドライバに接続し、他方のｎラッチト
ランジスタが補のビット線をｎドライバから分離する。

【００３１】ビット線対の各ビット線間に正の差電圧が
ある場合、選択されたメモリセルがロジック１を表す電
荷を有することを表している。これによりｎラッチは補
のビット線をｎドライバに接続し、真のビット線をｎド
ライバから分離する。これは適切なｎラッチのトランジ
スタをオンオフ切り替えすることにより行われる。ｎド
ライバのアクティブ入力信号はｎドライバを活性化し、
その出力側が結合されているビット線をほぼグラウンド
のレベルまで放電する。

【００３２】本発明の１つの実施例によれば、アクティ
ブハイのｎドライバ入力信号はオーバードライブ電圧を
増加させる信号として供給され、ｎドライバは増幅され
たオーバードライブモードで作動される。アクティブハ
イのｎドライバ入力信号はＶ _intよりも大きい信号を有
し、ここでＶ_intはＩＣ回路の上方の電圧源である。典
型的にはＶ_intはほぼ２．１Ｖに等しい。１つの実施例
ではこのアクティブハイのｎドライバ入力信号はほぼＶ
_ppに等しく、典型的には約３．５Ｖである。 Ｖ_{i nt}より
も大きい他の電圧レベルも、設計要求および設計限界に
依存して使用することができる。

【００３３】Ｖ_intが約２．１Ｖであり、ドライバトラ
ンジスタのゲート閾値電圧が約０．６Ｖである場合、ｎ
ドライバをＶ_intに等しい従来のアクティブハイ信号で
活性化すると約１．５Ｖのオーバードライブ電圧（Ｖ_GS
−Ｖ_T）が形成される。ただしｎドライバを本発明の実
施例によるアクティブハイ信号、例えばＶ_ppに等しい約
３．５Ｖの信号で活性化すると約２．９Ｖのオーバード
ライブ電圧が形成される。

【００３４】ドライバ能力のブーストはドライバのオー
バードライブ電圧を増加させることにより達成される。
これによりドライバトランジスタのサイズが例えば５０
％低減される。ドライバトランジスタのサイズが低減さ
れることにより、一層効率的なレイアウトが可能とな
り、より小さいチップサイズが得られる。例えば小さい
ドライバは狭いステッチギャップまたはローカルなワー
ド線ドライバ領域に配置することができる。これに代え
て Mueller et al の米国特許第５８３１９１２号明細
書に記載されているように、ドライバをセンスアンプの
バンク全体にわたって分布させることもできる。参照の
ためにここで引用しておく。このためにセンスアンプの
サイズが増大されても、小さいドライバにより従来のセ
ンスアンプにおけるドライバの使用に比べてエリアの不
都合が低減される。

【００３５】本発明をここに種々の実施例に即して図示
および説明したが、当業技術者には本発明の概念および
観点から離れない修正および変更が可能であることを理
解すべきである。本発明の範囲は上述の説明に関連する
だけでなく、添付の請求の範囲およびこれに対応する全
ての態様に関連して決定されなければならない。

【図面の簡単な説明】

【図１】本発明の回路のブロック回路図である。

【図２】本発明の実施例を示す図である。

【符号の説明】

１０１ センスアンプ １２０、１２１ ビット線 １１０ ｐドライバ １１５ 入力側 １１６ 出力側 １１７ パワーレール １３０ ｐラッチ １４０ ｎドライバ １４５ 入力側 １４６ 出力側 １５０ ｎラッチ ２２１、２５１ 第１の端子 ２２２、２５２ 第２の端子 ２２３、２５３ ゲート

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年５月１１日（２０００．５．１
１）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

───────────────────────────────────────────────────── フロントページの続き (71)出願人 399035836 1730 Ｎｏｒｔｈ Ｆｉｒｓｔ Ｓｔｒｅ ｅｔ、Ｓａｎ Ｊｏｓｅ、ＣＡ、ＵＳＡ (72)発明者 ゲールハルト ミュラー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タウン ヴュー ド ライヴ 168 (72)発明者 ハインツ ヘーニッヒシュミット ドイツ連邦共和国 シュタルンベルク ザ ントスター ナンバー３ Ｆターム(参考） 5B024 AA07 BA09 CA07 5B025 AD06 AE00

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１のビット線および第２のビット線に
   結合されたラッチと、 入力側および前記ラッチに接続された出力側を有するド
   ライバとを有しており、該ドライバはドライバを活性化
   するアクティブ入力信号を受信するように作動され、 該アクティブ入力信号によりオーバードライブ電圧が増
   加され、ドライバが増幅されたオーバードライブモード
   で作動される、ことを特徴とするセンスアンプ。
2. 【請求項２】 前記ラッチにより第１のビット線と第２
   のビット線の間の差電圧が読み出される、請求項１記載
   のセンスアンプ。
3. 【請求項３】 前記ラッチにより差電圧が正の差である
   場合には第１のビット線がドライバの出力側に結合さ
   れ、または差電圧が負の差である場合には第２のビット
   線がドライバの出力側に結合される、請求項２記載のセ
   ンスアンプ。
4. 【請求項４】 ドライバが活性化されると、ドライバの
   出力側に結合された第１のビット線または第２のビット
   線が電源の電圧レベルまでチャージされる、請求項３記
   載のセンスアンプ。
5. 【請求項５】 前記ラッチはドライバトランジスタを有
   しており、該トランジスタは第１の端子、第２の端子お
   よびゲート端子を有しており、第１の端子は電源に結合
   されており、第２の端子はドライバの出力側に結合され
   ており、ゲート端子はドライバの入力側に結合されてい
   る、請求項１記載のセンスアンプ。
6. 【請求項６】 アクティブ入力信号によりドライバのド
   ライバトランジスタのサイズが低減される、請求項５記
   載のセンスアンプ。
7. 【請求項７】 第１のソースおよび第１のドレインを有
   する第１のトランジスタと第２のソースおよび第２のド
   レインを有する第２のトランジスタとを含む相互結合さ
   れたラッチを有しており、前記第１のソースと前記第２
   のソースとが結合されており、 前記第１のソースおよび前記第２のソースに結合された
   出力側を有するドライバを有しており、 ドライバの入力側の活性信号によりドライバのゲートの
   オーバードライブ電圧が増加され、ドライバが増幅され
   たオーバードライブモードで作動される、ことを特徴と
   する増幅器。
8. 【請求項８】 第１のビット線と第２のビット線の間の
   差電圧を読み出し、ドライバの出力側を前記差電圧が正
   の差電圧であるかまたは負の差電圧であるかに依存して
   第１のビット線または第２のビット線のいずれか一方に
   結合し、 ドライバをドライバアクティブ入力信号により活性化
   し、ドライバアクティブ入力信号によりドライバのゲー
   トのオーバードライブ電圧を増加させ、ドライバをオー
   バードライブモードで作動する、ことを特徴とするセン
   スアンプの作動方法。