DE10323501B4 - Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers - Google Patents

Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers Download PDF

Info

Publication number
DE10323501B4
DE10323501B4 DE10323501A DE10323501A DE10323501B4 DE 10323501 B4 DE10323501 B4 DE 10323501B4 DE 10323501 A DE10323501 A DE 10323501A DE 10323501 A DE10323501 A DE 10323501A DE 10323501 B4 DE10323501 B4 DE 10323501B4
Authority
DE
Germany
Prior art keywords
read
write amplifier
voltage
memory
integrated memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10323501A
Other languages
English (en)
Other versions
DE10323501A1 (de
Inventor
Herbert Benzinger
Manfred Proell
Stephan Schroeder
Koen Van Der Zanden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10323501A priority Critical patent/DE10323501B4/de
Priority to US10/841,546 priority patent/US6999355B2/en
Publication of DE10323501A1 publication Critical patent/DE10323501A1/de
Application granted granted Critical
Publication of DE10323501B4 publication Critical patent/DE10323501B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

Eine Schaltungsanordnung zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker (3) eines integrierten Speichers (1) weist eine erste Spannungsgeneratorschaltung (5) auf zur Erzeugung einer Versorgungsspannung (VBLH) zum Anlegen an den Schreib-Lese-Verstärker (3) während eines Bewertungs- und Verstärkungsvorgangs, des weiteren eine zweite Spannungsgeneratorschaltung (6) zur Erzeugung einer Vorladespannung (VBLEQ) zum Vorladen von mit dem Schreib-Lese-Verstärker verbundenen Bitleitungen (BL1c, BL1t) des Speichers. Eine Temperaturdetektorschaltung (4), welche mit der ersten Spannungsgeneratorschaltung (5) verbunden ist, dient zur Detektion einer Temperatur des Speichers und wirkt mit dieser zusammen, um die an den Schreib-Lese-Verstärker (3) angelegte Versorgungsspannung (VBLH) in Abhängigkeit einer Temperatur des Speichers einzustellen. Dadurch ist es ermöglicht, die Niedrigtemperatur-Eigenschaften des Schreib-Lese-Verstärkers eines integrierten Speichers zu verbessern.
DE10323501A 2003-05-23 2003-05-23 Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers Expired - Fee Related DE10323501B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10323501A DE10323501B4 (de) 2003-05-23 2003-05-23 Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers
US10/841,546 US6999355B2 (en) 2003-05-23 2004-05-10 Circuit arrangement and method for setting a voltage supply for a read/write amplifier of an integrated memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10323501A DE10323501B4 (de) 2003-05-23 2003-05-23 Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers

Publications (2)

Publication Number Publication Date
DE10323501A1 DE10323501A1 (de) 2004-12-30
DE10323501B4 true DE10323501B4 (de) 2005-03-10

Family

ID=33441235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10323501A Expired - Fee Related DE10323501B4 (de) 2003-05-23 2003-05-23 Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers

Country Status (2)

Country Link
US (1) US6999355B2 (de)
DE (1) DE10323501B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302224B4 (de) * 2003-01-20 2007-09-13 Infineon Technologies Ag Integrierter Speicher
DE10332601B4 (de) * 2003-07-17 2013-01-31 Qimonda Ag Schaltung und Verfahren zur Steuerung eines Zugriffs auf einen integrierten Speicher
KR102264207B1 (ko) * 2014-08-27 2021-06-14 삼성전자주식회사 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3150870A1 (de) * 1981-12-22 1983-07-14 Monori Mezögazdasági és Elelmiszeripari Gépgyártó és Szolgáltató Vállalat, Monor "ketteneinheit, insbesondere fuer foerdervorrichtungen in der lebensmittelindustrie"
US6084812A (en) * 1998-05-19 2000-07-04 Lg Semicon Co., Ltd. Device and method for varying bit line precharge voltage in semiconductor memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257232A (en) * 1992-03-05 1993-10-26 International Business Machines Corporation Sensing circuit for semiconductor memory with limited bitline voltage swing
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
JP3742191B2 (ja) * 1997-06-06 2006-02-01 株式会社東芝 半導体集積回路装置
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
US6037807A (en) * 1998-05-18 2000-03-14 Integrated Device Technology, Inc. Synchronous sense amplifier with temperature and voltage compensated translator
US6687175B1 (en) * 2000-02-04 2004-02-03 Renesas Technology Corporation Semiconductor device
DE10315870A1 (de) * 2003-04-08 2004-12-30 Fritz Nixel Anziehhilfe zum leichteren Anziehen von Kompressions- bzw. Thromboseprophylaxestrümpfen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3150870A1 (de) * 1981-12-22 1983-07-14 Monori Mezögazdasági és Elelmiszeripari Gépgyártó és Szolgáltató Vállalat, Monor "ketteneinheit, insbesondere fuer foerdervorrichtungen in der lebensmittelindustrie"
US6084812A (en) * 1998-05-19 2000-07-04 Lg Semicon Co., Ltd. Device and method for varying bit line precharge voltage in semiconductor memory

Also Published As

Publication number Publication date
US6999355B2 (en) 2006-02-14
US20040233737A1 (en) 2004-11-25
DE10323501A1 (de) 2004-12-30

Similar Documents

Publication Publication Date Title
DE10216607B4 (de) Halbleiterspeichervorrichtung
Troyer et al. Physiological gain leads to high ISI variability in a simple model of a cortical regular spiking cell
JP3200009B2 (ja) 読出電圧と書込電圧とが異なる強誘電性メモリ感知方法
DE19756928B4 (de) Verfahren zum Übersteuern eines Bitleitungs-Leseverstärkers
DE102007012177B4 (de) Speichervorrichtung, System mit einer Speichervorrichtung sowie Verfahren zum Bestimmen einer Temperatur einer Speichervorrichtung
DE19929095B4 (de) Halbleiterspeichervorrichtung mit übersteuertem Leseverstärker und Halbleitervorrichtung
EP1132917A3 (de) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
JP2007226954A (ja) 半導体メモリ装置のセンス増幅回路およびその駆動方法
DE3811554A1 (de) Sense-verstaerkerschaltung zum einseitigen lesen von daten
KR910001780A (ko) 램 테스트시 고속 기록회로
DE69934637T2 (de) Ferroelektrischer Speicher und seine Testverfahren
EP1365413A3 (de) Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle
DE10323501B4 (de) Schaltungsanordnung und Verfahren zur Einstellung einer Spannungsversorgung für einen Schreib-Lese-Verstärker eines integrierten Speichers
US20150262650A1 (en) Semiconductor memory device having sense amplifier
EP1137009A3 (de) Intergrierter Speicher mit Bitleitungsreferenzspannung und Verfahren zum Erzeugen der Bitleitungsreferenzspannung
DE10361692A1 (de) Speichervorrichtung mit Testmodus zum Steuern einer Bitleitungs-Erfassungsspannenzeit
KR100847760B1 (ko) 메모리 장치 및 구동방법
EP1006444A3 (de) Verfahren und Vorrichtung zur Prüfung eines dynamischen Direktzugriffspeichers
DE10321476A1 (de) Die Verwendung von DQ-Anschlußstiften auf einem RAM-Speicherchip für ein Temperaturerfassungsprotokoll
CN101047026B (zh) 半导体存储器件
DE4226710A1 (de) Halbleiterspeichereinrichtung und betriebsverfahren fuer eine solche
DE102008033691A1 (de) Verfahren und Vorrichtung für einen frühzeitigen Schreibvorgang
EP1176599A3 (de) Schaltungsanordnung zum Umschalten einer Receiverschaltung insbesondere in DRAM-Speichern
KR100541370B1 (ko) 반도체메모리소자
DE102005005301B4 (de) Integrierter Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee