CN102270500A - 可实现dram自复位的方法及可自复位的dram - Google Patents

可实现dram自复位的方法及可自复位的dram Download PDF

Info

Publication number
CN102270500A
CN102270500A CN2011100772094A CN201110077209A CN102270500A CN 102270500 A CN102270500 A CN 102270500A CN 2011100772094 A CN2011100772094 A CN 2011100772094A CN 201110077209 A CN201110077209 A CN 201110077209A CN 102270500 A CN102270500 A CN 102270500A
Authority
CN
China
Prior art keywords
dram
reset
counter
signal
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100772094A
Other languages
English (en)
Inventor
余作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Sinochip Semiconductors Co Ltd
Original Assignee
Xian Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Sinochip Semiconductors Co Ltd filed Critical Xian Sinochip Semiconductors Co Ltd
Priority to CN2011100772094A priority Critical patent/CN102270500A/zh
Publication of CN102270500A publication Critical patent/CN102270500A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)
  • Dram (AREA)

Abstract

本发明目的是提供一种可实现DRAM自复位的方法及可自复位的DRAM，可实现DRAM在多种情况下的自复位。本发明的工作原理是：内部时钟驱动计数器计数，如果无异常情况，而且无非法指令，并且接受到指定的指令，计数器被复位，从零开始计数；反之，如果有异常情况，或者有非法指令，或者没有接受到指定的指令，计数器不会被复位，计数器向上计数，直至溢出。计数器溢出会将DRAM(动态随机存取存储器)复位。作为可选，可以给内存控制器反馈信号。本发明可自复位的DRAM不需要内存控制器进行控制，也不需要整个计算机系统重新断电，上电。

Description

可实现DRAM自复位的方法及可自复位的DRAM
技术领域
本发明涉及计算机存储领域，尤其涉及动态随机存取存储器。
背景技术
关门狗(Watch Dog Timer)广泛应用于计算机领域，内置于中央处理器(CPU)或微控制器(MCU)中，包括时钟、计数器、计数器复位电路，计数器复位信号来自CPU或MCU的指定指令。当中央处理器或微控制器处于非正常工作状态，并不能自我恢复时，隔一段时间后，关门狗可以自动重启中央处理器或微控制器，使系统重新正常工作。
但是，当DRAM处于非正常工作状态时，自己不能自我恢复，需要内存控制器进行控制；或者整个计算机系统重新断电，上电。这种自我恢复的方法无法适应DRAM所面临的各种异常情况或非法指令。
发明内容
本发明目的是提供一种可实现DRAM自复位的方法及可自复位的DRAM，可实现DRAM在多种情况下的自复位。
本发明的技术解决方案是：
第一种可实现DRAM自复位的方法，包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号或“指定指令”信号控制DRAM内置计数器的复位；
3】用计数器溢出信号作为DRAM的复位信号。
上述步骤3用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的：
将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
上述方法还可包括以下步骤：将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
第二种可实现DRAM自复位的方法，包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号、“指定指令”信号中的至少两种信号进行“与运算”后控制DRAM内置计数器的复位；
3】用计数器溢出信号作为DRAM的复位信号。
上述步骤3用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的：
将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
上述方法还可包括以下步骤：将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
第一种可自复位的DRAM，包括DRAM，其特殊之处是：还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
上述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口，所述接口单元的输出端与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
上述关门狗电路还可包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
第二种可自复位的DRAM，包括DRAM，其特殊之处是：还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
上述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口中的两种或三种，所述接口单元的输出端通过“与”门后与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
上述关门狗电路还可包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
本发明的优点：
1、当本发明可自复位的DRAM处于异常状况，并且不能自我恢复以正常工作时，关门狗可对其复位，使其重新正常工作。
2、本发明可自复位的DRAM不需要内存控制器进行控制，也不需要整个计算机系统重新断电，上电。
3、本发明可自复位的DRAM只需要在整个DRAM中增加极小的比例的关门狗电路。
附图说明
图1是本发明可自复位的DRAM的工作原理图；
图2是带复位端的DRAM自复位的工作原理图；
图3是不带复位端的DRAM自复位的工作原理图。
具体实施方式
本发明可实现DRAM自复位的方法，具体包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号和“指定指令”信号进行“与运算”后控制DRAM内置计数器的复位；
3】将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
4】将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
本发明可自复位的DRAM，包括DRAM、内置在DRAM内的关门狗电路，关门狗电路包括接口单元和计数器单元；计数器单元的输入端接时钟信号；接口单元包括“无异常情况”接口、“无非法指令”接口和“指定指令”接口，接口单元的输出端通过“与”门后与计数器单元的复位端相连，计数器单元的输出端与DRAM的复位端或上电复位端相连。时钟信号可采用外部时钟信号，也可采用内置的时钟单元提供时钟信号，此时时钟单元的输出端接计数器单元的输入端。
本发明工作原理：
内部时钟驱动计数器计数，如果无异常情况，而且无非法指令，并且接受到指定的指令，计数器被复位，从零开始计数；反之，如果有异常情况，或者有非法指令，或者没有接受到指定的指令，计数器不会被复位，计数器向上计数，直至溢出。计数器溢出会将DRAM(动态随机存取存储器)复位。作为可选，可以给内存控制器反馈信号。
如果在DRAM(动态随机存取存储器)中存在异常情况，例如：温度超标(过高或过低)；或者外部电压超标(过高或过低)；或者DLL(延时锁定环)计数器溢或下溢，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。
如果在DRAM(动态随机存取存储器)中存在非法指令，例如：对关闭的字线进行读写；对激活的字线进行刷新，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。
如果DRAM(动态随机存取存储器)不能定期接收到刷新或自刷新指令，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。
复位采用两种方式：
如图2，当DRAM带复位端时，外部复位信号(reset)或者外部上电复位(power-on)时，DRAM(动态随机存取存储器)产生内部复位信号，这个内部复位信号或者关门狗溢出信号，都可将DRAM(动态随机存取存储器)复位；
如图3，当DRAM不带复位端时，外部上电复位(power-on)时，DRAM(动态随机存取存储器)产生内部复位信号，这个内部复位信号或者关门狗溢出信号，都可将DRAM(动态随机存取存储器)复位。

Claims (10)

1.一种可实现DRAM自复位的方法，其特征在于：包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号或“指定指令”信号控制DRAM内置计数器的复位；
3】用计数器溢出信号作为DRAM的复位信号。
2.根据权利要求1所述的可实现DRAM自复位的方法，其特征在于：所述用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的：
将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
3.根据权利要求1或2所述的可实现DRAM自复位的方法，其还包括以下步骤：将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
4.一种可实现DRAM自复位的方法，其特征在于：包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号、“指定指令”信号中的至少两种信号进行“与运算”后控制DRAM内置计数器的复位；
3】用计数器溢出信号作为DRAM的复位信号。
5.根据权利要求4所述的可实现DRAM自复位的方法，其特征在于：所述用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的：
将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
6.根据权利要求4或5所述的可实现DRAM自复位的方法，其还包括以下步骤：将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
7.一种可自复位的DRAM，包括DRAM，其特征在于：还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
8.根据权利要求7所述的可自复位的DRAM，其特征在于：所述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口，所述接口单元的输出端与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
9.根据权利要求7所述的可自复位的DRAM，其特征在于：所述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口中的两种或三种，所述接口单元的输出端通过“与”门后与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
10.根据权利要求8或9所述的可自复位的DRAM，其特征在于：还包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
CN2011100772094A 2011-03-29 2011-03-29 可实现dram自复位的方法及可自复位的dram Pending CN102270500A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100772094A CN102270500A (zh) 2011-03-29 2011-03-29 可实现dram自复位的方法及可自复位的dram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100772094A CN102270500A (zh) 2011-03-29 2011-03-29 可实现dram自复位的方法及可自复位的dram

Publications (1)

Publication Number Publication Date
CN102270500A true CN102270500A (zh) 2011-12-07

Family

ID=45052757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100772094A Pending CN102270500A (zh) 2011-03-29 2011-03-29 可实现dram自复位的方法及可自复位的dram

Country Status (1)

Country Link
CN (1) CN102270500A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230490A (zh) * 2016-03-23 2017-10-03 慧荣科技股份有限公司 记忆装置及其重置方法
CN112115077A (zh) * 2020-08-31 2020-12-22 瑞芯微电子股份有限公司 一种dram内存驱动优化方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307320A (en) * 1992-09-23 1994-04-26 Intel Corporation High integration DRAM controller
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US6778461B2 (en) * 2001-04-19 2004-08-17 Stmicroelectronics S.R.L. Dynamic random access memory device externally functionally equivalent to a static random access memory
CN1716212A (zh) * 2004-06-29 2006-01-04 联想(北京)有限公司 一种灾难恢复系统及方法
CN1746813A (zh) * 2004-09-09 2006-03-15 冲电气工业株式会社 微型计算机
CN101021740A (zh) * 2007-03-02 2007-08-22 华为技术有限公司 实现单板强制复位的方法和系统
CN201331801Y (zh) * 2008-12-31 2009-10-21 河南新天科技有限公司 远传红外卡电表
CN202008842U (zh) * 2011-03-29 2011-10-12 山东华芯半导体有限公司 一种可自复位的dram

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307320A (en) * 1992-09-23 1994-04-26 Intel Corporation High integration DRAM controller
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
US6778461B2 (en) * 2001-04-19 2004-08-17 Stmicroelectronics S.R.L. Dynamic random access memory device externally functionally equivalent to a static random access memory
CN1716212A (zh) * 2004-06-29 2006-01-04 联想(北京)有限公司 一种灾难恢复系统及方法
CN1746813A (zh) * 2004-09-09 2006-03-15 冲电气工业株式会社 微型计算机
CN101021740A (zh) * 2007-03-02 2007-08-22 华为技术有限公司 实现单板强制复位的方法和系统
CN201331801Y (zh) * 2008-12-31 2009-10-21 河南新天科技有限公司 远传红外卡电表
CN202008842U (zh) * 2011-03-29 2011-10-12 山东华芯半导体有限公司 一种可自复位的dram

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230490A (zh) * 2016-03-23 2017-10-03 慧荣科技股份有限公司 记忆装置及其重置方法
CN107230490B (zh) * 2016-03-23 2020-05-05 慧荣科技股份有限公司 记忆装置及其重置方法
CN112115077A (zh) * 2020-08-31 2020-12-22 瑞芯微电子股份有限公司 一种dram内存驱动优化方法和装置

Similar Documents

Publication Publication Date Title
US8892269B2 (en) Power down and quick start of thermal sensor
US8271812B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
US8769332B2 (en) Regional clock gating and dithering
TWI527051B (zh) 記憶體控制器之調校、電力閘控與動態頻率改變
US8375241B2 (en) Method and system to improve the operations of a registered memory module
US20180074743A1 (en) Systems and methods for dynamically switching memory performance states
KR102190453B1 (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
US9128703B1 (en) Processor that transitions to an idle mode when no task is scheduled to execute and further enters a quiescent doze mode or a wait mode depending on the value of a reference counter
CN106663078B (zh) 延迟电路以及相关的系统和方法
US9818458B1 (en) Techniques for entry to a lower power state for a memory device
KR101707096B1 (ko) 일반 호스트 기반 제어기 레이턴시 방법 및 장치
CN101581962B (zh) 一种降低cpu功耗的方法和一种cpu
US8954771B2 (en) Split deep power down of I/O module
US20150277534A1 (en) System on chip method thereof, and device including the same
US20160034219A1 (en) System and method of calibration of memory interface during low power operation
CN104572511A (zh) 具有混合架构的存储装置和计算机系统
TWI470410B (zh) 電子系統及其電源管理方法
TWI595503B (zh) 用於使用延遲鎖相迴路的記憶體裝置之節能設備、方法及系統
EP2939081B1 (en) Periodic activity alignment
CN102270500A (zh) 可实现dram自复位的方法及可自复位的dram
CN202008842U (zh) 一种可自复位的dram
CN113826326A (zh) 维持稳定计时的装置和方法
US10631248B2 (en) Mid-cycle adjustment of internal clock signal timing
US9529405B2 (en) Subsystem idle aggregation
KR102208637B1 (ko) 휘발성 메모리 디바이스 및 그 셀프 리프레쉬 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111207