CN202008842U - 一种可自复位的dram - Google Patents
一种可自复位的dram Download PDFInfo
- Publication number
- CN202008842U CN202008842U CN2011200863313U CN201120086331U CN202008842U CN 202008842 U CN202008842 U CN 202008842U CN 2011200863313 U CN2011200863313 U CN 2011200863313U CN 201120086331 U CN201120086331 U CN 201120086331U CN 202008842 U CN202008842 U CN 202008842U
- Authority
- CN
- China
- Prior art keywords
- dram
- reset
- counter
- interface
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本实用新型目的是提供一种可自复位的DRAM，可实现DRAM在多种情况下的自复位。本实用新型的工作原理是：内部时钟驱动计数器计数，如果无异常情况，而且无非法指令，并且接受到指定的指令，计数器被复位，从零开始计数；反之，如果有异常情况，或者有非法指令，或者没有接受到指定的指令，计数器不会被复位，计数器向上计数，直至溢出。计数器溢出会将DRAM(动态随机存取存储器)复位。作为可选，可以给内存控制器反馈信号。本实用新型可自复位的DRAM不需要内存控制器进行控制，也不需要整个计算机系统重新断电，上电。
Description
技术领域
本实用新型涉及计算机存储领域，尤其涉及动态随机存取存储器。
背景技术
关门狗(Watch Dog Timer)广泛应用于计算机领域，内置于中央处理器(CPU)或微控制器(MCU)中，包括时钟、计数器、计数器复位电路，计数器复位信号来自CPU或MCU的指定指令。当中央处理器或微控制器处于非正常工作状态，并不能自我恢复时，隔一段时间后，关门狗可以自动重启中央处理器或微控制器，使系统重新正常工作。
但是，当DRAM处于非正常工作状态时，自己不能自我恢复，需要内存控制器进行控制；或者整个计算机系统重新断电，上电。这种自我恢复的方法无法适应DRAM所面临的各种异常情况或非法指令。
实用新型内容
本实用新型目的是提供一种可自复位的DRAM，可实现DRAM在多种情况下的自复位。
本实用新型的技术解决方案是：
第一种可实现DRAM自复位的方法，包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号或“指定指令”信号控制DRAM内置计数器的复位；
3】用计数器溢出信号作为DRAM的复位信号。
上述步骤3用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的：
将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
上述方法还可包括以下步骤：将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
第二种可实现DRAM自复位的方法，包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号、“指定指令”信号中的至少两种信号进行“与运算”后控制DRAM内置计数器的复位；
3】用计数器溢出信号作为DRAM的复位信号。
上述步骤3用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的：
将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
上述方法还可包括以下步骤：将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
第一种可自复位的DRAM，包括DRAM，其特殊之处是：还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
上述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口，所述接口单元的输出端与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
上述关门狗电路还可包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
第二种可自复位的DRAM，包括DRAM，其特殊之处是：还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
上述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口中的两种或三种，所述接口单元的输出端通过“与”门后与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
上述关门狗电路还可包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
本实用新型的优点：
1、当本实用新型可自复位的DRAM处于异常状况，并且不能自我恢复以正常工作时，关门狗可对其复位，使其重新正常工作。
2、本实用新型可自复位的DRAM不需要内存控制器进行控制，也不需要整个计算机系统重新断电，上电。
3、本实用新型可自复位的DRAM只需要在整个DRAM中增加极小的比例的关门狗电路。
附图说明
图1是本实用新型可自复位的DRAM的工作原理图；
图2是带复位端的DRAM自复位的工作原理图；
图3是不带复位端的DRAM自复位的工作原理图。
具体实施方式
本实用新型可实现DRAM自复位的方法，具体包括以下步骤：
1】内部或外部时钟驱动DRAM内置计数器计数；
2】用“无异常情况”信号、“无非法指令”信号和“指定指令”信号进行“与运算”后控制DRAM内置计数器的复位；
3】将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。
4】将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。
本实用新型可自复位的DRAM，包括DRAM、内置在DRAM内的关门狗电路，关门狗电路包括接口单元和计数器单元；计数器单元的输入端接时钟信号；接口单元包括“无异常情况”接口、“无非法指令”接口和“指定指令”接口，接口单元的输出端通过“与”门后与计数器单元的复位端相连，计数器单元的输出端与DRAM的复位端或上电复位端相连。时钟信号可采用外部时钟信号，也可采用内置的时钟单元提供时钟信号，此时时钟单元的输出端接计数器单元的输入端。
本实用新型工作原理：
内部时钟驱动计数器计数，如果无异常情况，而且无非法指令，并且接受到指定的指令，计数器被复位，从零开始计数；反之，如果有异常情况，或者有非法指令，或者没有接受到指定的指令，计数器不会被复位，计数器向上计数，直至溢出。计数器溢出会将DRAM(动态随机存取存储器)复位。作为可选，可以给内存控制器反馈信号。
如果在DRAM(动态随机存取存储器)中存在异常情况，例如：温度超标(过高或过低)；或者外部电压超标(过高或过低)；或者DLL(延时锁定环)计数器溢或下溢，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。
如果在DRAM(动态随机存取存储器)中存在非法指令，例如：对关闭的字线进行读写；对激活的字线进行刷新，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。
如果DRAM(动态随机存取存储器)不能定期接收到刷新或自刷新指令，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。
复位采用两种方式：
如图2，当DRAM带复位端时，外部复位信号(reset)或者外部上电复位(power-on)时，DRAM(动态随机存取存储器)产生内部复位信号，这个内部复位信号或者关门狗溢出信号，都可将DRAM(动态随机存取存储器)复位；
如图3，当DRAM不带复位端时，外部上电复位(power-on)时，DRAM(动态随机存取存储器)产生内部复位信号，这个内部复位信号或者关门狗溢出信号，都可将DRAM(动态随机存取存储器)复位。
Claims (4)
1.一种可自复位的DRAM，包括DRAM，其特征在于：还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
2.根据权利要求1所述的可自复位的DRAM，其特征在于：所述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口，所述接口单元的输出端与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
3.根据权利要求1所述的可自复位的DRAM，其特征在于：所述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口中的两种或三种，所述接口单元的输出端通过“与”门后与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
4.根据权利要求2或3所述的可自复位的DRAM，其特征在于：还包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011200863313U CN202008842U (zh) | 2011-03-29 | 2011-03-29 | 一种可自复位的dram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011200863313U CN202008842U (zh) | 2011-03-29 | 2011-03-29 | 一种可自复位的dram |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202008842U true CN202008842U (zh) | 2011-10-12 |
Family
ID=44750502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011200863313U Expired - Lifetime CN202008842U (zh) | 2011-03-29 | 2011-03-29 | 一种可自复位的dram |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202008842U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270500A (zh) * | 2011-03-29 | 2011-12-07 | 西安华芯半导体有限公司 | 可实现dram自复位的方法及可自复位的dram |
-
2011
- 2011-03-29 CN CN2011200863313U patent/CN202008842U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270500A (zh) * | 2011-03-29 | 2011-12-07 | 西安华芯半导体有限公司 | 可实现dram自复位的方法及可自复位的dram |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI527051B (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
| EP2375305B1 (en) | Hardware-based automatic performance state transitions on processor sleep and wake events | |
| US8769332B2 (en) | Regional clock gating and dithering | |
| US20140082242A1 (en) | Reducing latency in a peripheral component interconnect express link | |
| US9568983B1 (en) | Power cut off mode for conserving power in electronic devices | |
| CN101581962B (zh) | 一种降低cpu功耗的方法和一种cpu | |
| US20130261814A1 (en) | Power down and quick start of thermal sensor | |
| US9128703B1 (en) | Processor that transitions to an idle mode when no task is scheduled to execute and further enters a quiescent doze mode or a wait mode depending on the value of a reference counter | |
| CN104024980A (zh) | 连接的待机睡眠状态 | |
| WO2016058386A1 (zh) | 一种功耗管理方法、装置及计算机存储介质 | |
| CN102799260A (zh) | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 | |
| US8954771B2 (en) | Split deep power down of I/O module | |
| TWI470410B (zh) | 電子系統及其電源管理方法 | |
| WO2017052731A1 (en) | Techniques for entry to a lower power state for a memory device | |
| US20150277534A1 (en) | System on chip method thereof, and device including the same | |
| CN104572511A (zh) | 具有混合架构的存储装置和计算机系统 | |
| CN101581963B (zh) | 一种降低cpu功耗的方法和一种cpu | |
| US20140310540A1 (en) | Interrupt Based Power State Management | |
| TWI595503B (zh) | 用於使用延遲鎖相迴路的記憶體裝置之節能設備、方法及系統 | |
| CN202008842U (zh) | 一种可自复位的dram | |
| EP2939081B1 (en) | Periodic activity alignment | |
| CN102270500A (zh) | 可实现dram自复位的方法及可自复位的dram | |
| US9529405B2 (en) | Subsystem idle aggregation | |
| CN105824760B (zh) | 存储装置和其电力控制方法 | |
| CN106227292B (zh) | 时钟控制设备、方法和触控显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170502 Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software building B block two layer Patentee before: Shandong Sinochip Semiconductors Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20111012 |
|
| CX01 | Expiry of patent term |