CN104572511A - 具有混合架构的存储装置和计算机系统 - Google Patents

具有混合架构的存储装置和计算机系统 Download PDF

Info

Publication number
CN104572511A
CN104572511A CN201310478875.8A CN201310478875A CN104572511A CN 104572511 A CN104572511 A CN 104572511A CN 201310478875 A CN201310478875 A CN 201310478875A CN 104572511 A CN104572511 A CN 104572511A
Authority
CN
China
Prior art keywords
storage unit
state
control module
storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310478875.8A
Other languages
English (en)
Inventor
孙清涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201310478875.8A priority Critical patent/CN104572511A/zh
Publication of CN104572511A publication Critical patent/CN104572511A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

存储装置，用于计算机系统，所述存储装置包括：第一存储单元，用于暂时地存储所述计算机系统的运行时数据；控制单元，与所述第一存储单元相互通信连接；以及第二存储单元，包括非易失性存储介质，所述第二存储单元与所述控制单元相互通信连接；其中，所述控制单元用于控制所述第一存储单元和所述第二存储单元，当所述计算机系统从第一状态进入第二状态时，所述控制单元通电并且通过所述控制单元的控制，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元，然后所述存储装置的电源供应被切断。本发明提供的该存储装置减小了计算机系统在S3状态下的整体功耗，提高了电源使用效率，并且延长了系统在S3状态下的待机时间。

Description

具有混合架构的存储装置和计算机系统
技术领域
本发明涉及一种存储装置和计算机系统，更具体地说，涉及一种具有混合架构的存储装置和计算机系统。
背景技术
由于内存的存取速度和其他存储介质，例如，固态硬盘（solid state disk，SSD）、硬盘驱动器（Hard Disk Drive，HDD）相比有明显的优势，因此在计算机体系结构中，内存扮演着不可或缺的角色。现代计算机都把存储器分成若干级，按照离CPU由近到远的顺序依次是CPU寄存器、高速缓冲存储器（Cache）、内存和硬盘，越靠近CPU的存储器，其容量越小，但访问速度越快，其中，内存是位于CPU外的芯片，它与CPU通过地址和数据总线相连。内存的缺点就是断电后数据会丢失，它需要电源供应以保持自刷新的状态。
根据ACPI（Advanced Configuration and Power Interface，高级配置与电源接口）规范的定义，有六个电源管理状态，分别是S0-S5，其中，S0是正常的工作状态，所有设备全部开启；S1状态是除了通过CPU时钟控制器将CPU关闭外，其它部件仍然正常工作的状态；S2状态是CPU处于停止运作的状态，此时，总线时钟被关闭，其余的设备仍然运转；S3是挂起到RAM（suspend to RAM）的状态，在此状态下，将系统进入S3前的工作状态数据都存放到内存中，电源仍然继续为内存等最必要的设备供电，以确保数据不丢失；S4状态时挂起到硬盘状态，这时系统主电源关闭，硬盘存储S4前数据信息；S5是关机状态，即所有设备全部关闭。因此，对于S3电源管理状态来说，会比S4状态消耗更多的功耗。现有的解决此问题的方法是采用混合睡眠方案，即在计算机系统进入S3状态一段时间后进入S4状态。该方案的缺点是：当用户使用操作系统时，必须经过基本输入输出系统单元开机自我检测（BIOS POST）阶段以及从硬盘恢复（resume from DISK）过程，因此，需要经过较长的一段时间以后，系统才能恢复到正常工作的S0状态。
由此可见，如何既能使系统节省在睡眠状态S3时的功耗，又能使系统在唤醒时较快地恢复到工作状态S0，是现有技术中亟待解决的问题。
发明内容
为了解决现有技术中的上述技术问题，根据本发明的一方面，提供一种存储装置，用于计算机系统，所述存储装置包括：第一存储单元，用于暂时地存储所述计算机系统的运行时数据；控制单元，与所述第一存储单元相互通信连接；以及第二存储单元，包括非易失性存储介质，所述第二存储单元与所述控制单元相互通信连接；其中，所述控制单元用于控制所述第一存储单元和所述第二存储单元，当所述计算机系统从第一状态进入第二状态时，所述控制单元通电并且通过所述控制单元的控制，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元，然后所述存储装置的电源供应被切断；当所述计算机系统从所述第二状态返回到所述第一状态时，恢复对所述存储装置的电源供应，通过所述控制单元的控制，将所述第二存储单元中存储的数据发送并存储到所述第一存储单元，然后所述控制单元的电源供应被切断。
此外，根据本发明的一个实施例，在将所述第一存储单元中存储的数据发送并存储到所述第二存储单元之前，删除所述第二存储单元中的全部数据。
此外，根据本发明的一个实施例，所述第一状态为“挂起到RAM（suspendto RAM）”状态，并且所述第二状态为工作状态。
此外，根据本发明的一个实施例，所述第一存储单元包括易失性存储介质。
此外，根据本发明的一个实施例，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元包括所述控制单元从所述第一存储单元读取数据并将数据写入到所述第二存储单元；以及将所述第二存储单元中存储的数据发送并存储到所述第一存储单元包括所述控制单元从所述第二存储单元读取数据并将数据写入到所述第一存储单元。
此外，根据本发明的一个实施例，所述第二存储单元的容量大于等于所述第一存储单元的容量。
此外，根据本发明的一个实施例，所述第二存储单元包括闪存存储器。
根据本发明的另一方面，提供一种计算机系统，包括基本输入输出系统单元，用于接收计算机系统的状态切换信号；以及存储装置，所述存储装置包括：第一存储单元，用于暂时地存储所述计算机系统的运行时数据；控制单元，与所述第一存储单元和所述基本输入输出系统单元分别相互通信连接；以及第二存储单元，与所述控制单元相互通信连接；其中，所述控制单元用于控制所述第一存储单元和所述第二存储单元，当所述基本输入输出系统单元接收到所述计算机从第一状态进入第二状态的状态切换信号时使所述控制单元通电，并且通过所述控制单元的控制，所述第一存储单元中存储的数据发送并存储到所述第二存储单元，然后所述基本输入输出系统单元切断对所述存储装置的电源供应；当所述基本输入输出系统单元接收到所述计算机从第二状态返回到第一状态的状态切换信号时，恢复对所述存储装置的电源供应，通过所述控制单元的控制，所述第二存储单元中存储的数据发送并存储到所述第一存储单元，然后所述基本输入输出系统单元切断对所述控制单元的电源供应。
此外，根据本发明的一个实施例，在将所述第一存储单元中存储的数据发送并存储到所述第二存储单元之前，删除所述第二存储单元中的全部数据。
此外，根据本发明的一个实施例，所述第一状态为“挂起到RAM（suspendto RAM）”状态，并且所述第二状态为工作状态。
此外，根据本发明的一个实施例，所述第一存储单元包括易失性存储介质。
此外，根据本发明的一个实施例，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元包括所述控制单元从所述第一存储单元读取数据并将数据写入到所述第二存储单元；以及将所述第二存储单元中存储的数据发送并存储到所述第一存储单元包括所述控制单元从所述第二存储单元读取数据并将数据写入到所述第一存储单元。
此外，根据本发明的一个实施例，所述第二存储单元的容量大于等于所述第一存储单元的容量。
此外，根据本发明的一个实施例，所述第二存储单元包括闪存存储器。
由此可见，由于本发明提供的具有混合架构的存储装置以及包括该存储装置的计算机系统可以在计算机系统进入S3状态时，把内存中的数据传输到具有非易失性存储介质中，因此，此时系统可以切断对内存的供电，从而减小了计算机系统在S3状态下的整体功耗，提高了电源使用效率，并且延长了系统在S3状态下的待机时间。另一方面，当系统被再次唤醒时，由于系统可以直接从具有混合架构的存储装置中读取S3状态前的工作数据，而不必经过BIOS POST阶段和从硬盘恢复过程，因此还可以缩短系统恢复的时间，提升了用户的使用体验。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的描述中所需要使用的附图作简单地介绍。下面描述中的附图仅仅是本发明的示例性实施例：
图1示出了根据本发明实施例的具有混合架构的存储装置100示范性结构框图；
图2示出了根据本发明一个实施例的具有混合架构的存储装置200的示范性结构框图；
图3示出了根据本发明实施例的具有混合架构的存储装置的计算机系统300的示范性结构框图。
具体实施方式
在下文中，将参考附图详细描述本发明的优选实施例。注意，在本说明书和附图中，具有基本上相同步骤和元素用相同的附图标记来表示，且对这些步骤和元素的重复解释将被省略。
下面，将参照图1来描述根据本发明实施例的用于计算机系统的存储装置100。图1示出了根据本发明实施例的具有混合架构的存储装置100示范性结构框图，所述存储装置100包括：第一存储单元110、控制单元120和第二存储单元130。
具体地，第一存储单元110可以用于暂时地存储所述计算机系统的运行时数据。其中，第一存储单元110可以采用一个或多个计算机可读介质的组合。例如，计算机可读存储介质可以是：随机存取存储器（Random AccessMemory，RAM）、只读存储器(Read-Only Memory，ROM)、可擦式可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)、动态随机存取存储器（Dynamic Random Accessible Memory，DRAM）、同步动态随机存取存储器（Synchronous Dynamic Random Access Memory，SDRAM）、闪速存储器（Flash Memory）或者上述的合适的组合。一般地，第一存储单元110至少包括随机存取存储器（RAM）、动态随机存取存储器（DRAM）、同步动态随机存取存储器（SDRAM）等易失性存储器中的至少一个。
控制单元120，与第一存储单元110相互通信连接，并且与下文将详细描述的第二存储单元130相互通信连接。其中，控制单元120包括第二存储单元130的控制器，该第二存储单元130的控制器可以控制对第二存储单元130进行数据读取、写入和擦除等操作。同时，控制单元120也可以控制对第一存储单元110进行的数据读取、写入和擦除等操作。控制单元120可以包括任何适当的数据处理器或者一个或多个运行适当控制软件的微处理器，以及允许控制单元120依照本发明控制显示器操作的各个接口。此类控制单元的一般构造以及用于编程此类控制器以提供所期望功能的一般技术对本领域技术人员来说是众所周知的，本文将不对此进行详细描述。
第二存储单元130，至少包括非易失性存储介质，与所述控制单元120相互通信连接。其中，第二存储单元130的存储容量大于等于第一存储单元110的存储容量，并且第二存储单元130可以采用一个或多个易失性或者非易失性计算机可读介质的组合。需要注意的是，在本发明中，第二存储单元130必须至少包括一个非易失性存储器，例如，闪速存储器（Flash Memory）、相变存储器（Phase Change Memory）、STT RAM（Shared Transistor TechnologyRAM）等，以保证在存储装置100断电后，存储在第二存储单元130中的各种工作状态数据不会丢失。
在本发明的实施例中，控制单元120可以控制第一存储单元110和第二存储单元130来进行各种操作。具体地，当计算机系统从第一状态进入第二状态时，所述控制单元120可以被接通电源，并且通过该控制单元120的控制，可以将第一存储单元110中存储的数据发送并存储到第二存储单元130，由于第二存储单元130至少包括一个非易失性存储器，因此可以保证在存储装置100断电后，存储在第二存储单元130中的各种数据不会丢失，因此，当第一存储单元110中存储的数据发送并存储到第二存储单元130的操作完毕后，所述存储装置100的电源供应可以被切断，以节省功耗；当所述计算机系统从所述第二状态返回到所述第一状态时，可以首先恢复对存储装置100的电源供应，之后，通过控制单元120的控制，将第二存储单元130中存储的数据发送并存储到第一存储单元110，当数据发送并存储完毕后，可以切断控制单元120的电源供应，以节省功耗，并且系统进入第一状态。
其中，在一个实施例中，第一状态可以是ACPI规范中定义的S3“挂起到RAM（suspend to RAM）”的电源管理状态，并且第二状态可以是ACPI规范中定义的S0的正常工作状态。此外，在一个实施例中，可以在将所述第一存储单元110中存储的数据发送并存储到所述第二存储单元130之前，删除所述第二存储单元130中的全部数据。
在另一个实施例中，将第一存储单元110中存储的数据发送并存储到第二存储单元130可以包括：控制单元120从第一存储单元110读取数据并将数据转发到所述第二存储单元130；以及将第二存储单元130中存储的数据发送并存储到第一存储单元110可以包括：控制单元120从第二存储单元130读取数据并将数据转发到第一存储单元110。
具体地，当计算机系统从S0的正常工作状态进入ACPI规范中定义的S3“挂起到RAM（suspend to RAM）”的电源管理状态时，系统可以首先将进入S3前的工作状态数据全部保存到第一存储的单元110中，然后所述控制单元120可以被接通电源，该控制单元120可以先读取第一存储单元110中存储的数据，然后转发并存储到第二存储单元130，由于第二存储单元130至少包括一个非易失性存储器，因此可以保证在存储装置100断电后，存储在第二存储单元130中的各种数据不会丢失，因此，当第一存储单元110中存储的数据发送并存储到第二存储单元130的操作完毕后，所述存储装置100的电源供应可以被切断，以节省功耗；当所述计算机系统从S3“挂起到RAM（suspend to RAM）”的电源管理状态返回到S0的正常工作状态时，可以首先恢复对存储装置100的电源供应，之后，通过控制单元120的控制，首先读取第二存储单元130中存储的数据，然后转发并存储到第一存储单元110，当数据发送并存储完毕后，删除所述第二存储单元130中的全部数据，之后切断控制单元120的电源供应，以节省功耗，此时系统即可完全进入正常工作状态而无需经过BIOS POST阶段和从硬盘恢复过程。
由此可见，由于本发明提供的具有混合架构的存储装置100可以在系统从S0的工作状态进入S3的睡眠状态时，把第一存储单元110中的数据传输到具有非易失性存储介质的第二存储单元130中，因此，此时系统可以切断对第一存储单元110的供电，从而减小了计算机系统300在S3状态下的整体功耗，提高了电源使用效率，并且延长了系统在S3状态下的待机时间。另一方面，当系统被再次从S3的睡眠状态到S0的工作状态唤醒时，由于系统可以直接从具有混合架构的存储装置中的内存读取S3状态前的工作数据，而不必经过BIOS POST阶段和从硬盘恢复过程，因此还可以缩短系统恢复的时间，提升了用户的使用体验。
为了更详细地说明本发明提供的计算机系统的存储装置100在上述实施例中的使用情形，特参照图2举例如下。图2示出了根据本发明一个实施例的具有混合架构的存储装置200的示范性结构框图。如图所示，根据本实施例的存储装置200包括：同步动态随机存取存储器（SDRAM）210、微控制单元（Microcontroller Unit，MCU）220和NAND闪存（NAND Flash）230。
其中，SDRAM210，是常见的易失性计算机可读存储器，用于暂时地存储所述计算机系统的各种运行时数据。在根据本发明的具有混合架构的存储装置200中，SDRAM210与微控制单元（Microcontroller Unit，MCU）220相互通信连接。在存储装置200外，同步动态随机存取存储器（SDRAM）210与计算机系统的存储器控制器相互通信连接，通过与存储器控制器进行数据交换接受存储器控制器的各种控制操作，存储器控制器由中央处理器单元（CPU）进行控制，其可以集成到CPU芯片中，也可独立于CPU芯片。此外，同步动态随机存取存储器（SDRAM）210可以是例如，双倍数据速率（Double Data Rate，DDR）SDRAM、DDR2SDRAM和DDR3SDRAM等
微控制单元（Microcontroller Unit，MCU）220，用于控制存储装置200内部的各种操作，在存储装置内部，MCU220分别与SDRAM210和NAND闪存（NAND Flash）230相互通信连接。并且MCU220还包括可以用来控制NAND Flash230执行各种操作的NAND Flash控制器（NAND FlashController，NFC）240。在存储装置外部，MCU与计算机系统的基本输入输出系统（BIOS）相互通信连接，并且接受BIOS的控制。
NAND Flash230是典型的非易失性固态存储器，可以保证在存储装置100断电后，存储在NAND Flash230中的各种数据不丢失。NAND Flash230与MCU220相互通信连接，其容量至少与SDRAM相等。可替代地，也可以使用NOR Flash、相变存储器等来实现相同的功能。
具体地，当计算机系统的BIOS接收到电源按键按下或者屏幕合上的信号时，此时，系统将从S0的正常工作状态进入ACPI规范中定义的S3“挂起到RAM（suspend to RAM）”的电源管理状态，系统首先将进入S3前的工作状态数据全部保存到SDRAM210中；接着，BIOS使MCU220通电，MCU220可以控制存储装置200中的SDRAM210向NAND Flash230进行数据传输操作，此时，MCU220可以先从SDRAM210读取数据，然后将从SDRAM210读取的数据转发到NAND Flash230；最后，当SDRAM210中的数据全部被保存到NAND Flash230中后，BIOS切断对存储装置200的电源供应。由于NAND Flash230是非易失性存储器，因此它可以保证在S3状态中的存储装置200在断电后，存储在NAND Flash230中的S3前的工作状态数据不会丢失。此时，计算机系统虽然仍处于S3的电源管理状态，但是用于BIOS切断对存储装置200的电源供应，因此采用本发明的混合架构的存储器200后，计算机系统的S3状态的功耗可以被显著第降低，从而延长了计算机系统的S3状态的待机时间。例如，联想昭阳K41笔记本电脑在使用现有的内存装置时，其进入S3状态后的功耗大约为0.27W，而当联想昭阳K41笔记本电脑在使用本发明提供的具有混合架构的存储装置作为内存时，在进入S3状态后其功耗大约为0.12W。可见，通过使用本发明提供的存储装置200，计算机系统的S3状态的功耗大约可以节省一半，而其S3状态的待机时间大约可以增加一倍以上。
另一方面，当S3状态中的计算机系统的BIOS接收到按键再次按下或者屏幕被打开等系统唤醒信号时，计算机系统将从S3“挂起到RAM（suspend toRAM）”的电源管理状态返回到S0的正常工作状态，BIOS可以首先恢复对存储装置200的电源供应；之后，MCU220进入工作状态来控制SDRAM210和NAND Flash230进行数据传输操作，具体地，MCU220可以先从NANDFlash230读取先前保存的数据后，再将数据转发并存储到SDRAM210；当数据传输并存储完成后，MCU220可以删除NAND Flash230中的全部数据，然后BIOS切断对MCU220的电源供应，系统从S3状态被唤醒，并进入正常工作的S0状态。可见，由于系统此时可以直接从具有混合架构的存储装置200的SDRAM210中读取S3状态前的工作数据，而不必经过BIOS POST阶段和从硬盘恢复过程，因此具有混合架构的存储装置200可以缩短系统恢复的时间，提升了用户的使用体验。
下面，将参照图3来描述根据本发明实施例的具有混合架构的存储装置的计算机系统。图3示出了根据本发明实施例的具有混合架构的存储装置的计算机系统300的示范性结构框图。如图3所示，本实施例的具有混合架构的存储装置的计算机系统300包括：基本输入输出系统单元310和具有混合架构的存储装置320，其中具有混合架构的存储装置320还可以包括第一存储单元321、控制单元322、第二存储单元323。
具体地，基本输入输出系统单元310可以用于接收计算机系统的状态切换信号，并且还可以管理对存储装置100的电源供应。第一存储单元321，包括易失性存储介质，用于暂时地存储所述计算机系统的运行时数据。一般地，第一存储单元321至少包括随机存取存储器（RAM）、动态随机存取存储器（DRAM）、同步动态随机存取存储器（SDRAM）等易失性存储器中的至少一个。
控制单元322，与第一存储单元321、基本输入输出系统单元310和第二存储单元323分别相互通信连接，控制单元322可以包括任何适当的数据处理器或者一个或多个运行适当控制软件的微处理器，以及允许控制单元322依照本发明控制显示器操作的各个接口。此类控制单元的一般构造以及用于编程此类控制器以提供所期望功能的一般技术对本领域技术人员来说是众所周知的，本文将不对此进行详细描述。
第二存储单元323的容量大于等于所述第一存储单元321的容量，并且至少包括非易失性存储介质，例如，闪速存储器（Flash Memory）、相变存储器（Phase Change Memory）、STT RAM（Shared Transistor Technology RAM）等，以保证存储装置320在断电后，存储在第二存储单元323中的数据不丢失。
其中，控制单元322用于控制第一存储单元321和第二存储单元323，来进行各种操作。具体地，当基本输入输出系统单元310接收到所述计算机从第一状态进入第二状态的状态切换信号时使所述控制单元322通电，并且通过控制单元322的控制，第一存储单元321中存储的数据发送并存储到所述第二存储单元323，然后所述基本输入输出系统单元310切断对所述存储装置320的电源供应；当所述基本输入输出系统单元310接收到所述计算机从第二状态返回到第一状态的状态切换信号时，恢复对所述存储装置320的电源供应，通过所述控制单元322的控制，所述第二存储单元323中存储的数据发送并存储到所述第一存储单元321，然后所述基本输入输出系统单元310切断对所述控制单元322的电源供应。
其中，在一个实施例中，第一状态可以是ACPI规范中定义的S3“挂起到RAM（suspend to RAM）”的电源管理状态，并且第二状态可以是ACPI规范中定义的S0的正常工作状态。在另一个实施例中，在将所述第一存储单元321中存储的数据发送并存储到所述第二存储单元323之前，可以删除所述第二存储单元323中的全部数据。
在一个实施例中，将第一存储单元321中存储的数据发送并存储到第二存储单元323可以包括：控制单元322从第一存储单元321读取数据并将数据转发到所述第二存储单元323；以及将第二存储单元323中存储的数据发送并存储到第一存储单元321可以包括：控制单元322从第二存储单元323读取数据并将数据转发到第一存储单元321。
由此可见，由于本发明提供的具有混合架构的存储装置的计算机系统300可以在系统进入S3状态时，把内存中的数据传输到非易失性存储介质中，因此，此时，系统可以切断对内存的供电，从而减小了计算机系统300在S3状态下的整体功耗，提高了电源使用效率，并且延长了系统在S3状态下的待机时间。另一方面，当系统被再次唤醒时，由于系统可以直接从具有混合架构的存储装置中读取S3状态前的工作数据，而不必经过BIOS POST阶段和从硬盘恢复过程，因此还可以缩短系统恢复的时间，提升了用户的使用体验。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
本领域技术人员应该理解，可依赖于设计需求和其它因素对本发明进行各种修改、组合、部分组合和替换，只要它们在所附权利要求书及其等价物的范围内。

Claims (14)

1.一种存储装置，用于计算机系统，其特征在于，包括：
第一存储单元，用于暂时地存储所述计算机系统的运行时数据；
控制单元，与所述第一存储单元相互通信连接；以及
第二存储单元，包括非易失性存储介质，所述第二存储单元与所述控制单元相互通信连接；
其中，所述控制单元用于控制所述第一存储单元和所述第二存储单元，当所述计算机系统从第一状态进入第二状态时，所述控制单元通电并且通过所述控制单元的控制，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元，然后所述存储装置的电源供应被切断；当所述计算机系统从所述第二状态返回到所述第一状态时，恢复对所述存储装置的电源供应，通过所述控制单元的控制，将所述第二存储单元中存储的数据发送并存储到所述第一存储单元，然后所述控制单元的电源供应被切断。
2.如权利要求1所述的存储装置，其特征在于，在将所述第一存储单元中存储的数据发送并存储到所述第二存储单元之前，删除所述第二存储单元中的全部数据。
3.如权利要求1所述的存储装置，其特征在于，所述第一状态为“挂起到RAM（suspend to RAM）”状态，并且所述第二状态为工作状态。
4.如权利要求1所述的存储装置，其特征在于，所述第一存储单元包括易失性存储介质。
5.如权利要求1所述的存储装置，其特征在于，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元包括所述控制单元从所述第一存储单元读取数据并将数据转发到所述第二存储单元；以及将所述第二存储单元中存储的数据发送并存储到所述第一存储单元包括所述控制单元从所述第二存储单元读取数据并将数据转发到所述第一存储单元。
6.如权利要求1所述的存储装置，其特征在于，所述第二存储单元的容量大于等于所述第一存储单元的容量。
7.如权利要求1所述的存储装置，其特征在于，所述第二存储单元包括闪存存储器。
8.一种计算机系统，包括：
基本输入输出系统单元，用于接收计算机系统的状态切换信号；以及
存储装置，所述存储装置包括：
第一存储单元，用于暂时地存储所述计算机系统的运行时数据；
控制单元，与所述第一存储单元和所述基本输入输出系统单元分别相互通信连接；以及
第二存储单元，与所述控制单元相互通信连接；
其中，所述控制单元用于控制所述第一存储单元和所述第二存储单元，当所述基本输入输出系统单元接收到所述计算机从第一状态进入第二状态的状态切换信号时使所述控制单元通电，并且通过所述控制单元的控制，所述第一存储单元中存储的数据发送并存储到所述第二存储单元，然后所述基本输入输出系统单元切断对所述存储装置的电源供应；当所述基本输入输出系统单元接收到所述计算机从第二状态返回到第一状态的状态切换信号时，恢复对所述存储装置的电源供应，通过所述控制单元的控制，所述第二存储单元中存储的数据发送并存储到所述第一存储单元，然后所述基本输入输出系统单元切断对所述控制单元的电源供应。
9.如权利要求8所述的计算机系统，其特征在于，在将所述第一存储单元中存储的数据发送并存储到所述第二存储单元之前，删除所述第二存储单元中的全部数据。
10.如权利要求8所述的计算机系统，其特征在于，所述第一状态为“挂起到RAM（suspend to RAM）”状态，并且所述第二状态为工作状态。
11.如权利要求8所述的计算机系统，其特征在于，所述第一存储单元包括易失性存储介质。
12.如权利要求8所述的计算机系统，其特征在于，将所述第一存储单元中存储的数据发送并存储到所述第二存储单元包括所述控制单元从所述第一存储单元读取数据并将数据转发到所述第二存储单元；以及将所述第二存储单元中存储的数据发送并存储到所述第一存储单元包括所述控制单元从所述第二存储单元读取数据并将数据转发到所述第一存储单元。
13.如权利要求8所述的计算机系统，其特征在于，所述第二存储单元的容量大于等于所述第一存储单元的容量。
14.如权利要求8所述的计算机系统，其特征在于，所述第二存储单元包括闪存存储器。
CN201310478875.8A 2013-10-14 2013-10-14 具有混合架构的存储装置和计算机系统 Pending CN104572511A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310478875.8A CN104572511A (zh) 2013-10-14 2013-10-14 具有混合架构的存储装置和计算机系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310478875.8A CN104572511A (zh) 2013-10-14 2013-10-14 具有混合架构的存储装置和计算机系统

Publications (1)

Publication Number Publication Date
CN104572511A true CN104572511A (zh) 2015-04-29

Family

ID=53088629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310478875.8A Pending CN104572511A (zh) 2013-10-14 2013-10-14 具有混合架构的存储装置和计算机系统

Country Status (1)

Country Link
CN (1) CN104572511A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045370A (zh) * 2015-07-01 2015-11-11 三星半导体(中国)研究开发有限公司 在电子终端中执行睡眠状态管理的方法及其电子终端
CN105205015A (zh) * 2015-09-29 2015-12-30 联想(北京)有限公司 一种数据存储方法及存储设备
WO2017016522A1 (zh) * 2015-07-30 2017-02-02 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
CN106406493A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
CN106484074A (zh) * 2016-09-30 2017-03-08 邦彦技术股份有限公司 非易失性存储装置、方法、计算机系统及待机或休眠实现方法
WO2019100186A1 (en) * 2017-11-21 2019-05-31 Intel Corporation Power management for partial cache line sparing
CN113031868A (zh) * 2021-03-24 2021-06-25 联想(北京)有限公司 一种存储器的控制方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937376A (zh) * 2009-06-30 2011-01-05 联想(北京)有限公司 一种数据管理方法及数据存储装置
CN102033831A (zh) * 2009-09-28 2011-04-27 索尼公司 数据存储装置的访问控制设备
US20130080813A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Control system, control method, and computer program product

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937376A (zh) * 2009-06-30 2011-01-05 联想(北京)有限公司 一种数据管理方法及数据存储装置
CN102033831A (zh) * 2009-09-28 2011-04-27 索尼公司 数据存储装置的访问控制设备
US20130080813A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Control system, control method, and computer program product

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045370A (zh) * 2015-07-01 2015-11-11 三星半导体(中国)研究开发有限公司 在电子终端中执行睡眠状态管理的方法及其电子终端
CN106406493B (zh) * 2015-07-30 2020-04-28 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
US10430096B2 (en) 2015-07-30 2019-10-01 Huawei Technologies Co., Ltd. Hybrid storage device, computer, control device, and power consumption reduction method
CN106406492A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
CN106406493A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
US10976800B2 (en) 2015-07-30 2021-04-13 Huawei Technologies Co., Ltd. Electronic device capable of reducing power consumption and method for reducing power consumption of electronic device
WO2017016522A1 (zh) * 2015-07-30 2017-02-02 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
CN106406492B (zh) * 2015-07-30 2019-10-25 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
CN105205015A (zh) * 2015-09-29 2015-12-30 联想(北京)有限公司 一种数据存储方法及存储设备
CN105205015B (zh) * 2015-09-29 2019-01-22 北京联想核芯科技有限公司 一种数据存储方法及存储设备
CN106484074A (zh) * 2016-09-30 2017-03-08 邦彦技术股份有限公司 非易失性存储装置、方法、计算机系统及待机或休眠实现方法
CN106484074B (zh) * 2016-09-30 2019-09-10 邦彦技术股份有限公司 非易失性存储装置、方法、计算机系统及待机或休眠实现方法
WO2018058717A1 (zh) * 2016-09-30 2018-04-05 邦彦技术股份有限公司 非易失性存储装置、方法、计算机系统及待机或休眠实现方法
WO2019100186A1 (en) * 2017-11-21 2019-05-31 Intel Corporation Power management for partial cache line sparing
US11281277B2 (en) 2017-11-21 2022-03-22 Intel Corporation Power management for partial cache line information storage between memories
CN113031868A (zh) * 2021-03-24 2021-06-25 联想(北京)有限公司 一种存储器的控制方法及装置

Similar Documents

Publication Publication Date Title
CN104572511A (zh) 具有混合架构的存储装置和计算机系统
JP6334828B2 (ja) セルフリフレッシュ省電力モードを有するソリッドステートドライブ
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
KR101736384B1 (ko) 비휘발성 메모리 시스템
US9110669B2 (en) Power management of a storage device including multiple processing cores
US8923088B2 (en) Solid state storage device with sleep control circuit
US9916104B2 (en) Techniques for entry to a lower power state for a memory device
CN105556416A (zh) 数据存储设备/系统中利用低功率状态的停电保护和恢复
US9483103B2 (en) Process state of a computing machine
CN110580095B (zh) 省电控制的方法、记忆装置及存储器控制器、电子装置
CN102866934A (zh) 基于非易失随机存储器的嵌入式设备的休眠及唤醒系统
EP2795463B1 (en) Systems and methods for managing data in a device for hibernation states
CN111813455A (zh) 固态硬盘的低功耗实现方法、装置、计算机设备和存储介质
CN113223566B (zh) 存储器的控制系统及其控制方法
CN103984645A (zh) 一种基于双控的缓存一致性数据刷写方法
US20140281627A1 (en) Device Sleep Partitioning and Keys
US20160210072A1 (en) Controller and memory system
TWI522924B (zh) 電子裝置及其切換作業系統的方法
US9239610B2 (en) Systems and methods for managing data in a system for hibernation states
US10496303B2 (en) Method for reducing power consumption memory, and computer device
US20140149767A1 (en) Memory controller and operating method of memory controller
CN204576478U (zh) 一种基于动态内存的高速硬盘
CN103777732A (zh) 连接器的控制方法、连接器与存储器储存装置
WO2023039899A1 (zh) 一种存储器件中数据存储的方法和一种存储器件
WO2024036452A1 (zh) 一种处理装置及相关低功耗待机控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429

RJ01 Rejection of invention patent application after publication