CN113223566B - 存储器的控制系统及其控制方法 - Google Patents

存储器的控制系统及其控制方法 Download PDF

Info

Publication number
CN113223566B
CN113223566B CN202110559873.6A CN202110559873A CN113223566B CN 113223566 B CN113223566 B CN 113223566B CN 202110559873 A CN202110559873 A CN 202110559873A CN 113223566 B CN113223566 B CN 113223566B
Authority
CN
China
Prior art keywords
signal
level
memory
control
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110559873.6A
Other languages
English (en)
Other versions
CN113223566A (zh
Inventor
杜吉刚
孙晓军
张曙泽
马明超
李建平
王翠平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110559873.6A priority Critical patent/CN113223566B/zh
Publication of CN113223566A publication Critical patent/CN113223566A/zh
Application granted granted Critical
Publication of CN113223566B publication Critical patent/CN113223566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种存储器的控制系统及其控制方法。该控制系统通过判断预定时间内是否有接收到新的操作指令，若未接收到操作指令则可使系统进入闲置状态，并在闲置状态下至少关闭时钟振荡器，从而可大大的降低存储器在没有操作时的整体功耗。

Description

存储器的控制系统及其控制方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种存储器的控制系统及其控制方法。
背景技术
在当今的信息时代，信息量越来越大，人们对于存储器的需求与日俱增，各种存储器在集成电路系统中所占的比重也越来越大，因此降低存储器的功耗是降低整个集成电路系统的功耗的有效手段。
具体而言，存储器的功耗主要包括两个部分；动态功耗和静态功耗。其中，动态功耗主要指存储器在进行读写操作时所产生的功耗，静态功耗指的是存储器没有进行任何读写操作时所产生的功率损耗。而针对静态功耗而言，目前已经提出了多种电源控制策略来降低静态功耗；而针对动态功耗而言，可以控制存储器中的电路以低频运行以降低动态功耗，然而这仍然避免不了功率消耗，也难以消除漏电流的产生。
发明内容
本发明的目的在于提供一种存储器的控制系统，以降低存储器的功率损耗。
为解决上述技术问题，本发明提供一种存储器的控制系统，包括：控制电路、与所述控制电路耦接的时钟振荡器和信号处理电路；
其中，所述控制电路用于判断预定时间内是否有接收到操作指令信号；若有，则所述控制电路维持所述时钟振荡器开启；若无，则所述控制电路产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭；
所述控制电路还用于在有接收到所述操作指令信号时产生阵列读写信号，并将所述阵列读写信号发送至所述信号处理电路；所述信号处理电路用于根据所述阵列读写信号产生操作信号，并提供至所述存储器的存储阵列。
可选的，所述控制电路用于在接收到存储阵列完成操作后发出的执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号；若有，则维持所述时钟振荡器开启；若无，则产生时钟关闭信号。
可选的，所述存储阵列具有多个区块，所述控制电路在接收到执行操作的所有区块均已完成操作所发出的执行完毕信号后的预定时间内，判断是否有接收到下一操作指令信号。
可选的，所述控制电路用于在接收到上一个操作指令信号后的预定时间内，判断是否有接收到下一个操作指令信号；若有，则维持所述时钟振荡器开启；若无，则产生时钟关闭信号。
可选的，所述控制电路还用于在初次上电或者在时钟关闭之后再接收到操作指令信号时产生时钟开启信号，并将所述时钟开启信号发送至所述时钟振荡器，以控制所述时钟振荡器开启。
可选的，所述控制系统还包括：耦接至所述控制电路的计数器，所述计数器用于计时以至少使所述控制电路基于所述计数器的计时时间判断预定时间内是否有接收到下一个操作指令信号。
可选的，根据对所述存储器的操作频率设定所述预定时间。其中，所述存储器可应用于客户端，则所述预定时间为5S～20S；或者，所述存储器还可应用于服务端，所述预定时间为10S～2min。
可选的，所述控制电路包括第一层级控制模块和多个第二层级控制模块，所述操作指令信号包括第一级阵列读写信号和第二级阵列读写信号；以及所述信号处理电路包括多个处理模块，以及所述存储阵列具有多个区块，多个所述第二层级控制模块、多个所述处理模块和多个所述区块一一对应耦接；其中，
所述第一层级控制模块耦接所述时钟振荡器，用于判断预定时间内是否有接收到操作指令信号；若有，则所述第一层级控制模块维持所述时钟振荡器开启；若无，则所述第一层级控制模块产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭；
以及，所述第一层级控制模块还用于根据接收到的所述操作指令信号产生第一级阵列读写信号，并将所述第一级阵列读写信号发送至需要执行操作的区块所对应的第二层级控制模块；
所述第二层级控制模块用于根据接收到的所述第一级阵列读写信号产生第二级阵列读写信号，并将所述第二级阵列读写信号发送至对应的处理模块；
所述处理模块用于根据所述第二级阵列读写信号产生对应的操作信号，并将所述操作信号将提供至对应的区块。
可选的，所述控制电路为数字电路，所述信号处理电路为模拟电路。以及，所述存储器可以为相变存储器。
可选的，所述存储器的控制系统还包括指令解析单元，所述指令解析单元耦接所述控制电路，用于根据接收到的指令产生所述操作指令信号，并将所述操作指令信号发送至所述控制电路。
本发明的又一目的在于提供一种存储器的系统控制方法，包括：
判断在预定时间内是否有接收到操作指令信号；
若控制电路在预定时间内有接收到操作指令信号，则控制电路维持时钟振荡器开启，并且控制电路根据所述操作指令信号产生阵列读写信号，并将所述阵列读写信号发送至信号处理电路，以使所述信号处理电路产生操作信号并提供至所述存储器的存储阵列；
若控制电路在预定时间内没有接收到操作指令信号，则所述控制电路产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭。
可选的，所述控制电路在接收到所述存储阵列完成操作的执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号。或者，所述控制电路在接收到上一个操作指令信号后的预定时间内，判断是否有接收到下一个操作指令信号。
可选的，所述存储器的系统控制方法还包括：在初次上电或者在时钟振荡器关闭之后再接收到操作指令信号时，所述控制电路产生时钟开启信号，并将所述时钟开启信号发送至时钟振荡器，以控制所述时钟振荡器开启。
可选的，所述控制电路包括第一层级控制模块和耦接至所述第一层级控制模块的多个第二层级控制模块，所述信号处理电路包括多个处理模块，以及所述存储器的存储阵列具有多个区块，并且多个所述第二层级控制模块、多个所述处理模块和多个区块一一对应耦接；
若所述第一层级控制模块在预定时间内没有接收到操作指令信号，则所述第一层级控制模块产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭；
若所述第一层级控制模块在预定时间内有接收到操作指令信号，则所述第一层级控制模块维持所述时钟振荡器开启，且所述第一层级控制模块还根据所述操作指令信号产生第一级阵列读写信号，并将所述第一级阵列读写信号发送至需要执行操作的区块所对应的第二层级控制模块；
接收到所述第一级阵列读写信号的第二层级控制模块产生第二级阵列读写信号，并将所述第二级阵列读写信号发送至对应的处理模块；所述处理模块根据所述第二级阵列读写信号产生对应的操作信号，并将所述操作信号将提供至对应的区块。
可选的，在执行操作的区块完成操作后，由对应的第二层级控制模块发出执行完毕信号至所述第一层级控制模块；以及，所述第一层级控制模块在接收到执行操作的所有区块所对应的执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号。
在本发明提供的存储器的控制系统中，时钟振荡器在系统为使用状态下可保持开启状态，并利用控制电路在接收到操作指令信号时产生对应的阵列读写信号，以指示存储阵列基于接收到的操作指令而执行相应的操作(例如，读/写操作等)。并且，在设定的时间间隔内若未接收到操作指令信号，则可判断系统进入闲置状态，此时可进一步利用所述控制电路控制时钟振荡器关闭，进而避免了系统在闲置状态下至少由时钟振荡器所产生的动态功耗。
附图说明
图1为本发明一实施例中的存储器的控制系统的示意图。
图2为本发明一实施例中的存储器的系统控制方法的流程示意图。
图3为本发明一实施例中的存储器的系统控制方法其主要示意出系统状态的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器的控制系统及其控制方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例中的存储器的控制系统的示意图，如图1所示，所述控制系统包括：控制电路、时钟振荡器OSC以及信号处理电路。其中，所述控制电路例如为数字电路，所述信号处理电路例如为模拟电路。
其中，所述控制电路用于判断预定时间内是否有接收到操作指令信号CMD_W/R；若有，则所述控制电路维持所述时钟振荡器OSC开启；若无，则所述控制电路产生时钟关闭信号OSC_OFF，并将所述时钟关闭信号OSC_OFF发送至所述时钟振荡器OSC，以控制所述时钟振荡器OSC关闭。
所述控制电路还用于在接收到所述操作指令信号CMD_W/R时产生阵列读写信号，并将所述阵列读写信号发送至所述信号处理电路。所述信号处理电路用于根据所述阵列读写信号产生操作信号，并提供至所述存储器的存储阵列。
即，所述控制电路可根据下一个操作指令信号CMD_W/R到来的间隔时间是否超出预定时间来判断系统的状态。若未超出预定时间即接收到下一个操作指令信号CMD_W/R，即意味着对系统的操作较为频繁，系统处于正常运行的操作状态，可以保持当前运行状态(包括，维持所述时钟振荡器OSC的开启状态)，以保证控制系统的正常运行。反之，若超出预定时间还未接收到下一个操作指令信号CMD_W/R，则可以认为系统为闲置状态IDLE，此时所述控制电路可产生时钟关闭信号OSC_OFF(本实施例中，例如以逻辑0表示时钟关闭信号)，以控制所述时钟振荡器OSC关闭，从而避免了系统在闲置状态下基于时钟振荡器OSC运行的数字电路所产生的功率消耗，降低系统的动态损耗。
进一步的，所述控制电路还可用于在初次上电或者时钟关闭之后再接收到需要执行阵列操作的操作指令信号CMD_W/R时产生时钟开启信号OSC_ON(例如以逻辑1表示时钟开启信号)，以控制所述时钟振荡器OSC开启。
其中，所述操作指令信号CMD_W/R具体可通过指令解析单元CMD_IF产生，所述控制电路直接或间接耦接所述指令解析单元CMD_IF，以用于接收所述操作指令信号CMD_W/R。
具体而言，所述指令解析单元CMD_IF用于根据接收到的指令解析并产生对应的操作指令信号(其中，即包括存储阵列中需要执行操作的区块信息)。例如，在接收到需要对区块执行操作的指令后即对应生成操作指令信号CMD_W/R(其中，所述操作指令信号CMD_W/R中可包括需要执行操作的区块所对应的区块地址ADDR和所要执行的读/写操作W/R等)；以及，在未接收到任何操作指令时，所述指令解析单元CMD_IF可不发出指令信号。
继续参考图1所示，本实施例中的控制电路可包括第一层级控制模块LOG1和耦接至所述第一层级控制模块LOG1的多个第二层级控制模块LOG2。具体而言，本实施例中的存储阵列可划分有多个区块bank，因此可根据多个区块bank而一一对应设置多个第二层级控制模块LOG2。
其中，所述第一层级控制模块LOG1耦接所述指令解析单元CMD_IF和所述时钟振荡器OSC，所述第一层级控制模块LOG1可用于产生所述时钟开启信号OSC_ON和所述时钟关闭信号OSC_OFF，并将所述时钟开启信号OSC_ON和所述时钟关闭信号OSC_OFF发送至所述时钟振荡器OSC，以控制所述时钟振荡器OSC的开启和关闭。以及，所述第一层级控制模块LOG1还用于根据接收到的操作指令信号CMD_W/R产生第一级阵列读写信号，并将所述第一级阵列读写信号发送至需要执行操作的区块bank所对应的第二层级控制模块LOG2，以使接收到第一级阵列读写信号的第二层级控制模块LOG2进一步产生第二级阵列读写信号，并进一步将该第二级阵列读写信号提供至信号处理电路。实际应用中，针对未接收到第一级阵列读写信号的第二层级控制模块LOG2则可不产生信号。
进一步的方案中，所述信号处理电路耦接于所述第二层级控制模块LOG2和存储阵列之间，以用于根据所述第二层级控制模块LOG2发出的阵列读写信号产生对应的操作信号，并提供至存储阵列以使被选中的存储单元执行相应读写操作。
具体而言，在接收到所述阵列读写信号时，所述信号处理电路即产生对应的操作信号(所述操作信号可以为电流信号或电压信号；或者，所述操作信号可进一步控制产生电流信号或电压信号)，以用于控制存储阵列中被选中的存储单元执行相应操作(例如执行读写操作等)。以及，未收到阵列读写信号时，则所述信号处理电路可以不产生操作信号。
继续参考图1所示，本实施例中，同样可根据存储阵列的多个区块bank，而将所述信号处理电路对应设置为具有多个处理模块ANA1，多个所述处理模块ANA1一一对应耦接多个所述第二层级控制模块LOG2，以及多个所述处理模块ANA1还一一对应耦接所述存储阵列PCM中的多个区块bank。本实施例中，第一层级控制模块LOG1和第二层级控制模块LOG2可均为数字电路，以及所述处理模块ANA1可以为模拟电路。
具体的，多个所述第二层级控制模块LOG2中，有接收到第一级阵列读写信号的第二层级控制模块LOG2将产生第二级阵列读写信号，并将所述第二级阵列读写信号发送至对应的处理模块ANA1，所述处理模块ANA1用于根据所述第二级阵列读写信号产生对应的操作信号，所述操作信号将进一步提供至对应的区块bank；以及，针对未接收到第一级阵列读写信号的第二层级控制模块LOG2则可不生产信号。
此外，本实施例中，所述时钟振荡器OSC仅示例为一个，并利用此一个时钟振荡器OSC至少为所有的第二层级控制模块LOG2提供时钟信号。然而其他实施例中，也可对应设置有多个时钟振荡器，并一一对应耦接于多个第二层级控制模块LOG2，从而可利用多个时钟振荡器OSC为多个第二层级控制模块LOG2一一对应提供时钟信号。
其中，所述存储器可以为非易失性存储器。本实施例中，所述存储器的存储阵列可进一步为相变存储器的存储阵列PCM。以及，控制被选中的存储单元执行的操作例如包括执行读操作、写操作等。
进一步的，所述存储阵列PCM在完成其操作之后，可由所述第二层级控制模块LOG2将执行完毕信号OP_done反馈于所述第一层级控制模块LOG1。本实施例中，所述存储阵列PCM可划分为多个区块bank，以及其中有执行操作的所有区块bank在其执行完毕后可一一对应发送执行完毕信号OP_done至所述控制电路。当然，在其他实施例中，也可以是执行操作的所有区块bank都已完成操作后，再发送执行完毕信号OP_done至所述控制电路。
本实施例中，在执行操作的所有区块bank均执行完毕后，可经由所述第二层级控制模块LOG2一一对应发送执行完毕信号OP_done至所述第一层级控制模块LOG1。
如上所述，所述控制电路可根据下一个操作指令信号CMD_W/R到来的间隔时间判断系统的状态，进而判断是否需要控制所述时钟振荡器OSC关闭。其中一种可选的方案中，所述控制电路可用于在接收到执行完毕信号OP_done后的预定时间内，判断是否有接收到下一个需要执行操作的操作指令信号；若有，则可以认为系统仍处于操作状态，所述控制电路不发送时钟关闭信号OSC_OFF，使所述时钟振荡器维持开启状态；若无，则可以认为系统进入闲置状态并产生时钟关闭信号OSC_OFF。在这一可选的方案中，所述控制电路具体是在接收到执行操作的所有区块bank均已完成操作后所发出的执行完毕信号OP_done后开始计时判断。
进一步的，所述控制系统还包括计数器(图中未示出)，所述计数器耦接所述控制电路。所述计数器用于计时，以至少使所述控制电路可基于所述计数器的计时时间判断预定时间内是否有接收到下一个操作指令信号。
例如，在如上所述第一种方案中，所述控制电路可以在接收到存储阵列完成操作后发出的执行完毕信号OP_done后，开始使用计数器计时预定时间。具体的，可以在接收到执行完毕信号OP_done后，清零所述计数器并开始计时。
在实际应用中，通过判断预定时间内是否有接收到下一个操作指令信号CMD_W/R，以进一步推断系统的状态时，例如，可根据对存储器的操作频率设定该预定时间，在一个实施例中可根据该存储器的应用场景而对应调整预定时间的大小。
例如，当所述存储器应用于客户端(例如，手机、电脑等)时，由于在客户端大概率不会对存储器进行频繁操作(即，存储器较多的处于闲置状态，进而需要关闭时钟振荡器OSC的需求较多)，此时可以适当调小预定时间的阈值，让电路更多的进入闲置状态，有利于降低功率消耗。即，所述计数器仅计时相对较短的时间，并在该时间内若所述控制电路未接收到操作指令信号CMD_W/R，则可以判断系统进入闲置状态，进而关闭时钟振荡器OSC。具体的，当所述存储器应用于客户端时，则所设定的预定时间例如为5S～10S。
以及，当所述存储器应用于服务端(例如，云服务器等)时，由于服务端会对存储器进行频繁操作(例如，频繁的读写操作等)，而对于服务端而言保证其性能远比节省功耗更为重要，因此可以调大预定时间的阈值。即，所述计数器计时相对较长的时间，并在这一较长的时间内若所述控制电路仍未接收到操作指令信号CMD_W/R，才判断服务端为闲置状态，进而关闭时钟振荡器OSC。具体的，当所述存储器应用于服务端时，则所设定的预定时间例如为20S～1min。
基于如上所述存储器的控制系统，以下其控制方法进行说明。具体的，所述存储器的系统控制方法至少包括：若控制电路在预定时间内有接收到操作指令信号CMD_W/R，则控制电路维持时钟振荡器OSC开启，并且控制电路根据所述操作指令信号产生阵列读写信号，并将所述阵列读写信号发送至信号处理电路，以使所述信号处理电路产生操作信号并提供至所述存储器的存储阵列；若控制电路在预定时间内没有接收到操作指令信号，则所述控制电路产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器OSC，控制所述时钟振荡器OSC关闭，以节省系统的功耗。
具体实施例中，所述存储阵列根据所述操作信号完成操作后，还可发出执行完毕信号；以及，所述控制电路可以在接收到所述执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号。若有，即意味着控制电路在预定时间内有接收到操作指令信号；若无，即意味着控制电路在预定时间内没有接收到操作指令信号。此时，即可根据判断结果而遵循如上所述的控制方法做进一步操作。
本实施例中，具体可利用计数器计时预定时间，并在计数器计时的这一预定时间范围内判断是否有接收到下一个新的操作指示。
需要说明的是，此处所述的“预定时间”的大小则可根据应用场景而对应调整。具体的，当所述存储器应用于客户端(例如，手机、电脑等)时，则可以适当调小预定时间的阈值(例如可设定所述预定时间为5S～10S)，从而降低计数器的运行时间，让系统更多次的进入闲置状态降低功耗。以及，当所述存储器应用于服务端(例如，云服务器等)时，则可以调大预定时间的阈值(例如可设定所述预定时间为20S～1min)，以保证服务端的性能。
进一步的，所述控制方法还可包括：在初次上电或者在时钟振荡器关闭之后再接收到操作指令信号时，所述控制电路产生时钟开启信号，并将所述时钟开启信号发送至时钟振荡器，以控制所述时钟振荡器开启。
此外，如图1所示，本实施例中的控制电路具体可包括第一层级控制模块LOG1和耦接至所述第一层级控制模块的多个第二层级控制模块LOG2，所述信号处理电路包括多个处理模块ANA1，以及所述存储器的存储阵列具有多个区块bank，并且多个所述第二层级控制模块LOG2、多个所述处理模块ANA1和多个区块bank一一对应耦接。
针对具有第一层级控制模块LOG1和第二层级控制模块LOG2的控制电路而言，其具体的控制方法可包括：若所述第一层级控制模块LOG1在预定时间内没有接收到操作指令信号CMD_W/R，则所述第一层级控制模块LOG1产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭；若所述第一层级控制模块LOG1在预定时间内有接收到操作指令信号，则所述第一层级控制模块LOG1维持所述时钟振荡器开启，且所述第一层级控制模块LOG1还根据所述操作指令信号产生第一级阵列读写信号，并将所述第一级阵列读写信号发送至需要执行操作的区块所对应的第二层级控制模块LOG2；以及，接收到所述第一级阵列读写信号的第二层级控制模块LOG2产生第二级阵列读写信号，并将所述第二级阵列读写信号发送至对应的处理模块ANA1；所述处理模块ANA1根据所述第二级阵列读写信号产生对应的操作信号，并将所述操作信号将提供至对应的区块。
进一步的，在执行操作的区块完成操作后，可以由对应的第二层级控制模块LOG2发出执行完毕信号至所述第一层级控制模块LOG1；以及，所述第一层级控制模块LOG1在接收到执行操作的所有区块所对应的执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号。
下面以图2为例做不限制列举。其中，图2仅示例性的示意出了本发明一实施例中的存储器的系统控制方法的流程示意图，应当认识到，图2所示的控制流程仅是一种具体示例，其前后顺序也仅是针对其中一种情况的列举并不以此为限。
首先，初次上电或者在时钟关闭之后接收到操作指令信号CMD_W/R。
具体的，当需要执行操作时，操作指令可由指令解析单元CMD_IF接收，并利用所述指令解析单元CMD_IF解析所接收到的指令后产生操作指令信号CMD_W/R(所述操作指令信号CMD_W/R例如包括读写操作指令以及对应的区块地址ADDR等)。即，所述操作指令信号CMD_W/R具体可能是指示对全部区块bank均执行操作；或者是，仅指示对部分区块bank执行操作。
接着，控制电路产生时钟开启信号OSC_ON，并将所述时钟开启信号OSC_ON发送至时钟振荡器OSC，以控制所述时钟振荡器OSC开启以为系统的数字控制电路开启时钟。
结合图1所示，针对具有第一层级控制模块LOG1和多个第二层级控制模块LOG2的控制电路而言，所述操作指令信号CMD_W/R发送至第一层级控制模块LOG1，并由所述第一层级控制模块LOG1产生所述时钟开启信号OSC_ON。此时，即可基于所述时钟开启信号OSC_ON控制所述时钟振荡器OSC为开启状态OSC_ON，以使所述时钟振荡器OSC产生时钟信号CLK。
接着，所述控制电路根据所述操作指令信号CMD_W/R产生对应的阵列读写信号。
本实施例中，所述控制电路产生对应的阵列读写信号的过程具体包括：由所述第一层级控制模块LOG1根据所述操作指令信号CMD_W/R产生第一阵列读写信号；接着，将所述第一阵列读写信号发送至需要执行操作的区块所对应的第二层级控制模块LOG2，其中有接收到所述第一阵列读写信号的第二层级控制模块LOG2即产生对应的第二级阵列读写信号。如上所述，所述操作指令信号CMD_W/R可能仅指示对部分区块bank执行操作，此时，需要执行操作的区块bank所对应的第二层级控制模块LOG2则可接收到所述第一级阵列读写信号并产生对应的第二级阵列读写信号，而未接收到第一级阵列读写信号的第二层级控制模块LOG2则可以不产生信号。
接着，将所述阵列读写信号(即，本实施例中的第二级阵列读写信号)发送至所述信号处理电路，以使所述信号处理电路产生操作信号并提供至存储阵列PCM。
本实施例中，所述第二级阵列读写信号将发送至对应的处理模块ANA1，并且有接收到所述第二级阵列读写信号的处理模块ANA1产生操作信号并提供至对应的区块bank。具体而言，对于有接收到所述第二级阵列读写信号的处理模块ANA1，则产生对应的操作信号，并将操作信号发送至对应的区块bank，以使被选中的区块bank执行操作(例如，读/写操作等)；而对于未接收到所述第二级阵列读写信号的处理模块ANA1，则相应的不产生操作信号。
接着，所述存储阵列PCM根据所述操作信号完成操作后，其对应的数字控制电路还可进一步发出执行完毕信号OP_done至控制电路。
本实施例中，所述存储阵列PCM可划分为多个区块bank，并且执行操作的所有区块bank在其执行完毕后可一一对应发送出执行完毕信号OP_done。当然，在其他实施例中，也可以是执行操作的所有区块bank都已完成操作后，再发出执行完毕信号OP_done。在图1所示的系统结构中，执行操作的区块bank在操作执行完毕之后，可由对应的第二层级控制模块LOG2将执行完毕信号OP_done返回至所述第一层级控制模块LOG1。
接着，判断在预定时间内是否有接收到下一个操作指令信号CMD_W/R；若有，则返回如上所述的控制电路对应产生阵列读写信号并将所述阵列读写信号发送至所述信号处理电路，以及信号处理电路根据该阵列读写信号产生操作信号并提供至存储阵列PCM；若无，则所述控制电路产生时钟关闭信号OSC_OFF，并将所述时钟关闭信号OSC_OFF发送至时钟振荡器OSC，以控制所述时钟振荡器OSC关闭。即，在预定时间内未接收到下一操作指令信号，即意味着系统将进入闲置状态，因此可关闭所述时钟振荡器OSC。
具体的方案中，可以在控制电路接收到所述执行完毕信号OP_done后的预定时间内，判断是否有接收到下一个操作指令信号。图1所示的系统结构中，所述第一层级控制模块LOG1在一一对应接收执行操作的所有区块bank的执行完毕信号OP_done后的预定时间内，判断在这预定时间内是否有接收到下一个操作指令信号。
进一步的，所述控制方法还包括：在所述时钟振荡器关闭之后的任意时间接收到下一个操作指令信号，则返回最先步骤，以使控制电路控制时钟振荡器开启。即，在系统进入闲置状态IDLE之后的任意时间若有接收到新的操作指令信号，则唤醒系统进入操作状态RUN，并执行如上步骤。
进一步参考图3，图3为本发明实施例一中的存储器的系统控制方法其主要示意出时系统状态的示意图。需要说明的是，图3中主要示意出系统在不同状态下时钟振荡器的开启/关闭状态，而省略了其余电路(例如控制电路和信号处理电路)。结合图1、图2和图3所示，存储器系统的其中一种具体操作过程进行详细说明。
首先，在初次上电或者时钟关闭之后指令解析单元CMD_IF接收到需要执行区块操作的指令后，解析产生当前操作指令信号CMD_1，并发送至控制电路。
接着，所述控制电路(具体为第一层级控制模块LOG1)进一步产生时钟开启信号OSC_ON，并控制所述时钟振荡器OSC为开启状态OSC_ON，以使所述时钟振荡器OSC为存储器的数字控制电路提供时钟信号CLK，此时系统进入操作状态RUN。
接着，所述存储阵列PCM根据指示执行对应操作，例如读/写操作，并在执行完毕后由对应的数字控制电路发出执行完毕信号OP_done。
接着，所述计数器开始计时预定时间。具体的，在存储阵列PCM操作执行完毕之后，清零所述计数器并开始计时Counting。
在计时过程中，若系统未接收到下一个新的操作指令，即可认为系统进入闲置状态IDLE，此时所述第一层级控制模块LOG1可产生时钟关闭信号OSC_OFF，以控制所述时钟振荡器OSC为关闭状态OSC_OFF。或者，在计时过程中，若系统接收到了下一个新的操作指令信号CMD_2，即可认为系统仍保持操作状态RUN，此时即可依次执行上述步骤。
以及，当系统进入闲置状态IDLE后，直至接收到下一个新的操作指令信号时，则可再次唤醒系统以进入操作状态RUN，并基于接收到的操作指令信号依次执行后续步骤。
综上可知，在如上所述的存储器系统的电路控制策略中，具体可根据系统接收到的操作指令的频率，判断系统是否可进入闲置状态IDLE。具体是在系统长时间未接收到操作指令而具有较低的操作频率下，则判断系统可进入闲置状态IDLE，并在闲置状态IDLE下可至少关闭时钟振荡器OSC，以降低由所述时钟振荡器OSC所产生的动态功耗，从而可大大的降低存储器的控制电路在没有操作时的动态功耗。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统和方法为相对应，相关之处可相互参见对应部分的说明即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
应当注意的是，在此使用的术语仅用于描述各种示例且不用于限制本公开。具体来说，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。以及，关于示例或实施例的术语“可”的使用，例如，关于示例或实施例中可包括或实现什么的描述，即意味着存在包括或实现这样的特征的至少一个示例或实施例，而所有示例和实施例不限于此。采用术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
此外，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。例如，“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。进一步举例来说，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (14)

1.一种存储器的控制系统，其特征在于，包括：控制电路、与所述控制电路耦接的时钟振荡器和信号处理电路；
其中，所述控制电路用于在有接收到所述操作指令信号时产生阵列读写信号，并将所述阵列读写信号发送至所述信号处理电路；所述信号处理电路用于根据所述阵列读写信号产生操作信号，并提供至所述存储器的存储阵列；
以及，所述控制电路还用于在接收到存储阵列完成操作后发出的执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号；若有，则所述控制电路维持所述时钟振荡器开启；若无，则所述控制电路产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭。
2.如权利要求1所述的存储器的控制系统，其特征在于，所述存储阵列具有多个区块，所述控制电路在接收到执行操作的所有区块均已完成操作所发出的执行完毕信号后的预定时间内，判断是否有接收到下一操作指令信号。
3.如权利要求1所述的存储器的控制系统，其特征在于，所述控制电路还用于在初次上电或者在时钟关闭之后再接收到操作指令信号时产生时钟开启信号，并将所述时钟开启信号发送至所述时钟振荡器，以控制所述时钟振荡器开启。
4.如权利要求1所述的存储器的控制系统，其特征在于，还包括：耦接至所述控制电路的计数器，所述计数器用于计时以至少使所述控制电路基于所述计数器的计时时间判断预定时间内是否有接收到下一个操作指令信号。
5.如权利要求1所述的存储器的控制系统，其特征在于，根据对所述存储器的操作频率设定所述预定时间。
6.如权利要求5所述的存储器的控制系统，其特征在于，所述存储器应用于客户端，所述预定时间为5S～20S；或者，所述存储器应用于服务端，所述预定时间为10S～2min。
7.如权利要求1所述的存储器的控制系统，其特征在于，所述控制电路包括第一层级控制模块和多个第二层级控制模块，所述操作指令信号包括第一级阵列读写信号和第二级阵列读写信号；所述信号处理电路包括多个处理模块，以及所述存储阵列具有多个区块，多个所述第二层级控制模块、多个所述处理模块和多个所述区块一一对应耦接；其中，
所述第一层级控制模块耦接所述时钟振荡器，用于判断预定时间内是否有接收到操作指令信号；若有，则所述第一层级控制模块维持所述时钟振荡器开启；若无，则所述第一层级控制模块产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭；
以及所述第一层级控制模块还用于根据接收到的所述操作指令信号产生第一级阵列读写信号，并将所述第一级阵列读写信号发送至需要执行操作的区块所对应的第二层级控制模块；
所述第二层级控制模块用于根据接收到的所述第一级阵列读写信号产生第二级阵列读写信号，并将所述第二级阵列读写信号发送至对应的处理模块；
所述处理模块用于根据所述第二级阵列读写信号产生对应的操作信号，并将所述操作信号提供至对应的区块。
8.如权利要求1所述的存储器的控制系统，其特征在于，所述控制电路为数字电路；和/或，所述信号处理电路为模拟电路。
9.如权利要求1-8任一项所述的存储器的控制系统，其特征在于，还包括：指令解析单元，所述指令解析单元耦接所述控制电路，用于根据接收到的指令产生所述操作指令信号，并将所述操作指令信号发送至所述控制电路。
10.如权利要求1所述的存储器的控制系统，其特征在于，所述存储器为相变存储器。
11.一种存储器的系统控制方法，其特征在于，包括：
若控制电路在接收到存储阵列完成操作的执行完毕信号后的预定时间内有接收到下一个操作指令信号，则控制电路维持时钟振荡器开启，并且控制电路根据所述操作指令信号产生阵列读写信号，并将所述阵列读写信号发送至信号处理电路，以使所述信号处理电路产生操作信号并提供至所述存储器的存储阵列；
若控制电路在预定时间内没有接收到操作指令信号，则所述控制电路产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭。
12.如权利要求11所述的存储器的系统控制方法，其特征在于，所述控制方法还包括：
在初次上电或者在时钟振荡器关闭之后再接收到操作指令信号时，所述控制电路产生时钟开启信号，并将所述时钟开启信号发送至时钟振荡器，以控制所述时钟振荡器开启。
13.如权利要求11所述的存储器的系统控制方法，其特征在于，所述控制电路包括第一层级控制模块和耦接至所述第一层级控制模块的多个第二层级控制模块，所述信号处理电路包括多个处理模块，以及所述存储器的存储阵列具有多个区块，并且多个所述第二层级控制模块、多个所述处理模块和多个区块一一对应耦接；
若所述第一层级控制模块在预定时间内没有接收到操作指令信号，则所述第一层级控制模块产生时钟关闭信号，并将所述时钟关闭信号发送至所述时钟振荡器，以控制所述时钟振荡器关闭；
若所述第一层级控制模块在预定时间内有接收到操作指令信号，则所述第一层级控制模块维持所述时钟振荡器开启，且所述第一层级控制模块还根据所述操作指令信号产生第一级阵列读写信号，并将所述第一级阵列读写信号发送至需要执行操作的区块所对应的第二层级控制模块；
接收到所述第一级阵列读写信号的第二层级控制模块产生第二级阵列读写信号，并将所述第二级阵列读写信号发送至对应的处理模块；所述处理模块根据所述第二级阵列读写信号产生对应的操作信号，并将所述操作信号将提供至对应的区块。
14.如权利要求13所述的存储器的系统控制方法，其特征在于，在执行操作的区块完成操作后，由对应的第二层级控制模块发出执行完毕信号至所述第一层级控制模块；以及，
所述第一层级控制模块在接收到执行操作的所有区块所对应的执行完毕信号后的预定时间内，判断是否有接收到下一个操作指令信号。
CN202110559873.6A 2021-05-21 2021-05-21 存储器的控制系统及其控制方法 Active CN113223566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110559873.6A CN113223566B (zh) 2021-05-21 2021-05-21 存储器的控制系统及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110559873.6A CN113223566B (zh) 2021-05-21 2021-05-21 存储器的控制系统及其控制方法

Publications (2)

Publication Number Publication Date
CN113223566A CN113223566A (zh) 2021-08-06
CN113223566B true CN113223566B (zh) 2022-12-02

Family

ID=77097894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110559873.6A Active CN113223566B (zh) 2021-05-21 2021-05-21 存储器的控制系统及其控制方法

Country Status (1)

Country Link
CN (1) CN113223566B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114384996B (zh) * 2022-01-14 2023-10-24 长鑫存储技术有限公司 电源控制电路及控制方法
CN117352035A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 存储芯片测试方法及装置、介质及设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293927A (en) * 1979-12-12 1981-10-06 Casio Computer Co., Ltd. Power consumption control system for electronic digital data processing devices
JP4526841B2 (ja) * 2004-03-09 2010-08-18 ルネサスエレクトロニクス株式会社 メモリ制御装置およびこれを備えたデータ処理システム
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7516293B2 (en) * 2006-09-08 2009-04-07 International Business Machines Corporation Increased performance using mixed memory types
TWI606459B (zh) * 2016-03-30 2017-11-21 威盛電子股份有限公司 記憶體裝置及其節能控制方法

Also Published As

Publication number Publication date
CN113223566A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US6647472B2 (en) Fast suspend to disk
EP1742143B1 (en) Method and system for power consumption management, and corresponding computer program product
KR101736384B1 (ko) 비휘발성 메모리 시스템
JP6334828B2 (ja) セルフリフレッシュ省電力モードを有するソリッドステートドライブ
CN113223566B (zh) 存储器的控制系统及其控制方法
US9189053B2 (en) Performance based power management of a memory and a data storage system using the memory
US9110669B2 (en) Power management of a storage device including multiple processing cores
CN101916201A (zh) 一种基于Android移动终端冷启动的方法和装置
CN100474271C (zh) 一种多级缓冲的存储系统和方法
CN101495958A (zh) 用于控制处理器低功率状态的系统和方法
CN101446857B (zh) 一种硬盘节能的方法及装置
CN101517547A (zh) 存储器系统和存储器芯片
US10447461B2 (en) Accessing data via different clocks
CN101770385A (zh) 一种基于Linux系统的设备及其应用启动的方法
CN104572511A (zh) 具有混合架构的存储装置和计算机系统
CN102736928B (zh) 快速唤醒计算机系统方法与计算机系统
US20130138990A1 (en) Digital component power savings in a host device and method
CN102929381A (zh) 电子系统及其电源管理方法
CN106200860B (zh) 硬盘功耗、硬盘功耗管理服务控制方法及装置
CN104834610A (zh) 一种磁盘掉电保护电路及方法
CN102301307B (zh) 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
US20030182588A1 (en) Method and apparatus for controlling power states in a memory device utilizing state information
US11941269B2 (en) Data storage device with enhanced power mode management
CN1937075B (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
CN115718626A (zh) 一种快速唤醒的soc系统及快速唤醒方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant