CN106663078B - 延迟电路以及相关的系统和方法 - Google Patents

延迟电路以及相关的系统和方法 Download PDF

Info

Publication number
CN106663078B
CN106663078B CN201580047097.4A CN201580047097A CN106663078B CN 106663078 B CN106663078 B CN 106663078B CN 201580047097 A CN201580047097 A CN 201580047097A CN 106663078 B CN106663078 B CN 106663078B
Authority
CN
China
Prior art keywords
signal
output
shift register
clock signal
delay circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580047097.4A
Other languages
English (en)
Other versions
CN106663078A (zh
Inventor
L·阿马里利奥
A·戈卢比茨基
H·H·哈勒
F·科尔马科夫
G·斯托格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106663078A publication Critical patent/CN106663078A/zh
Application granted granted Critical
Publication of CN106663078B publication Critical patent/CN106663078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

公开了延迟电路以及相关的系统和方法。在一个方面，提供了使用逻辑来准确地延迟输出启用信号以减小或避免从设备内的数据危害的延迟电路。延迟电路包括配置成接收基于慢时钟的输出启用输入信号的两个移位寄存器链。第一移位寄存器链由快时钟的正边沿来进行时钟定时，并且提供第一选通信号。第二移位寄存器链由快时钟的负边沿来进行时钟定时，并且提供第二选通信号。该逻辑使用第一选通信号和第二选通信号以及输出启用输入信号来提供经延迟的输出启用输出信号。延迟电路为输出启用输出信号提供高度准确的时间延迟，以便以面积高效和功率高效的方式来减小或避免数据危害。

Description

延迟电路以及相关的系统和方法
优先权要求
本申请要求于2014年9月4日提交的题为“DELAY CIRCUITS AND RELATED SYSTEMSAND METHODS(延迟电路及相关的系统和方法)”的美国专利申请序列号14/477,367的优先权，该申请的内容全部纳入于此。
背景
I.公开领域
本公开的技术一般涉及延迟电路，并且尤其涉及用于从数据总线接收时钟信号的设备的延迟电路。
II.背景技术
电子设备(诸如移动电话和平板计算机)在当代社会已变得普及以供支持各种日常使用。这些电子设备通常各自包括话筒以及扬声器。电子设备中使用的典型的话筒和扬声器具有需要两(2)个专用端口布线来连接每个设备的模拟接口。然而，电子设备可包括多个音频设备，诸如多个话筒和/或扬声器。由此，可能期望允许此类电子设备中的微处理器或其他控制设备能够在公共通信总线上将音频数据传达至多个音频设备。另外，还可能期望提供所定义的用于在公共通信总线上向电子设备中的不同音频设备传输与音频信道有关的数字数据的通信协议。
鉴于此，联盟已经宣告把SoundWireTM作为用于向与电子设备相关联的不同音频设备传送与音频信道有关的数字数据的通信协议。在SoundWireTM中，一个SoundWireTM主接口允许主电子设备(“主设备”)或通信地耦合至主电子设备(“主设备”)的监视器在公共通信总线上与耦合至SoundWireTM从接口的一个或多个从电子设备(“从设备”)通信。截止至撰写本文时，SoundWireTM的当前版本是修订版0.6-r02，其于2014年5月6日通过MIPI共享点文件服务器而使得对于MIPI联盟会员而言是内部可用的。
SoundWireTM中的公共通信总线包括两个分开的线：公共数据线(“数据(DATA)”)和公共时钟线(“时钟(CLK)”)。在尝试提供低功耗环境时，SoundWireTM协议采用结合双倍数据速率(“DDR”)的经修改的非归零反相(“NRZI”)编码方案，其中在CLK上的时钟信号的每次转变之际检查“数据”并潜在地驱动“数据”。以这种方式采用具有DDR的NRZI编码方案影响发送信令，以使得SoundWireTM协议建议在每个从设备中需要延迟电路以避免由不恰当的信号定时导致的数据危害。然而，为从设备提供必要的延迟以避免数据危害的延迟电路通常在消耗从设备内的面积和功率的同时生成近似的延迟。因此，向从设备提供更为准确的延迟以避免数据危害，同时还降低对应延迟电路的面积消耗和功耗将是有利的。
公开概述
详细描述中公开的各方面包括延迟电路以及相关的系统和方法。在一个方面，提供了使用简单逻辑来准确地延迟输出启用信号以便减小或避免从设备内的数据危害的延迟电路。这一逻辑被配置成通过利用快时钟与对应的慢时钟之间的定时关系来提供高度准确的延迟。更具体地，该延迟电路包括两个分开的被配置成接收基于该慢时钟的输出启用输入信号的移位寄存器链。第一移位寄存器链由快时钟的正边沿进行时钟定时，由此响应于该快时钟的正转变而提供结果得到的第一选通信号。第二移位寄存器链由快时钟的负边沿进行时钟定时，由此响应于该快时钟的负边沿而提供结果得到的第二选通信号。使用快时钟的相反的边沿来触发移位寄存器链允许对应的延迟相对于该快时钟保持准确。以此方式，该简单逻辑结合输出启用输入信号一起使用第一选通信号和第二选通信号来提供经延迟的输出启用输出信号。因此，基于该快时钟和慢时钟通过采用结合移位寄存器链的逻辑来创建延迟允许延迟电路为输出启用信号提供高度准确的时间延迟，以便以面积高效和功率高效的方式来减小或避免数据危害。
鉴于此，在一个方面，公开了一种用于延迟输出启用信号的延迟电路该延迟电路包括第一移位寄存器链。该第一移位寄存器链包括配置成接收输出启用输入信号的第一链输入，其中该输出启用输入信号是基于慢时钟信号的。第一移位寄存器链进一步包括：配置成接收快时钟信号的第一链时钟输入以及配置成提供第一选通信号的第一链输出。该延迟电路进一步包括第二移位寄存器链。第二移位寄存器链包括：配置成接收输出启用输入信号的第二链输入以及配置成接收快时钟信号的第二链时钟输入。该第二移位寄存器链进一步包括配置成提供第二选通信号的第二链输出，其中第二选通信号的每次转变与第一选通信号的对应转变是相反的。该延迟电路进一步包括配置成基于第一选通信号、第二选通信号、以及输出启用输入信号来提供输出启用输出信号的经延迟输出。
在另一方面，公开了一种用于延迟输出启用信号的方法。该方法包括接收快时钟信号和慢时钟信号。该方法进一步包括接收输出启用输入信号，其中该输出启用输入信号是基于慢时钟信号的。该方法进一步包括基于输出启用输入信号和快时钟信号来生成第一选通信号。该方法进一步包括基于输出启用输入信号和快时钟信号来生成第二选通信号，其中第二选通信号的每次转变与第一选通信号的每次对应转变是相反的。该方法进一步包括基于第一选通信号、第二选通信号、以及输出启用输入信号来提供输出启用输出信号。
在另一方面，公开了一种用于延迟输出启用的延迟电路。该延迟电路包括配置成生成第一选通信号的第一移位寄存器链。该延迟电路进一步包括配置成生成第二选通信号的第二移位寄存器链，其中第二选通信号的每次转变与第一选通信号的每次对应转变是相反的。该延迟电路进一步包括配置成基于第一选通信号、第二选通信号、以及输入信号来提供输出启用输出信号的经延迟输出。
在另一方面，公开了一种SoundWireTM设备。该SoundWireTM设备包括SoundWireTM通信总线。该SoundWireTM通信总线包括数据线和时钟线。该SoundWireTM设备进一步包括经由SoundWireTM通信总线来耦合至一个或多个从设备的主设备。该一个或多个从设备中的每一个从设备包括延迟电路。多个延迟电路之中的每个延迟电路包括第一移位寄存器链。该第一移位寄存器链包括配置成接收输出启用输入信号的第一链输入，其中该输出启用输入信号是基于时钟线上所提供的慢时钟信号的。该第一移位寄存器链进一步包括配置成接收快时钟信号的第一链时钟输入。该第一移位寄存器链进一步包括配置成提供第一选通信号的第一链输出。多个延迟电路之中的每个延迟电路进一步包括第二移位寄存器链。第二移位寄存器链包括配置成接收输出启用输入信号的第二链输入。该第二移位寄存器链进一步包括配置成接收快时钟信号的第二链时钟输入。该第二移位寄存器链进一步包括配置成提供第二选通信号的第二链输出，其中第二选通信号的每次转变与第一选通信号的每次对应转变是相反的。多个延迟电路之中的每个延迟电路进一步包括配置成基于第一选通信号、第二选通信号、以及输出启用输入信号来提供输出启用输出信号的经延迟输出。
附图简述
图1是包括耦合至多个从设备的主设备的示例性SoundWireTM系统的框图；
图2是配置成向从设备提供近似延迟的示例性延迟电路的框图；
图3是配置成以面积高效和功率高效的方式来向从设备提供高度准确的延迟的示例性延迟电路的框图；
图4是由图3中的延迟电路生成的示例性信号的时序图；
图5是解说以面积高效和功率高效的方式来将输入信号延迟一高度准确的延迟的示例性过程的流程图；
图6是采用用于选择特定延迟的频率补偿电路的示例性延迟电路的框图；
图7是采用用于启用和禁用快时钟以降低功耗的功率降低电路的示例性延迟电路的框图；以及
图8是可包括图3中的延迟电路的示例性的基于处理器的系统的框图。
详细描述
现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必然被解释为优于或胜过其他方面。
详细描述中公开的各方面包括延迟电路以及相关的系统和方法。在一个方面，提供了使用简单逻辑来准确地延迟输出启用信号以便减小或避免从设备内的数据危害的延迟电路。这一逻辑被配置成通过利用快时钟与相应的慢时钟之间的定时关系来提供高度准确的延迟。更具体地，延迟电路包括两个分开的被配置成接收基于该慢时钟的输出启用输入信号的移位寄存器链。第一移位寄存器链由快时钟的正边沿进行时钟定时，由此响应于该快时钟的正转变而提供结果得到的第一选通信号。第二移位寄存器链由快时钟的负边沿进行时钟定时，由此响应于该快时钟的负边沿而提供结果得到的第二选通信号。使用快时钟的相反的边沿来触发移位寄存器链允许对应的延迟相对于该快时钟保持准确。以此方式，该简单逻辑结合输出启用输入信号一起使用第一选通信号和第二选通信号来提供经延迟的输出启用输出信号。因此，基于快时钟和慢时钟通过采用结合移位寄存器链的逻辑来创建延迟允许延迟电路为输出启用信号提供高度准确的时间延迟，以便以面积高效和功率高效的方式来减小或避免数据危害。
在讨论本文中公开的延迟电路的诸方面之前，首先描述了示例性SoundWireTM系统。就此而言，图1是具有作为SoundWireTM兼容的电子设备来通信地耦合至SoundWireTM通信总线16的一(1)个主设备12以及四(4)个从设备14(1)-14(4)的示例性SoundWireTM系统10的框图。在示例性方面，从设备14(1)-14(4)可以是话筒、扬声器、或其他音频设备。主设备12使用两(2)个信号来与从设备14(1)-14(4)通信：在SoundWireTM通信总线16的公共时钟线20(“CLK 20”)上传达的时钟信号18，以及在SoundWireTM通信总线16的公共数据线24(“数据24”)上传达的数据信号22。虽然图1中仅解说了四个从设备14(1)-14(4)，但是应当领会，SoundWireTM规范支持每主设备12最多达十一(11)个从设备14。应当领会，主设备12可具有与其相关联的控制系统26，该控制系统26可以是硬件实现的处理器，该处理器具有存储在与该处理器相关联的存储器中的相关联的软件。在示例性方面，控制系统26是主设备12的片上系统(SoC)的一部分。在替换的示例性方面，控制系统26可以与包括SoundWireTM系统10的计算设备的中央处理器相关联。在其他示例性方面，从设备14(1)-14(4)各自具有相应的从控制系统28(1)-28(4)。注意，虽然这一方面解说了主设备12和从设备14(1)-14(4)内的各种元件，但是其他方面可包括替换元件或配置且达成类似的功能性。
继续参照图1，SoundWireTM系统10采用结合双倍数据速率(“DDR”)的经修改的非归零反相(“NRZI”)编码方案，其中在时钟信号18上的每次转变之际检查“数据24”并潜在地驱动“数据24”。作为非限定性示例，从设备14(1)-14(4)可以基于每个相应的从设备14(1)-14(4)的对应的数据输出启用信号(“数据_OE”)来驱动“数据24”。以此方式根据DDR来驱动“数据24”使得相应的“数据_OE”在时钟信号18的每个循环期间潜在地转变四(4)次。更具体地，相应的“数据_OE”可以响应于时钟信号18转变为高逻辑电平而转变为高逻辑电平以及驱动第一数据分段。然而，在时钟信号18达到低逻辑电平之际，“数据_OE”可转变为低逻辑电平以便停止驱动第一数据分段，并且稍后转变为高逻辑电平以开始驱动第二数据分段。在时钟信号18再次转变为高逻辑电平时，“数据_OE”可转变为低逻辑电平以停止驱动第二数据分段。在SoundWireTM系统10中，“数据_OE”在时钟信号18的一个循环期间的这种多次转变增大了对应的从设备14(1)-14(4)中的数据危害的可能性。为了避免此类数据危害，SoundWireTM协议建议相应地延迟“数据_OE”。
就此而言，图2解说了由SoundWireTM协议提出的示例性常规延迟电路30，该延迟电路30可被配置成在SoundWireTM系统10中延迟相应的从设备14(1)-14(4)的“数据_OE”。具体而言，常规延迟电路30包括可被配置成为相应的“数据_OE”提供近似延迟的通用延迟元件32(1)-32(3)。作为非限定性示例，每个通用延迟元件32(1)-32(3)可使用库单元来设计，以便提供经预定义的、简单的延迟。通过以此方式使用库单元来设计通用延迟元件32(1)-32(3)，与采用模拟电路系统以基于跟踪时钟信号18的相位来提供延迟相比较而言，常规延迟电路30可消耗较少的面积和功率。然而，值得注意的是，由于SoundWireTM系统10中的工艺、电压和温度(“PVT”)漂移，因而由基于库单元的通用延迟元件32(1)-32(3)所提供的延迟可宽泛地变化。由此，为从设备14(1)-14(4)的“数据_OE”提供更为准确的延迟以避免数据危害，同时还降低对应的常规延迟电路30的面积消耗和功耗将是有利的。
就此而言，图3解说了对应于本公开的示例性方面的延迟电路34。延迟电路34被配置成提供类似于图1中的主设备12或从设备14(1)-14(4)的设备的输出启用信号的高度准确的延迟，并且可比类似于图2中的常规延迟电路30的延迟电路需要更少的面积和功率。更具体地，延迟电路34包括第一移位寄存器链36，其具有配置成接收基于慢时钟信号42的输出启用输入信号40的第一链输入38。第一移位寄存器链36还包括配置成接收快时钟信号46的第一链时钟输入44，其中快时钟信号46具有比慢时钟信号42更高的频率。在快时钟信号46的正转变之际，第一移位寄存器链36被配置成在第一链输出50上提供第一选通信号48。延迟电路34还包括配置成在第二链输入54上接收输出启用输入信号40的第二移位寄存器链52。第二移位寄存器链52包括配置成接收快时钟信号46的第二链时钟输入56。响应于快时钟信号46的负转变，第二移位寄存器链52被配置成在第二链输出60上提供第二选通信号58。另外，延迟电路34包括简单逻辑62，其使用第一选通信号48和第二选通信号58以在经延迟的输出66上提供输出启用输出信号64，其中输出启用输出信号64是输出启用输入信号40的经延迟版本。
继续参照图3，在示例性方面，第一移位寄存器链36包括第一移位元件68(1)-68(4)。第一时钟信号46被提供给每个第一移位元件68(1)-68(4)的对应的时钟输入70(1)-70(4)。第一移位元件68(1)和68(3)响应于快时钟信号46的正转变来进行时钟定时，而第一移位元件68(2)和68(4)响应于快时钟信号46的负转变来进行时钟定时。另外，第二移位寄存器链52包括第二移位元件72(1)-72(4)。快时钟信号46被提供给每个第二移位元件72(1)-72(4)的对应的时钟输入74(1)-74(4)。第二移位元件72(1)和72(3)响应于快时钟信号46的负转变来进行时钟定时，而第二移位元件72(2)和72(4)响应于快时钟信号46的正转变来进行时钟定时。以此方式，第二选通信号58的每次转变在逻辑上与第一选通信号48的对应转变是相反的。由此，在第一选通信号58拥有高逻辑值时，第二选通信号58拥有低逻辑值。注意，虽然这一示例性方面包括第一移位元件68(1)-68(4)和第二移位元件72(1)-72(4)，但是其他方面可通过采用偶数数目N的第一移位元件68(1)-68(N)和第二移位元件72(1)-72(N)来达成类似的功能性。在另一示例性方面，移位元件68、72的数目可以有所不同。例如，可存在偶数N个第一移位元件68(1)-68(N)以及奇数M个第二移位元件72(1)-72(M)(或反过来)。在又另一示例中，可存在奇数M个第一移位元件68(1)-68(M)以及奇数M个第二移位元件72(1)-72(M)。
继续参照图3，在示例性方面，输出启用输入信号40是基于经过触发器76的慢时钟信号42的。具体而言，触发器76包括配置成接收数据信号80的触发器输入78。触发器76还包括配置成接收慢时钟信号42的触发器时钟输入82。由此，触发器输出84被配置成提供输出启用输入信号40。另外，在这一示例性方面，快时钟信号46由快时钟生成，其中该快时钟是环形振荡器86。
继续参照图3，在这一示例性方面，简单逻辑62包括“或(OR)”逻辑门88，其被配置成在第一OR输入90上接收第一选通信号48，以及在第二OR输入92上接收第二选通信号58。简单逻辑62在这一方面还包括“与(AND)”逻辑门94，其被配置成在第一AND输入96上接收输出启用输入信号40，而第二AND输入98被耦合至OR逻辑门88的OR输出100。另外，AND逻辑门94被配置成在延迟电路34的经延迟输出66上生成输出启用输出信号64。注意，其他方面可使用其他基于OR和/或基于AND的逻辑门来分别替代OR逻辑门88以及AND逻辑门94以达成类似的功能性。通过结合第一移位寄存器链36和第二移位寄存器链52一起使用简单逻辑62基于快时钟信号46和慢时钟信号42来创建延迟，允许延迟电路34为图1中的从设备14(1)-14(4)的“数据_OE”提供高度准确的时间延迟。以此方式，延迟电路34可在与使用模拟电路系统或库单元来生成延迟相比较而言潜在地消耗较少面积和功率的同时，提供减小或避免数据危害的高度准确的时间延迟。
就此而言，图4解说了由图3中的延迟电路34生成的示例性信号102的时序图。具体而言，输出启用输入信号40如由箭头104示出的那样转变为高逻辑值。响应于在输出启用输入信号40转变为高逻辑值之后快时钟信号46的首次转变(如由箭头106示出的)，可以通过对第一移位元件68(1)和第二移位元件72(1)的输出进行采样来由延迟电路34生成第一延迟信号108。类似地，响应于在输出启用输入信号40转变为高逻辑值之后快时钟信号46的第二次转变(如由箭头110示出的)，可以通过对第一移位元件68(2)和第二移位元件72(2)的输出进行采样来由延迟电路34生成第二延迟信号112。另外，响应于在输出启用输入信号40转变为高逻辑值之后快时钟信号46的第三次转变(如由箭头114示出的)，可以通过对第一移位元件68(3)和第二移位元件72(3)的输出进行采样来由延迟电路34生成第三延迟信号116。以此方式，因为第一移位寄存器链36和第二移位寄存器链52在这一示例性方面各自具有四(4)个级，所以响应于快时钟信号46的第四次转变(如由箭头120指示的那样)，输出启用输出信号64转变为高(如由箭头118指示的)。由此，由延迟电路34生成的延迟(t延迟)可以用取决于由第一移位寄存器链36和第二移位寄存器链52采用的级数的精度等级来创建。具体而言，由延迟电路34生成的延迟(t延迟)可以藉由下式来计算：
t延迟＝t不确定+N×t快时钟/2 (式1)
就此而言，N是由第一移位寄存器链36和第二移位寄存器链52中的每一者所采用的级数(例如，在延迟电路34中为四(4))；t不确定表示快时钟信号46和慢时钟信号42的相位之间的不确定性；以及t快时钟/2表示快时钟信号46的二分之一个循环。因此，如由图4中的示例性信号102解说的，图3中的延迟电路34可被配置成为“数据_OE”提供高度准确的时间延迟，这与由采用库单元的延迟电路(诸如图2中的常规延迟电路30)生成的近似时间延迟形成对比。
就此而言，图5解说了由图3中的延迟电路34采用的示例性过程122，该示例性过程122用于在与使用模拟电路系统或库单元来生成延迟相比较而言潜在地消耗较少的面积和功率的同时将输出启用输入信号40延迟高度准确的延迟。具体而言，延迟电路34被配置成接收快时钟信号46(框124)。延迟电路34被配置成接收慢时钟信号42(框126)。另外，延迟电路34被配置成接收输出启用输入信号40，其中输出启用输入信号40是基于慢时钟信号42的(框128)。延迟电路34被配置成基于输出启用输入信号40和快时钟信号46来生成第一选通信号48(框130)。延迟电路34还被配置成基于输出启用输入信号40和快时钟信号46来生成第二选通信号58，其中第二选通信号58的每次转变与第一选通信号48的每次对应转变是相反的(框132)。另外，延迟电路34被配置成基于第一选通信号48、第二选通信号58、以及输出启用输入信号40来提供输出启用输出信号64(框134)。通过采用过程122，延迟电路34可在与使用模拟电路系统或库单元来生成延迟相比较而言潜在地消耗较少面积和功率的同时提供可减小或避免延迟电路34中的数据危害的高度准确的延迟。
虽然延迟电路34可被配置成生成高度准确的时间延迟，但是此类延迟可能由于PVT变动如何影响快时钟信号46的稳定性而有所不同。就此而言，图6解说了采用频率补偿电路138的示例性延迟电路136，该频率补偿电路138用于基于慢时钟信号42与快时钟信号46之间的延迟变化来补偿输出启用输出信号64。延迟电路136包括与图3中的延迟电路34共同的某些组件和电路，它们在图3与6之间用共同的元件编号示出。在示例性方面，频率补偿电路138包括计数器电路140，其配置成对在慢时钟信号42的单个循环期间发生的快时钟信号46的转变的数目进行计数。频率补偿电路138被配置成基于所计数的快时钟信号46的转变的数目来计算慢时钟信号42与快时钟信号46之间的延迟变化。此类延迟变化由频率补偿电路138用于生成选择信号142，该选择信号142被提供给延迟电路136中的复用器144。复用器144包括耦合至每个第一移位元件68(1)-68(4)的输出的数据输入146(1)-146(4)，以及耦合至每个第二移位元件72(1)-72(4)的输出的数据输入146(5)-146(8)。另外，复用器144被配置成基于由频率补偿电路138生成的选择信号142来向简单逻辑62提供第一选通信号48和第二选通信号58。由此，频率补偿电路138能够通过根据PVT变动对快时钟信号46所具有的影响来确定第一移位寄存器链36和第二移位寄存器链52内的哪一级提供最准确的延迟来补偿输出启用输出信号64。
虽然图3中的延迟电路34被配置成在与图2中的常规延迟电路30相比较而言潜在地使用较少面积和功率的同时提供高度准确的时间延迟，但是附加的组件可被包括在其他方面以进一步降低功耗。就此而言，图7解说了采用配置成降低功耗的功率降低电路150的示例性延迟电路148。延迟电路148包括与图3中的延迟电路34共同的某些组件和电路，它们在图3与7之间用共同的元件编号示出。在示例性方面，功率降低电路150被配置成当输出启用输入信号40在逻辑上等于输出启用输出信号64时暂停快时钟信号46。具体而言，功率降低电路150包括配置成接收输出启用输入信号40和输出启用输出信号64的“异或(XOR)”逻辑门152。XOR逻辑门152被配置成使用此类输入来向生成快时钟信号46的环形振荡器86提供功率降低信号154。由此，当输出启用输入信号40具有与输出启用输出信号64相同的逻辑值时，功率降低信号154向环形振荡器86中的AND逻辑门156提供高逻辑值。AND逻辑门156被配置成除了接收功率降低信号154之外还从串联耦合的反相器160(1)-160(3)中的最终反相器160(3)接收反相器信号158。以此方式，环形振荡器86在不需要延迟时将不生成快时钟信号46，由此降低延迟电路148的功耗而不负面地影响延迟功能性。注意，其他方面可使用其他基于XOR和/或基于AND的逻辑门来分别替代XOR逻辑门152以及AND逻辑门156以达成类似的功能性。
本文中所包括的诸方面被描述为在采用SoundWireTM协议的设备内使用。例如，在图1中，延迟电路以及相关的系统和方法可在SoundWireTM系统10中的从控制系统28(1)-28(4)内采用。然而，延迟电路以及相关的系统和方法也可在采用其他协议的设备内采用。
根据本文中公开的诸方面的延迟电路以及相关的系统和方法可在任何基于处理器的设备中提供或被集成到任何基于处理器的设备中。不作为限定的示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、以及便携式数字视频播放器。
就此而言，图8解说了可采用图3中解说的延迟电路34的基于处理器的系统162的示例。在该示例中，基于处理器的系统162包括一个或多个中央处理单元(CPU)164，其各自包括一个或多个处理器166。(诸)CPU 164可具有耦合至(诸)处理器166以用于对临时存储的数据快速访问的高速缓存存储器168。(诸)CPU 164被耦合到系统总线170，且可交互耦合被包括在基于处理器的系统162中的主设备和从设备。如众所周知的，(诸)CPU 164通过在系统总线170上交换地址、控制、以及数据信息来与这些其他设备通信。例如，(诸)CPU 164可向作为从设备的示例的存储器控制器172传达总线事务请求。尽管未在图8中解说，但可提供多个系统总线170，其中每个系统总线170构成不同的织构。
其他主设备和从设备可被连接至系统总线170。如图8中解说的，作为示例，这些设备可包括存储器系统174、一个或多个输入设备176、一个或多个输出设备178、一个或多个网络接口设备180、以及一个或多个显示器控制器182。(诸)输入设备176可包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备178可包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备180可以是被配置成允许去往和来自网络184的数据交换的任何设备。网络184可以是任何类型的网络，包括但不限于：有线或无线网络、私有或公共网络、局域网(LAN)、广域网、无线局域网、以及因特网。(诸)网络接口设备180可被配置成支持所期望的任何类型的通信协议。存储器系统174可包括一个或多个存储器单元186(1)-186(N)。
(诸)CPU 164还可被配置成在系统总线170上访问(诸)显示控制器182以控制发送至一个或多个显示器188的信息。(诸)显示器控制器182经由一个或多个视频处理器190向(诸)显示器188发送要显示的信息，视频处理器190将要显示的信息处理成适于(诸)显示器188的格式。(诸)显示器188可包括任何类型的显示器，包括但不限于：阴极射线管(CRT)、发光二极管显示器(LED)、液晶显示器(LCD)、等离子显示器等。
本领域技术人员将进一步领会，结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其它处理设备执行的指令、或这两者的组合。作为示例，本文描述的主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器，且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性，以上已经以其功能性的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中公开的诸方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器或任何其它此类配置。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。将理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术中的任何一种来表示信息和信号。例如，以上描述通篇引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (17)

1.一种用于延迟输出启用信号的延迟电路，包括：
第一移位寄存器链，包括：
配置成接收输出启用输入信号的第一链输入，其中所述输出启用输入信号是基于慢时钟信号的；
配置成接收快时钟信号的第一链时钟输入，其中所述快时钟信号具有比所述慢时钟信号更高的频率；以及
配置成提供第一选通信号的第一链输出；
第二移位寄存器链，包括：
配置成接收所述输出启用输入信号的第二链输入；
配置成接收所述快时钟信号的第二链时钟输入；以及
配置成提供第二选通信号的第二链输出，其中所述第二选通信号的每次转变与所述第一选通信号的对应转变是相反的，其中所述第一移位寄存器链中的相继各个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的，所述第二移位寄存器链中的相继各个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的，并且其中所述第一移位寄存器链中的第一个移位寄存器与所述第二移位寄存器链中的第一个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的；以及
配置成基于所述第一选通信号、所述第二选通信号、以及所述输出启用输入信号来提供输出启用输出信号的经延迟输出。
2.如权利要求1所述的延迟电路，其特征在于，进一步包括触发器，所述触发器包括：
配置成接收数据信号的触发器输入；
配置成接收所述慢时钟信号的触发器时钟输入；以及
配置成提供所述输出启用输入信号的触发器输出。
3.如权利要求1所述的延迟电路，其特征在于，进一步包括配置成提供所述快时钟信号的快时钟。
4.如权利要求3所述的延迟电路，其特征在于，所述快时钟包括环形振荡器。
5.如权利要求1所述的延迟电路，其特征在于，进一步包括基于OR的逻辑门，所述基于OR的逻辑门包括：
配置成接收所述第一选通信号的第一基于OR的输入；
配置成接收所述第二选通信号的第二基于OR的输入；以及
基于OR的输出。
6.如权利要求5所述的延迟电路，其特征在于，进一步包括基于AND的逻辑门，所述基于AND的逻辑门包括：
配置成接收所述输出启用输入信号的第一基于AND的输入；
耦合至所述基于OR的输出的第二基于AND的输入；以及
所述经延迟输出。
7.如权利要求1所述的延迟电路，其特征在于：
所述第一移位寄存器链包括偶数个第一移位元件；以及
所述第二移位寄存器链包括偶数个第二移位元件。
8.如权利要求1所述的延迟电路，其特征在于，进一步包括频率补偿电路，所述频率补偿电路配置成：
接收所述快时钟信号；
接收所述慢时钟信号；以及
基于所述慢时钟信号与所述快时钟信号之间的延迟变化来补偿所述输出启用输出信号，
其中所述频率补偿电路包括：
配置成对在所述慢时钟信号的循环期间发生的快时钟信号转变的数目进行计数的计数器电路；
所述频率补偿电路进一步被配置成基于所计数的快时钟信号转变的数目来确定所述慢时钟信号与所述快时钟信号之间的所述延迟变化，
所述频率补偿电路被进一步配置成基于所述延迟变化来提供选择信号；
所述延迟电路进一步包括：
复用器，其中所述复用器的数据输入被耦合至所述第一移位寄存器链内的个体移位寄存器的输出以及所述第二移位寄存器链内的个体移位寄存器的输出；以及
所述复用器被配置成：
基于从所述频率补偿电路接收到的所述选择信号来提供所述第一选通信号；以及
基于从所述频率补偿电路接收到的所述选择信号来提供所述第二选通信号。
9.如权利要求1所述的延迟电路，其特征在于，进一步包括配置成当所述输出启用输入信号与所述输出启用输出信号在逻辑上相等时暂停所述快时钟信号的功率降低电路。
10.如权利要求4所述的延迟电路，其特征在于，进一步包括：
配置成当所述输出启用输入信号与所述输出启用输出信号在逻辑上相等时暂停所述快时钟信号的功率降低电路；以及
所述功率降低电路包括基于XOR的逻辑门，所述基于XOR的逻辑门配置成：
接收所述输出启用输入信号和所述输出启用输出信号；以及
提供功率降低信号。
11.如权利要求10所述的延迟电路，其特征在于，所述环形振荡器包括：
多个串行耦合的反相器；以及
基于AND的逻辑门，所述基于AND的逻辑门配置成：
从所述多个串行耦合的反相器之中的最终反相器接收反相器信号；
接收所述功率降低信号；以及
提供所述快时钟信号。
12.如权利要求1所述的延迟电路，其特征在于，所述延迟电路被集成到集成电路(IC)中。
13.如权利要求1所述的延迟电路，其特征在于，所述延迟电路被集成到选自由以下各项构成的组中的设备中：机顶盒；娱乐设备；导航设备；通信设备；固定位置数据设备；移动位置数据设备；移动电话；蜂窝电话；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；以及便携式数字视频播放器。
14.一种用于延迟输出启用信号的方法，包括：
接收快时钟信号；
接收慢时钟信号，其中所述快时钟信号具有比所述慢时钟信号更高的频率；
接收输出启用输入信号，其中所述输出启用输入信号是基于所述慢时钟信号的；
由第一移位寄存器链基于所述输出启用输入信号和所述快时钟信号来生成第一选通信号；
由第二移位寄存器链基于所述输出启用输入信号和所述快时钟信号来生成第二选通信号，其中所述第二选通信号的每次转变与所述第一选通信号的每次对应转变是相反的，其中所述第一移位寄存器链中的相继各个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的，所述第二移位寄存器链中的相继各个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的，并且其中所述第一移位寄存器链中的第一个移位寄存器与所述第二移位寄存器链中的第一个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的；
基于所述第一选通信号、所述第二选通信号、以及所述输出启用输入信号来提供输出启用输出信号。
15.如权利要求14所述的方法，其特征在于，进一步包括基于所述慢时钟信号与所述快时钟信号之间的延迟变化来补偿所述输出启用输出信号，
其中补偿所述输出启用输出信号包括：
对在所述慢时钟信号的循环期间发生的快时钟信号转变的数目进行计数；
基于所计数的快时钟信号转变的数目来确定所述慢时钟信号与所述快时钟信号之间的所述延迟变化；
基于所述延迟变化来提供选择信号；
基于所述选择信号来提供所述第一选通信号；以及
基于所述选择信号来提供所述第二选通信号。
16.如权利要求14所述的方法，其特征在于，进一步包括当所述输出启用输入信号在逻辑上等于所述输出启用输出信号时暂停所述快时钟信号。
17.一种系统，包括：
与SoundWireTM协议兼容的通信总线，所述通信总线包括：
数据线；以及
时钟线；
经由所述通信总线来耦合至一个或多个从设备的主设备；以及
所述一个或多个从设备中的每一个从设备包括延迟电路，其中多个延迟电路之中的每个延迟电路包括：
第一移位寄存器链，包括：
配置成接收输出启用输入信号的第一链输入，其中所述输出启用输入信号是基于所述时钟线上所提供的慢时钟信号的；
配置成接收快时钟信号的第一链时钟输入，其中所述快时钟信号具有比所述慢时钟信号更高的频率；以及
配置成提供第一选通信号的第一链输出；以及
第二移位寄存器链，包括：
配置成接收所述输出启用输入信号的第二链输入；
配置成接收所述快时钟信号的第二链时钟输入；以及
配置成提供第二选通信号的第二链输出，其中所述第二选通信号的每次转变与所述第一选通信号的每次对应转变是相反的，其中所述第一移位寄存器链中的相继各个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的，所述第二移位寄存器链中的相继各个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的，并且其中所述第一移位寄存器链中的第一个移位寄存器与所述第二移位寄存器链中的第一个移位寄存器是响应于所述快时钟信号的不同转变来进行时钟定时的；以及
配置成基于所述第一选通信号、所述第二选通信号、以及所述输出启用输入信号来提供输出启用输出信号的经延迟输出。
CN201580047097.4A 2014-09-04 2015-08-27 延迟电路以及相关的系统和方法 Expired - Fee Related CN106663078B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/477,367 2014-09-04
US14/477,367 US9520865B2 (en) 2014-09-04 2014-09-04 Delay circuits and related systems and methods
PCT/US2015/047153 WO2016036572A2 (en) 2014-09-04 2015-08-27 Delay circuits and related systems and methods

Publications (2)

Publication Number Publication Date
CN106663078A CN106663078A (zh) 2017-05-10
CN106663078B true CN106663078B (zh) 2018-07-10

Family

ID=54073007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580047097.4A Expired - Fee Related CN106663078B (zh) 2014-09-04 2015-08-27 延迟电路以及相关的系统和方法

Country Status (4)

Country Link
US (1) US9520865B2 (zh)
EP (1) EP3189591A2 (zh)
CN (1) CN106663078B (zh)
WO (1) WO2016036572A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658645B2 (en) * 2015-04-14 2017-05-23 Qualcomm Incorporated Control circuits for generating output enable signals, and related systems and methods
US20180018296A1 (en) * 2016-07-14 2018-01-18 Qualcomm Incorporated Flow control protocol for an audio bus
US10445270B2 (en) 2017-06-09 2019-10-15 Qualcomm Incorporated Configuring optimal bus turnaround cycles for master-driven serial buses
WO2018231556A1 (en) * 2017-06-13 2018-12-20 Flex Logix Technologies, Inc. Clock distribution and generation architecture for logic tiles of an integrated circuit and method of operating same
US10560780B2 (en) 2018-03-13 2020-02-11 Qualcomm Incorporated Phase alignment in an audio bus
EP3579219B1 (en) * 2018-06-05 2022-03-16 IMEC vzw Data distribution for holographic projection
US11061431B2 (en) * 2018-06-28 2021-07-13 Micron Technology, Inc. Data strobe multiplexer
US11263322B2 (en) * 2018-08-27 2022-03-01 Infineon Technologies Ag Secure x-modular redundancy
KR102570959B1 (ko) * 2018-09-18 2023-08-28 에스케이하이닉스 주식회사 집적 회로
CN112100793B (zh) * 2019-05-31 2023-06-13 超威半导体(上海)有限公司 用于重定时流水线的基于条带的自选通
US11184007B2 (en) * 2020-03-10 2021-11-23 Western Digital Technologies, Inc. Cycle borrowing counter
US11011212B1 (en) * 2020-05-12 2021-05-18 Micron Technology, Inc. Delay calibration oscillators for a memory device
WO2022178793A1 (zh) * 2021-02-26 2022-09-01 华为技术有限公司 一种延迟补偿方法以及相关设备
US20240178838A1 (en) * 2022-11-28 2024-05-30 Texas Instruments Incorporated Audio interface physical layer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882505A (en) * 1986-03-24 1989-11-21 International Business Machines Corporation Fully synchronous half-frequency clock generator
US5517638A (en) * 1993-05-13 1996-05-14 Texas Instruments Incorporated Dynamic clock switching circuitry and method
JP3386031B2 (ja) * 2000-03-06 2003-03-10 日本電気株式会社 同期遅延回路及び半導体集積回路装置
US6343364B1 (en) 2000-07-13 2002-01-29 Schlumberger Malco Inc. Method and device for local clock generation using universal serial bus downstream received signals DP and DM
US6798248B2 (en) * 2002-12-20 2004-09-28 Intel Corporation Non-overlapping clock generation
US7296170B1 (en) * 2004-01-23 2007-11-13 Zilog, Inc. Clock controller with clock source fail-safe logic
US8166221B2 (en) 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US7098706B1 (en) 2004-10-06 2006-08-29 National Semiconductor Corporation High speed synchronizer for simultaneously initializing rising edge triggered and falling edge triggered flip-flops
JP2007219678A (ja) 2006-02-15 2007-08-30 Oki Electric Ind Co Ltd マルチレイヤバス・システム
US7355482B2 (en) 2006-02-17 2008-04-08 Seiko Epson Corporation Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator
KR100829453B1 (ko) * 2006-08-11 2008-05-15 주식회사 하이닉스반도체 Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
US7652516B2 (en) 2006-10-20 2010-01-26 Marvell Israel (M.I.S.L.) Ltd. Apparatus and method for generating a clock signal
DE102007020005B3 (de) 2007-04-27 2008-10-09 Texas Instruments Deutschland Gmbh Integrierte Schaltung zur Takterzeugung für Speicherbausteine
US7932756B2 (en) 2007-08-01 2011-04-26 Texas Instruments Incorporated Master slave delay locked loops and uses thereof
US8412974B2 (en) * 2009-11-13 2013-04-02 International Business Machines Corporation Global synchronization of parallel processors using clock pulse width modulation
JP2013125436A (ja) 2011-12-15 2013-06-24 Panasonic Corp 画像処理回路および半導体集積回路
US9479275B2 (en) 2012-06-01 2016-10-25 Blackberry Limited Multiformat digital audio interface
KR101989393B1 (ko) * 2012-08-24 2019-06-14 에스케이하이닉스 주식회사 반도체 장치의 도메인 크로싱 회로

Also Published As

Publication number Publication date
EP3189591A2 (en) 2017-07-12
US9520865B2 (en) 2016-12-13
US20160072492A1 (en) 2016-03-10
WO2016036572A3 (en) 2016-04-28
WO2016036572A2 (en) 2016-03-10
CN106663078A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106663078B (zh) 延迟电路以及相关的系统和方法
JP5923525B2 (ja) バス相互接続のためのバスクロック周波数スケーリング、ならびに関係するデバイス、システム、および方法
US9252754B2 (en) Scan flip-flop, method thereof and devices having the same
JP6092337B2 (ja) ラッチ構造、周波数分周器、及びそれらを動作させる方法
TWI648953B (zh) 正反器與半導體電路
EP3283971B1 (en) Control circuits for generating output enable signals, and related systems and methods
KR20160017479A (ko) 클럭 스위치 장치 및 이를 포함하는 시스템-온-칩
CN104246645B (zh) 用于原子频率和电压改变的方法和装置
CN106487362B (zh) 半导体电路
CN105850047B (zh) 正交分频器
CN110121839B (zh) 以最小保持时间对脉冲锁存器计时的自适应脉冲发生电路
TW201714099A (zh) 用於經由平行匯流排高速率資料傳輸之有效率編碼及解碼架構
KR20170124801A (ko) 직렬화기, 이를 포함하는 반도체 장치 및 시스템
Islam et al. CMCS: Current-mode clock synthesis
EP3843268A1 (en) High performance fast mux-d scan flip-flop
US9276575B2 (en) Low leakage state retention synchronizer
US8981828B2 (en) Multi-phase generator
KR20180031859A (ko) 복수의 딜레이 라인을 포함하는 딜레이 고정 루프
CN107634739B (zh) 关于可变分频比的分频器
US9543827B2 (en) Internal voltage generation circuits
US20170212551A1 (en) Semiconductor device, a semiconductor system, and a method of operating the semiconductor device
EP4040301A2 (en) Method and system of low pin count (lpc) bus serial interrupt
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法
TWI701904B (zh) 半導體電路
KR101911060B1 (ko) 푸터가 없는 ｎｐ 도미노 로직 회로와 이를 포함하는 장치들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180710

Termination date: 20190827