CN104246645B - 用于原子频率和电压改变的方法和装置 - Google Patents

用于原子频率和电压改变的方法和装置 Download PDF

Info

Publication number
CN104246645B
CN104246645B CN201280071905.7A CN201280071905A CN104246645B CN 104246645 B CN104246645 B CN 104246645B CN 201280071905 A CN201280071905 A CN 201280071905A CN 104246645 B CN104246645 B CN 104246645B
Authority
CN
China
Prior art keywords
clock
ratio
voltage
core
clock generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280071905.7A
Other languages
English (en)
Other versions
CN104246645A (zh
Inventor
S·康拉德
J·谢拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104246645A publication Critical patent/CN104246645A/zh
Application granted granted Critical
Publication of CN104246645B publication Critical patent/CN104246645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

公开了用于处理器中的原子频率和电压改变的方法和装置。在本发明的一种实施例中，由于启用在处理器中集成的全集成电压调节器(FIVR)的技术，处理器中的原子频率和电压改变是可行的。FIVR允许处理器中的每一核心的独立配置，且该配置包括但不限于电压设置、频率设置、时钟设置和影响每一核心的功耗的其他参数。

Description

用于原子频率和电压改变的方法和装置
技术领域
本公开内容涉及处理器以及在其上执行的代码，且具体地而非排他地涉及用于处理器中的原子频率和电压改变的方法和装置。
背景技术
在一些处理器中，时钟源的比率改变要求处理器的电压源和时钟源的比率以某种次序相互改变。例如，为了把时钟源改变成更高频率，首先必须升高处理器的电压源。处理器等待电压源升高，且一旦处理器的电压源已经升高到新的电平，就可以改变时钟源的比率以便增加时钟源的频率。
由于等待时间时存在长的延迟，前面描述的改变时钟源的比率的当前步骤序列不是最优的。
附图说明
从本主题的下列详细描述将明显看出本发明的各实施例的特征和优点，其中：
图1阐释根据本发明的一种实施例的处理器的框图；
图2阐释根据本发明的一种实施例改变处理器中的时钟比率的操作；以及
图3阐释根据本发明的一种实施例实现在此公开的方法的系统。
具体实施方式
附图中，作为示例而非限制阐释在此描述的本发明的各实施例。为说明简单和清楚起见，图形中所示出的元件不一定是按比例绘制的。例如，为了清楚起见，某些元件的尺寸可以相对于其他元件而放大。更进一步地，在认为适当时，附图标记在附图中被重复以指示相应或相似要素。在本说明书中对本发明的“一个实施例”或“一种实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一种实施例中。在本说明书各处出现的短语“在一种实施例中”并不一定均指代同一实施例。
本发明的各实施例提供用于处理器中的原子(atomic)频率和电压改变的方法和装置。在本发明的一种实施例中，由于在处理器中集成的全集成电压调节器(FIVR)的允许技术，处理器中的原子频率和电压改变是可行的。FIVR允许处理器中的每一核心的独立配置，且该配置包括但不限于电压设置、频率设置、时钟设置和影响每一核心的功耗的其他参数。在本发明的一种实施例中，处理器包括一个或多个处理或逻辑核心。
图1阐释根据本发明的一种实施例的处理器105的框图100。处理器105具有核心1(110)和核心2(120)。核心n(130)阐释处理器105可以具有任何数量的核心。处理器105中的每一核心与电压调节器和时钟产生器耦合。例如，在本发明的一种实施例中，核心1(110)与电压调节器1(112)和时钟产生器或时钟源1(114)耦合。核心2(120)与电压调节器2(122)和时钟产生器2(124)耦合。电压调节器n(132)和时钟产生器n(134)与核心n(130)耦合。
在本发明的一种实施例中，电压调节器1(112)、电压调节器2(122)和电压调节器n(132)与外部电压调节器140耦合。电压调节器1(112)、电压调节器2(122)和电压调节器n(132)均分别把一个或多个独立功率域提供给它们各自的核心。时钟产生器1(114)、时钟产生器2(124)和时钟产生器n(134)均把一个或多个独立时钟提供它们各自的核心。在本发明的一种实施例中，电压调节器和时钟产生器集成到处理器105中，允许每一核心执行其时钟产生器的原子比率改变。通过这样做，它改善了处理器105的性能并降低改变时钟产生器的时钟比率(clock ratio)的功耗。
图1(100)不意味着限制，且在本发明的另一实施例中处理器105可以具有任何数量的核心。在本发明的一种实施例中，核心属于相同的类型，即同构核心。在本发明的另一实施例中，核心也可以属于不同的类型，即异构核心。在本发明的一种实施例中，核心也可以包括一个或多个图形处理单元(GPU)。在本发明的一种实施例中，各核心可以彼此并行且在同一时刻改变其时钟的其原子比率，进入或退出不同的处理器状态(C状态)。通过这样做，处理器105可以执行优化，例如在唤醒睡眠的核心之前不必改变活动核心的时钟比率。
在本发明的一种实施例中，一个电压调节器可以耦合到多于一个的核心。在本发明的另一实施例中，一个时钟产生器可以耦合到多于一个的核心。相关领域的普通技术人员将容易地明白，处理器105可以具有不同的配置，而不会影响本发明的工作。
图2阐释根据本发明的一种实施例执行处理器中的原子时钟比率改变的操作200。出于阐释的清晰起见，参考图1讨论图2。在步骤210中，处理器105接收改变其各核心中的一个或多个的时钟频率或比率的请求。为便于阐释，假设核心1(110)接收到改变由时钟产生器或时钟源1(114)提供的一个或多个时钟的时钟频率的请求。
在步骤220中，核心1(110)停止被请求改变其频率的(多个)时钟。时钟产生器1(114)包括但不限于锁相环(PLL)、延迟PLL(DLL)和其他时钟源。在本发明的一种实施例中，当时钟产生器1(114)是PLL或DLL时，核心1(110)通过停用去往PLL或DLL的参考时钟来停止时钟。相关领域中的普通技术人员将容易地明白，存在停止时钟产生器1(114)的其他方式，且可以使用这些其他方式而不会影响本发明的工作。
在步骤230中，核心1(110)把由电压调节器1(112)提供的电压渐变(ramp)或改变成支持所请求的时钟频率的电平。在本发明的一种实施例中，核心1(110)把与支持请求时钟比率或频率的电平相关联的电压标识(VID)发送给电压调节器1(112)。在步骤230中，一旦电压改变已经完成，步骤240，核心1(110)把(各)时钟改变成所请求的频率。例如，在本发明的一种实施例中，在时钟产生器1(114)是PLL或DLL时，核心1(110)改变时钟的比率并等待PLL或DLL锁定到所请求的频率。
在(各)时钟已经改变成所请求的频率时，在步骤250中，核心1(110)继续其执行。对核心1(110)描述的操作适用于处理器105中的其他核心，且在此将不再描述。在本发明的一种实施例中，图2中所阐释的操作要求较少时间来改变(各)时钟的频率。这是因为不存在等待电压改变成支持所请求的频率的电平的长延时。
图3阐释根据本发明的一种实施例实现在此公开的方法的系统或平台300。系统300包括但不限于台式计算机、平板计算机、膝上型计算机、上网本、笔记本计算机、个人数字助理(PDA)、服务器、工作站、蜂窝式电话、移动计算设备、智能电话、因特网家电或任何其他的计算设备。在另一实施例中，用于实现在此公开的方法系统300可以是片上系统(SOC)系统。
处理器310具有执行系统300的指令的处理核心312。处理核心312包括但不限于提取指令的取指逻辑、解码指令的解码逻辑、执行指令的执行逻辑等等。处理器310具有用于高速缓存系统300的指令和/或数据的高速缓存存储器316。在本发明的另一实施例中，高速缓存存储器316包括但不限于一级、二级和三级高速缓存存储器或处理器310内的任何其他配置的高速缓存存储器。
存储器控制中枢(MCH)314执行允许处理器310访问包括易失性存储器332和/或非易失性存储器334的存储器330并与之进行通信的功能。易失性存储器332包括但不限于同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其他随机存取存储器设备。非易失性存储器334包括但不限于NAND闪速存储器、相变存储器(PCM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)或任何其他的非易失性存储器设备。
存储器330存储将由处理器310执行的信息和指令。存储器330还可在处理器310执行指令的同时存储临时变量或其他中间信息。芯片组320经由点对点(PtP)接口317和322与处理器310连接。芯片组320使得处理器310能连接至系统300中的其他模块。在本发明的另一实施例中，芯片组320是平台控制器中枢(PCH)。在本发明的一个实施例中，接口317和322根据诸如快速通道互连(QPI)等PtP通信协议进行操作。芯片组320连接到GPU或显示设备340，显示设备340包括但不限于液晶显示器(LCD)、阴极射线管(CRT)显示器或任何其他形式的可视显示设备。在本发明的另一实施例中，GPU 340不连接到芯片组320，并且是处理器310的一部分(未示出)。
另外，芯片组320连接到一个或多个总线350和360，这些总线互联各个模块374、380、382、384和386。如果总线速度或通信协议中存在失配，则总线350和360可经由总线桥372互联在一起。芯片组320与非易失性存储器380、大容量存储设备382、键盘/鼠标384和网络接口386耦合，但不限于此。大容量存储设备382包括但不限于固态驱动器、硬盘驱动器、通用串行闪存驱动器、或任何其他形式的计算机数据存储介质。使用任何类型的公知网络接口标准来实现网络接口386，这些标准包括但不限于以太网接口、通用串行(USB)接口、外围组件互连(PCI)快速接口、无线接口和/或任何其他合适类型的接口。无线接口根据IEEE802.11标准及其相关系列、家庭插座AV(HPAV)、超宽带(UWB)、蓝牙、WiMax或任何其他形式的无线通信协议来操作，但不限于此。
虽然图3中所示的模块被描绘为系统300内的不同块，但是这些块中的一些块所执行的功能可被集成在单个半导体电路内，或者可使用两个或更多个不同的集成电路来实现。在本发明的另一实施例中，系统300可包括一个以上的处理器/处理核心。
在此公开的方法可以以硬件、软件、固件或任何其他其组合实现。尽管描述了所公开的主题的实施例的示例，但是相关领域技术人员将容易理解，可替代地使用实现所公开的主题的许多其他方法。在之前的描述中，已描述了所公开的主题的各个方面。出于解释的目的，阐述了特定的数字、系统和配置，以便提供对本主题的透彻理解。然而，受益于本公开内容的相关领域中的技术人员将明显看出，无需这些特定细节就可以实践本主题。在其他实例中，忽略、简化、组合或拆分公知的特征、组件或模块，以免模糊所公开的本主题。
文本中所用的术语“可操作”意味着设备、系统、协议等在设备或系统处于掉电状态下能操作或适于操作其所需功能。所公开的主题的各个实施例可以用硬件、固件、软件或其组合的方式来实现，并且可通过参考或结合诸如指令、功能、过程、数据结构、逻辑、应用程序、模拟的设计表示或格式、仿真、和设计制造之类的程序代码来描述，这些代码在被机器访问时导致机器执行任务、定义抽象数据类型或低级硬件上下文、或产生结果。
附图中所示的技术可以是通过使用存储在诸如通用计算机或计算设备上并在其上执行的代码和数据来实现的。这样的计算设备通过使用诸如机器可读存储介质(例如，磁盘；光盘；随机存取存储器；只读存储器；闪存设备；相变存储器)之类的机器可读介质和机器可读通信介质(例如，电、光、声或其它形式的传播信号，诸如载波、红外信号、数字信号等)来存储和传达(内部地以及通过网络与其他计算设备)代码和数据。
尽管已经参考所示实施例描述所公开的主题，但不打算以限制的含义解释本说明书。对所公开主题相关领域中的技术人员显而易见的所示实施例的各种修改以及本主题的其它实施例被认为落在所公开的主题的范围内。

Claims (18)

1.一种处理器，包括：
多个电压调节器；
多个时钟产生器；以及
多个核心，其中，每一核心与所述多个电压调节器中的相应一个和所述多个时钟产生器中的相应一个耦合，且至少一个核心用于执行所述相应一个时钟产生器的原子比率改变，
其中用于执行所述相应一个时钟产生器的原子比率改变的所述至少一个核心还用于把所述相应一个时钟产生器的第一时钟比率改变成第二时钟比率而并不首先改变所述相应一个电压调节器的电压。
2.如权利要求1所述的处理器，其特征在于，所述至少一个核心还用于接收把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，且用于执行所述相应一个时钟产生器的原子比率改变的所述至少一个核心还用于响应于接收到把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，执行所述相应一个时钟产生器的原子比率改变。
3.如权利要求1所述的处理器，其特征在于，每一时钟产生器包括锁相环或延迟锁相环。
4.如权利要求1所述的处理器，其特征在于，用于把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率而并不首先改变所述相应一个电压调节器的电压的所述至少一个核心还用于：
响应于接收到把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，停止所述相应一个时钟产生器；
把所述相应一个电压调节器的电压改变成支持所述第二时钟比率的电平；以及
把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率。
5.如权利要求1所述的处理器，其特征在于，用于把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率而并不首先改变所述相应一个电压调节器的电压的所述至少一个核心还用于确定锁定了所述相应一个时钟产生器。
6.如权利要求4所述的处理器，其特征在于，用于把所述相应一个电压调节器的电压改变成支持所述第二时钟比率的电平的所述至少一个核心还用于：
把与支持所述第二时钟比率的电平相关联的电压标识(VID)发送给所述相应一个电压调节器。
7.一种用于改变时钟产生器的原子比率的系统，包括：
存储器；以及
处理器，其耦合至所述存储器，并且包括：
多个电压调节器；
多个时钟产生器；以及
多个核心，其中，每一核心与所述多个电压调节器中的相应一个和所述多个时钟产生器中的相应一个耦合，且每一核心用于执行所述相应一个时钟产生器的原子比率改变，
其中用于执行所述相应一个时钟产生器的原子比率改变的每一核心还用于把所述相应一个时钟产生器的第一时钟比率改变成第二时钟比率而并不首先改变所述相应一个电压调节器的电压。
8.如权利要求7所述的系统，其特征在于，每一核心还用于接收把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，且用于执行所述相应一个时钟产生器的原子比率改变的每一核心还用于响应于接收到把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，执行所述相应一个时钟产生器的原子比率改变。
9.如权利要求7所述的系统，其特征在于，每一时钟产生器包括锁相环或延迟锁相环。
10.如权利要求7所述的系统，其特征在于，用于把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率而并不首先改变所述相应一个电压调节器的电压的每一核心还用于：
响应于接收到把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，停止所述相应一个时钟产生器；
把所述相应一个电压调节器的电压改变成支持所述第二时钟比率的电平；以及
把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率。
11.如权利要求7所述的系统，其特征在于，用于把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率而并不首先改变所述相应一个电压调节器的电压的每一核心还用于确定锁定了所述相应一个时钟产生器。
12.如权利要求10所述的系统，其特征在于，用于把所述相应一个电压调节器的电压改变成支持所述第二时钟比率的电平的每一核心还用于：
把与支持所述第二时钟比率的电平相关联的电压标识(VID)发送给所述相应一个电压调节器。
13.一种用于改变时钟产生器的原子比率的方法，包括：
由多个核心中的一个核心执行多个时钟产生器中一个相应时钟产生器的原子比率改变，其中所述多个核心中的每一核心与多个电压调节器中的相应一个和所述多个时钟产生器中的相应一个耦合，
其中，用于执行所述相应一个时钟产生器的原子比率改变的所述步骤包括把所述相应一个时钟产生器的第一时钟比率改变成第二时钟比率而并不首先改变所述相应一个电压调节器的电压。
14.如权利要求13所述的方法，进一步包括：
由每一核心接收把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，且由每一核心执行所述相应一个时钟产生器的原子比率改变的所述步骤包括：响应于接收到把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，由每一核心执行所述相应一个时钟产生器的原子比率改变。
15.如权利要求13所述的方法，其特征在于，每一时钟产生器包括锁相环或延迟锁相环。
16.如权利要求13所述的方法，其特征在于，用于把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率而并不首先改变所述相应一个电压调节器的电压的所述步骤包括：
响应于接收到把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率的请求，停止所述相应一个时钟产生器；
把所述相应一个电压调节器的电压改变成支持所述第二时钟比率的电平；以及
把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率。
17.如权利要求13所述的方法，其特征在于，用于把所述相应一个时钟产生器的所述第一时钟比率改变成所述第二时钟比率而并不首先改变所述相应一个电压调节器的电压的所述步骤包括确定锁定了所述相应一个时钟产生器。
18.如权利要求16所述的方法，其特征在于，用于把所述相应一个电压调节器的电压改变成支持所述第二时钟比率的电平的所述步骤包括：
把与支持所述第二时钟比率的电平相关联的电压标识(VID)发送给所述相应一个电压调节器。
CN201280071905.7A 2012-03-28 2012-03-28 用于原子频率和电压改变的方法和装置 Active CN104246645B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/030995 WO2013147770A1 (en) 2012-03-28 2012-03-28 Method and apparatus for atomic frequency and voltage changes

Publications (2)

Publication Number Publication Date
CN104246645A CN104246645A (zh) 2014-12-24
CN104246645B true CN104246645B (zh) 2017-03-29

Family

ID=49260836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280071905.7A Active CN104246645B (zh) 2012-03-28 2012-03-28 用于原子频率和电压改变的方法和装置

Country Status (3)

Country Link
US (1) US8912830B2 (zh)
CN (1) CN104246645B (zh)
WO (1) WO2013147770A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8713130B2 (en) 2010-08-04 2014-04-29 Kryterion, Inc. Peered proctoring
US9429981B2 (en) * 2013-03-05 2016-08-30 St-Ericsson Sa CPU current ripple and OCV effect mitigation
US9367114B2 (en) * 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9348407B2 (en) * 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9754636B2 (en) * 2014-10-02 2017-09-05 Mediatek Inc. Hardware-accelerated dynamic voltage and frequency scaling
US10103714B2 (en) 2016-03-01 2018-10-16 Qualcomm Incorporated Adjust voltage for thermal mitigation
CN108984360B (zh) * 2018-06-06 2022-06-21 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641534A (zh) * 2004-01-13 2005-07-20 Lg电子株式会社 用于控制含多个核心的处理器的功率的装置及其控制方法
CN101351759A (zh) * 2006-01-03 2009-01-21 先进微装置公司 用于在独立的频率及/或电压操作集成电路的组件的系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
TWI342498B (en) 2007-01-12 2011-05-21 Asustek Comp Inc Multi-processor system and performance enhancement method thereof
US8281164B2 (en) * 2010-08-16 2012-10-02 Wisconsin Alumni Research Foundation Method and apparatus for optimizing clock speed and power dissipation in multicore architectures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641534A (zh) * 2004-01-13 2005-07-20 Lg电子株式会社 用于控制含多个核心的处理器的功率的装置及其控制方法
CN101351759A (zh) * 2006-01-03 2009-01-21 先进微装置公司 用于在独立的频率及/或电压操作集成电路的组件的系统及方法

Also Published As

Publication number Publication date
US8912830B2 (en) 2014-12-16
CN104246645A (zh) 2014-12-24
WO2013147770A1 (en) 2013-10-03
US20140159785A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
CN104246645B (zh) 用于原子频率和电压改变的方法和装置
JP5985777B1 (ja) バス相互接続のためのバスクロック周波数スケーリング、ならびに関係するデバイス、システム、および方法
US8661284B2 (en) Method and system to improve the operations of a registered memory module
CN104204999B (zh) 用于个体核性能状态的方法和装置
CN104769567B (zh) 用于单向传输信息的互连
CN106575145B (zh) 芯片上系统中存储器访问的功率管理
CN103765345A (zh) 用于降低平台中空闲链路功率的方法和装置
CN106663078A (zh) 延迟电路以及相关的系统和方法
CN104050139A (zh) 用于改善串行接口的芯片间、单导线通信的方法、装置和系统
US20160170930A1 (en) Low cost low overhead serial interface for power management and other ICs
KR102290984B1 (ko) 풀 핸드세이크를 지원하는 시스템온칩 및 이를 포함하는 모바일 장치
US9348407B2 (en) Method and apparatus for atomic frequency and voltage changes
US9223384B2 (en) Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media
US10996709B2 (en) Low power clock gate circuit
CN105850047B (zh) 正交分频器
US20150378418A1 (en) Systems and methods for conserving power in a universal serial bus (usb)
JP2021100237A (ja) 高性能高速Ｍｕｘ−Ｄスキャンフリップフロップ
US20240004449A1 (en) Domain clock and power activation control circuit to reduce voltage droop and related methods
US20210090635A1 (en) Register file with write pre-charge
EP4010980A1 (en) Low power sequential circuit apparatus
CN108268087A (zh) 半导体装置、半导体系统和操作半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant