CN100508389C - 脉冲产生器和脉冲产生方法 - Google Patents

脉冲产生器和脉冲产生方法 Download PDF

Info

Publication number
CN100508389C
CN100508389C CNB2005100901155A CN200510090115A CN100508389C CN 100508389 C CN100508389 C CN 100508389C CN B2005100901155 A CNB2005100901155 A CN B2005100901155A CN 200510090115 A CN200510090115 A CN 200510090115A CN 100508389 C CN100508389 C CN 100508389C
Authority
CN
China
Prior art keywords
pulse generator
voltage
generator according
capacity cell
resistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100901155A
Other languages
English (en)
Other versions
CN1913350A (zh
Inventor
吴淑芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elite Semiconductor Memory Technology Inc
Original Assignee
Elite Semiconductor Memory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elite Semiconductor Memory Technology Inc filed Critical Elite Semiconductor Memory Technology Inc
Priority to CNB2005100901155A priority Critical patent/CN100508389C/zh
Publication of CN1913350A publication Critical patent/CN1913350A/zh
Application granted granted Critical
Publication of CN100508389C publication Critical patent/CN100508389C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明揭示一种脉冲产生器,其包含一金氧互补半导体CMOS反相器(Complementary Metal Oxide Semiconductor Inverter)、一电容元件和一电阻元件,其中所述CMOS反相器包含分别连接到一电压源和一参考电压的两终端。所述电容元件和所述电阻元件并联连接到所述CMOS反相器的输入端,且所述CMOS反相器的输出端产生复数个脉冲。所述电容器由一提升信号充电并经由所述电阻元件放电到地面,从而操控所述CMOS反相器输入端的电压,即控制所述CMOS反相器内部的晶体管,借此可改变所述CMOS反相器的输出端电压。此外,脉冲的脉宽可通过所述电阻元件所接收的一控制信号来调整。本发明又揭示一脉冲产生方法,包含将一CMOS反相器的输出电压由一第一电平改变到一第二电平、释放一电容元件中的电荷和将所述CMOS反相器的输出电压由所述第二电平改变到所述第一电平。

Description

脉冲产生器和脉冲产生方法
技术领域
本发明涉及一种脉冲产生器和脉冲产生方法,尤其涉及一种可调整脉宽的脉冲产生器和脉冲产生方法。
背景技术
脉冲产生器已广泛地使用在集成电路的运用产品中,其利用时钟信号(clock signal)的触发来产生电子脉冲信号。图1所示为一常规的脉冲产生器1,其包含一延迟单元12和一NAND逻辑栅11。所述延迟单元12用以将一输入信号Pin反相并延迟一特定内部时间(certain internal time)而形成一延迟信号
Figure C200510090115D00041
所述NAND逻辑栅11接收所述延迟信号和所述输入信号Pin之后,经过NAND运算输出一输出信号Pout。其中位于
Figure C200510090115D00043
上方的横线符号表示负逻辑(negative logic)运算。
所述延迟单元12的结构可以图2(a)或图2(b)的方式实现。在图2(a)中,奇数个反相器INV彼此串接形成所述延迟单元12。在图2(b)中,奇数组的反相器INV和电阻器R彼此串接形成另一种形式的所述延迟单元12。图3表示所述输入信号Pin、延迟信号
Figure C200510090115D00044
和所述输出信号Pout的时序图,其中所述输出信号Pout的脉宽与所述延迟单元12中的反相器INV数目有关。因此,一旦以图2(a)或图2(b)实现的延迟单元12被使用在常规的脉冲产生器1时,那么所述输出信号Pout的脉宽将固定不变。图3也显示常规的脉冲产生器1是在输入信号Pin的升缘操作。如果需要在降缘操作,那么将图1中的NAND逻辑栅11改为NOR逻辑栅(未图示)即可。
另外,美国专利US6,121,803揭示一脉冲产生器,其根据一电压源Vcc由0V上升到3V(或5V)并将一电源打开(power on)或重置(reset)以稳定地产生脉冲信号。然而,当所述电压源Vcc的上升斜率(slew rate)控制不好时,将导致脉冲脉宽改变。另外,将所述电压源Vcc由0V提升(boost)到3V(或5V)时,所需的时间为数微秒(10-6秒)或更长,因此不能满足脉冲宽度小于微秒的运用。此外,上述常规技术需要许多反相器或晶体管才能产生一具有预期脉宽的脉冲,然而,这样将增加电路设计的复杂度和成本。
发明内容
本发明的主要目的为提供一种脉冲产生器,所述脉冲产生器使用较少的晶体管来产生具大范围可调脉宽的脉冲信号。本发明的次要目的为提供一种脉冲产生器,其通过一控制信号来调整脉冲的脉宽。
为达到上述目的,本发明揭示一种脉冲产生器,所述脉冲产生器包含一CMOS反相器、一电容元件和一电阻元件。所述CMOS反相器具有两个终端,分别连接到一电压源和一参考电压(例如接地)。所述电容元件和所述电阻元件并联连接到所述CMOS反相器的输入端,且所述CMOS反相器的输出端产生复数个脉冲。一输入信号(或称为提升信号)利用所述电容元件耦合到所述CMOS反相器的输入端,而存储在所述电容元件的电荷可通过所述电阻元件释放电荷。所述输入信号可为一在数纳秒(10-9秒)之内由0V提升到3V或5V的信号。这样,操控所述CMOS反相器的输入端的电压就可用以控制所述CMOS反相器的操作,即控制所述CMOS反相器输出端的电压电平。脉冲的脉宽可通过控制经由所述电容元件接收和经由所述电阻元件放电的所述输入信号来加以调整。所述脉冲的脉宽可调整到纳秒等级的宽度。
附图说明
图1示范常规脉冲产生器的电路示意图;
图2(a)和2(b)示范图1的延迟单元的电路示意图;
图3为常规脉冲产生器相关信号的时序图;
图4为本发明的脉冲产生器的系统方框图;
图5为本发明的脉冲产生器的一实施例的电路示意图;
图6为图5的脉冲产生器的相关信号时序图;和
图7为本发明的脉冲产生器的另一实施例的电路示意图。
具体实施方式
图4为本发明的脉冲产生器2的系统方框图。所述脉冲产生器2包含一CMOS反相器3、一电容元件4和一电阻元件5。所述CMOS反相器3包含连接到一电压源Vcc的一第一端点31、连接到一第一参考电压Vref1的一第二端点32和用以输出脉冲Vout的输出端30。所述电容元件4的一输入端42接收一提升信号BST,其另一节点N连接到所述CMOS反相器3的输入端。所述电阻元件5的一端点连接到所述节点N,其另一端点则连接到一第二参考电压Vref2。因此,所述电容元件4和所述电阻元件5并联连接到所述CMOS反相器3的输入端。
图5为本发明的脉冲产生器2的一实施例的电路示意图。所述CMOS反相器3包含一PMOS晶体管34和一NMOS晶体管35。所述PMOS晶体管34和所述NMOS晶体管35的栅极连接到所述CMOS反相器3的输入端,即上述两者的栅极电气连接到所述节点N。所述第一端点31连接一电压源Vcc。在这一实施例中,第一参考电压Vref1及第二参考电压Vref2都接地;所述电容元件4采用具有电容值C的一电容器43;所述电阻元件3采用具有电阻值R的一电阻器53。所述脉冲产生器2在开机后的稳定状态下操作,即在所述电压源Vcc已达稳态之后操作。
图6为图5的脉冲产生器2的相关信号时序图,其显示输入端42、节点N和输出端30的电压变化。首先,节点N的电压Vn位于低电平且电容器43中无电荷存储。再参看图5,这时因为PMOS晶体管34处于导通状态,输出端30的电压Vout则位于高电平且等于电压源Vcc。参看图6的路径(a),当提升信号BST的电压由0V提升到Vcc时,通过电容器43与提升信号BST耦合的节点N的电压Vn则上升到一特定电平,其中所述特定电平由电容器43的电容值C所决定且通常小于电压源Vcc。如路径(b)所示,当Vn大于NMOS晶体管35的阈值电压(threshold voltage)时,NMOS晶体管35和PMOS晶体管34分别转变成导通和非导通状态,这时输出端30将与第二端点32电气连接。在本实施例中,第二端点32接地,因此输出端30的电压Vout降为低电平。之后,如路径(c)所示,节点N的电压Vn将通过电阻器53逐渐释放电荷而下降。当Vn低于NMOS晶体管35的阈值电压时,即当存储在电容元件的电荷低于阈值电压时,NMOS晶体管35和PMOS晶体管34分别转变成非导通和导通状态。因此,Vout将由低电平转变成高电平(Vcc),而电容器43中的电荷释放率(dissipating rate)将决定Vout脉冲的脉宽。在本实施例中,提升信号BST被用作上升缘触发信号。然而,提升信号BST也可实施成下降缘触发信号。
图7为本发明的脉冲产生器2的另一实施例的电路示意图,其分别以一PMOS晶体管44和一NMOS晶体管54取代图5的所述电容器43和所述电阻器53。所述PMOS晶体管44的源极和漏极连接到输入端42以接收提升信号BST。所述PMOS晶体管44的栅极则连接到节点N。当所述脉冲产生器2在操作时,可将一大于所述NMOS晶体管54的阈值电压的控制信号Vs施加于所述NMOS晶体管54的栅极55,以使得所述NMOS晶体管54转变成导通状态,以形成一条经由所述NMOS晶体管54流通到地面的释放电荷路径。因此存储在所述PMOS晶体管44的电荷可经由释放电荷路径释放到地面。在本实施例中,Vout的脉宽大小可利用控制信号Vs加以调整。当控制信号Vs愈大时,表示流经所述NMOS晶体管54到地面的电流愈大,即节点N的电荷释放率愈高,则Vout的脉宽将减小。此外,所述脉冲产生器2在操作过程中,控制信号Vs是可调整的。Vout的脉宽大小也跟所述PMOS晶体管44的电容值C′有关。当电容值C′愈大时,Vout的脉宽将愈大。另外,Vout的脉宽大小也可通过改变所述NMOS晶体管54的电阻值来调整。
在图7的实施例中,所述PMOS晶体管44的栅极连接到节点N,因此其中所使用的晶体管型式(P型或N型)如图7所示。然而,如果将所述PMOS晶体管44的连接端点反向,即将所述PMOS晶体管44的源极和漏极连接到节点N并将其栅极连接到输入端42,也是可行的。只要改变其中所使用的晶体管型式即可。
本发明的脉冲产生器2优于常规脉冲产生器1之处在于:(1)在操作时,Vout的脉宽大小可以调整;和(2)所使用的晶体管数量大为减少。
本发明的技术内容和技术特点已揭示如上,然而所属领域的技术人员仍可能基于本发明的教示和揭示而进行种种不背离本发明精神的替换和修饰。因此,本发明的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换和修饰,并为上述权利要求书所涵盖。

Claims (23)

1.一种脉冲产生器,其包含:
一金氧互补半导体(CMOS)反相器,其特征在于包含一输入端和一输出端,且包含一连接电压源的一第一端点和一连接到一第一参考电压的第二端点;
一电容元件,其接收一提升信号且连接至所述CMOS反相器的所述输入端;和
一电阻元件,其接收一第二参考电压且连接至所述CMOS反相器的所述输入端;
其中所述CMOS反相器的所述输出端产生复数个脉冲,且其中所述提升信号通过所述电容元件耦合到所述CMOS反相器的所述输入端,且所述提升信号的电压升缘或降缘宽度为纳秒等级。
2.根据权利要求1所述的脉冲产生器,其特征在于所述第一参考电压接地。
3.根据权利要求1所述的脉冲产生器,其特征在于所述第二参考电压接地。
4.根据权利要求1所述的脉冲产生器,其特征在于所述第二参考电压为所述电压源。
5.根据权利要求1所述的脉冲产生器,其特征在于所述电阻元件接收一控制信号以调整所述复数个脉冲的脉宽。
6.根据权利要求5所述的脉冲产生器,其特征在于所述电阻元件为一MOS晶体管且其栅极接收所述控制信号。
7.根据权利要求6所述的脉冲产生器,其特征在于所述MOS晶体管具有一接地的源极或漏极。
8.根据权利要求1所述的脉冲产生器,其特征在于所述电阻元件为一电阻器。
9.根据权利要求1所述的脉冲产生器,其特征在于所述电容元件为一MOS晶体管。
10.根据权利要求9所述的脉冲产生器,其特征在于所述MOS晶体管的源极和漏极接收所述提升信号。
11.根据权利要求9所述的脉冲产生器,其特征在于所述MOS晶体管的栅极接收所述提升信号。
12.根据权利要求1所述的脉冲产生器,其特征在于所述电容元件为一电容器。
13.根据权利要求1所述的脉冲产生器,其特征在于所述电压源大于所述第一参考电压。
14.根据权利要求1所述的脉冲产生器,其特征在于所述电容元件透过所述电阻元件释放电荷。
15.根据权利要求1所述的脉冲产生器,其特征在于所述复数个脉冲的脉宽低到纳秒等级。
16.根据权利要求1所述的脉冲产生器,其特征在于所述复数个脉冲的脉宽通过改变所述电容元件的电容值或改变所述电阻元件的电阻值来调整。
17.一种脉冲产生器,其包括:
一金氧互补半导体(CMOS)反相器,其特征在于包含一输入端和一输出端,且包含一连接电压源的一第一端点和一连接至一第一参考电压的一第二端点;
一电容元件,其接收一提升信号且连接至所述CMOS反相器的所述输入端;以及
一电阻元件,其接收一第二参考电压且连接至所述CMOS反相器的所述输入端;
其中所述CMOS反相器的所述输出端产生复数个脉冲,且其中所述提升信号是由0V增加到所述电压源的电压。
18.一种脉冲产生方法,其特征在于包含下列步骤:
将一CMOS反相器的输出电压从一第一电平改变到一第二电平,其利用提升一连接到所述CMOS反相器的输入端的电容元件的电压;
通过一连接到所述CMOS反相器的输入端的电阻元件释放所述电容元件中的电荷;和
当存储在所述电容元件的电荷低于一阈值时,将所述CMOS反相器的输出电压从所述第二电平改变到所述第一电平;
其中所述输出电压的复数个脉冲的脉宽可调整至纳秒等级。
19.根据权利要求18所述的脉冲产生方法,其特征在于所述电容元件为一电容器或一电阻器。
20.根据权利要求18所述的脉冲产生方法,其特征在于所述电容元件由一提升信号充电。
21.根据权利要求18所述的脉冲产生方法,其特征在于所述电阻元件为一电阻器或一MOS晶体管。
22.根据权利要求18所述的脉冲产生方法,其特征在于进一步包含改变所述电容元件的电容值或所述电阻元件的电阻值以调整所述输出电压的复数个脉冲的脉宽的步骤。
23.根据权利要求18所述的脉冲产生方法,其特征在于所述电阻元件接收一控制信号以调整所述输出电压的复数个脉冲的脉宽。
CNB2005100901155A 2005-08-08 2005-08-08 脉冲产生器和脉冲产生方法 Active CN100508389C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100901155A CN100508389C (zh) 2005-08-08 2005-08-08 脉冲产生器和脉冲产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100901155A CN100508389C (zh) 2005-08-08 2005-08-08 脉冲产生器和脉冲产生方法

Publications (2)

Publication Number Publication Date
CN1913350A CN1913350A (zh) 2007-02-14
CN100508389C true CN100508389C (zh) 2009-07-01

Family

ID=37722155

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100901155A Active CN100508389C (zh) 2005-08-08 2005-08-08 脉冲产生器和脉冲产生方法

Country Status (1)

Country Link
CN (1) CN100508389C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676752A (zh) * 2012-09-13 2014-03-26 昆达电脑科技(昆山)有限公司 电源前端监控装置
FR2995747B1 (fr) * 2012-09-14 2014-09-19 I T H P P Generateur d'impulsions de forte puissance de forme sensiblement quadrangulaire a pente reglable
CN102981063B (zh) * 2012-11-13 2015-09-16 工业和信息化部电子第五研究所 单粒子瞬态脉冲宽度测量方法和测量装置、脉冲产生装置
CN105306012B (zh) * 2015-11-17 2018-05-25 浪潮(北京)电子信息产业有限公司 一种产生负脉冲信号的电路及方法
CN108449078A (zh) * 2018-05-21 2018-08-24 苏州芯算力智能科技有限公司 一种脉宽可调的脉冲时钟产生电路
CN110706652B (zh) * 2019-10-09 2021-03-30 南京国兆光电科技有限公司 一种公共阳极微显示像素驱动电路及驱动方法
CN110675806A (zh) * 2019-10-09 2020-01-10 南京国兆光电科技有限公司 一种能提高宽动态范围调亮的微显示驱动电路及调亮方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982175A (en) * 1996-06-11 1999-11-09 Japan Science And Technology Corporation Magnetic sensor with CMOS multivibrator
US6121803A (en) * 1998-06-26 2000-09-19 Oki Electric Industry Co., Ltd. Pulse generator
CN1369136A (zh) * 1999-06-10 2002-09-11 艾利森电话股份有限公司 放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982175A (en) * 1996-06-11 1999-11-09 Japan Science And Technology Corporation Magnetic sensor with CMOS multivibrator
US6121803A (en) * 1998-06-26 2000-09-19 Oki Electric Industry Co., Ltd. Pulse generator
CN1369136A (zh) * 1999-06-10 2002-09-11 艾利森电话股份有限公司 放大器

Also Published As

Publication number Publication date
CN1913350A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
CN100508389C (zh) 脉冲产生器和脉冲产生方法
CN101882926B (zh) 一种恒流驱动芯片上电复位电路
CN1538453B (zh) 升压电源电路
US20160094208A1 (en) Dynamic Level Shifter Circuit
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US20060109037A1 (en) Power-on reset circuit
CN100539417C (zh) 上电复位电路
US7164300B2 (en) Power-low reset circuit
CN1725380A (zh) 片内ee-prom编程波形发生
CN102148614A (zh) 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN108055024B (zh) 一种紧凑的延时电路
US7579918B2 (en) Clock generator with reduced electromagnetic interference for DC-DC converters
EP0115140B1 (en) Decoder circuit
US5877650A (en) Booster circuit
US7847617B2 (en) Charge pump and method for operating the same
US7236038B2 (en) Pulse generator and method for pulse generation thereof
CN110601528B (zh) 电荷泵及存储设备
CN108551252B (zh) 共用输入电容的高压栅极驱动电路
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US7535269B2 (en) Multiplier circuit
US20110080201A1 (en) Digital logic circuits having a pulse width timing circuit
EP0798845B1 (en) Voltage-boosting circuit with mode signal
JP2003339156A (ja) 昇圧回路
CN1431664A (zh) 半导体存储装置
US8253477B2 (en) Voltage boost circuit without device overstress

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant