CN108055024B - 一种紧凑的延时电路 - Google Patents

一种紧凑的延时电路 Download PDF

Info

Publication number
CN108055024B
CN108055024B CN201810093195.7A CN201810093195A CN108055024B CN 108055024 B CN108055024 B CN 108055024B CN 201810093195 A CN201810093195 A CN 201810093195A CN 108055024 B CN108055024 B CN 108055024B
Authority
CN
China
Prior art keywords
delay circuit
module
discharge
charge
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810093195.7A
Other languages
English (en)
Other versions
CN108055024A (zh
Inventor
周泽坤
王安琪
王韵坤
石跃
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810093195.7A priority Critical patent/CN108055024B/zh
Publication of CN108055024A publication Critical patent/CN108055024A/zh
Application granted granted Critical
Publication of CN108055024B publication Critical patent/CN108055024B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

一种紧凑的延时电路，属于集成电路技术领域。包括充放电电容、复位模块和充放电模块，充放电电容一端连接延时电路输出端，另一端接地；复位模块包括一个MOS管，复位模块中MOS管的栅极连接复位信号，漏极连接延时电路输出端，源极根据对地使能或对电源使能连接地或电源电压；充放电模块包括充电模块和/或放电模块，充电模块包括第一电流源和由充电信号控制的第一开关模块，第一电流源的负极连接电源电压，其正极通过第一开关模块后连接延时电路输出端；放电模块包括第二电流源和由放电信号控制的第二开关模块，第二电流源的负极通过第二开关模块后连接延时电路输出端，其正极接地。本发明具有延迟时间大、鲁棒性好以及电路所占芯片面积小的优点。

Description

一种紧凑的延时电路
技术领域
本发明属于集成电路技术领域，具体涉及一种紧凑的延时电路的设计。
背景技术
延时电路是集成电路中的重要组成部分，主要用于实现信号传输的延时。传统延时电路采用电阻电容充放电结构或者电流电容充放电结构，这两种方式在实现较大的延迟时间方面有明显缺陷。
如图1所示是传统的电阻电容延时结构，输入电压VIN为一个直流电位，则充电过程中，电容上的电压表达式为：
Figure BDA0001564299810000011
如图2所示是传统的电流电容延时结构，假设后级比较器或反相器等的翻转点电位为V，则其构造的延时时间为：
如前所述，图1和图2所示的两种延时电路结构都较为简单，延时时间可以通过改变电阻R、电流源I或电容C的大小来实现，但是存在着延时时长、延时电路精度、延时电路面积三者的折衷：电阻电容延时电路需要占据较大芯片面积的电阻或电容，这会导致芯片面积增加，而且精度不高；电流电容充放电的方法需要大电容或者小电流，大电容意味着大面积，小电流容易受到干扰，鲁棒性差。综上，传统的电阻电容延时电路和电流电容延时电路都很难以较小的芯片面积实现精度较高的毫秒级及以上的延迟时间，
发明内容
为了解决现有的延时电路在实现较大延时方面的不足，本发明提出了一种紧凑的延时电路，该电路可以灵活可靠地同时实现延迟时间较大、鲁棒性较好以及电路所占芯片面积较小三个技术目标。
本发明的技术方案是：
一种紧凑的延时电路，包括充放电电容C、复位模块和充放电模块，
所述充放电电容C一端连接所述延时电路的输出端，另一端接地；
所述复位模块包括一个MOS管，所述复位模块中MOS管的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极根据对地使能或对电源使能连接地或电源电压；
所述充放电模块包括充电模块和/或放电模块，
所述充电模块包括第一电流源I1和由充电信号CHG控制的第一开关模块，第一电流源I1的负极连接电源电压，其正极通过第一开关模块后连接所述延时电路的输出端；
所述放电模块包括第二电流源I2和由放电信号DCHG控制的第二开关模块，第二电流源I2的负极通过第二开关模块后连接所述延时电路的输出端，其正极接地。
具体的，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一PMOS管MP1，第一PMOS管MP1的栅极连接充电信号CHG，其漏极连接所述延时电路的输出端，其源极连接第一电流源I1的正极。
具体的，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一NMOS管MN1，第一NMOS管MN1的栅极连接充电信号CHG，其源极连接所述延时电路的输出端，其漏极连接第一电流源I1的正极。
具体的，所述复位模块包括第二NMOS管MN2，第二NMOS管MN2的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极接地。
具体的，所述充放电模块仅包括放电模块，所述放电模块中的第二开关模块包括第三NMOS管MN3，第三NMOS管MN3的栅极连接放电信号DCHG，其漏极连接所述延时电路的输出端，其源极连接第二电流源I2的负极。
具体的，所述充放电模块仅包括放电模块，所述放电模块中的第二开关模块包括第二PMOS管MP2，第二PMOS管MP2的栅极连接放电信号DCHG，其源极连接所述延时电路的输出端，其漏极连接第二电流源I2的负极。
具体的，所述复位模块包括第三PMOS管MP3，第三PMOS管MP3的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极连接电源电压。
具体的，所述充放电模块包括充电模块和放电模块，
所述充电模块包括第一电流源I1和第四PMOS管MP4，第四PMOS管MP4的栅极连接充电信号CHG，其漏极连接所述延时电路的输出端，其源极通过第一电流源I1后连接电源电压；
所述放电模块包括第二电流源I2和第四NMOS管MN4，第四NMOS管MN4的栅极连接放电信号DCHG，其漏极连接所述延时电路的输出端，其源极通过第二电流源I2后接地；
所述复位模块包括第五NMOS管MN5，第五NMOS管MN5的栅极连接复位信号RST，漏极连接所述延时电路的输出端，源极接地。
本发明有益效果为：本发明提出的延时电路，充分利用芯片中已有的时钟信号等方波信号建立所需的脉冲电流对电容进行充放电，构造出一个较大的、灵活易于调整的等效电容，从而达到利用紧凑的面积实现大延时的目的；另外由于本发明采用电流源对电容进行充放电，与电阻电容充放电结构相比，延时精度得到了提高；使用本发明提出的延时电路构造较长延时时间时，不需要使用到过小的电流为电容充放电，可自行选定一个合适的电流，与小电流相比，其不易受干扰，因此鲁棒性强。
附图说明
图1为传统的电阻电容充电延时结构示意图。
图2为传统的电流电容充电延时结构示意图。
图3为实施例一中利用脉冲电流充电的紧凑延时电路图，其中充电模块中第一开关模块为PMOS管。
图4为实施例二中利用脉冲电流充电的紧凑延时电路图，其中充电模块中第一开关模块为NMOS管。
图5为实施例三中利用脉冲电流放电的紧凑延时电路图，其中充电模块中第二开关模块为NMOS管。
图6为实施例四中利用脉冲电流放电的紧凑延时电路图，其中充电模块中第二开关模块为PMOS管。
图7为实施例五中以充电延时电路为基础、利用脉冲电流充放电的带有惩罚项的紧凑延时电路图。
图8为实施例六中以放电延时电路为基础、利用脉冲电流充放电的带有惩罚项的紧凑延时电路图
具体实施方式
下面结合附图和具体的实施案例对本发明作进一步的阐述。
本发明提出的延时电路，可单独利用脉冲电流充电实现延时，或者单独利用脉冲电流放电实现延时，或者同时利用脉冲电流充放电实现延时，下面根据具体实施例详细描述各种变形结构。
实施例一
如图3所示，本实施例中充放电模块仅包括充电模块，充电模块中的第一开关模块包括第一PMOS管，第一PMOS管MP1的栅极连接充电信号CHG，其漏极连接延时电路的输出端，其源极通过第一电流源I1后连接电源电压；其中充电信号CHG为方波信号。
本实施例中的复位模块包括第二NMOS管MN2，第二NMOS管MN2的栅极连接复位信号RST，漏极连接延时电路的输出端，源极接地。
实施例二
如图4所示，本实施例中充放电模块仅包括充电模块，充电模块中的第一开关模块包括第一NMOS管MN1，第一NMOS管MN1的栅极连接充电信号CHG，其源极连接延时电路的输出端，其漏极通过第一电流源I1后连接电源电压；其中充电信号CHG为与实施例一相同波形的方波信号，此时在充电信号CHG和第一NMOS管MN1的栅极之间增加一个反相器。
本实施例中的复位模块包括第二NMOS管MN2，第二NMOS管MN2的栅极连接复位信号RST，漏极连接延时电路的输出端，源极接地。
实施例一和实施例二中的复位模块的工作过程为，在需要延时功能时，使复位信号RST为低，第二NMOS管MN2关断，不影响延时电路正常工作；在需要复位重新计延时时，使复位信号RST为高，第二NMOS管MN2打开以使得充放电电容C以极快的速度放电。
以下通过电路的工作过程结合实际线路图对实施例一进行详细分析。
将充电方波信号CHG的周期记为T，占空比记为D，充电电流为I1，则每个周期对电容充电量为：
ΔQ＝(1-D)·T·I1
假设后级比较器或反向器的反转点为V，那么该延时电路从开始进行脉冲充电至充电至后级反转点时所充的总电荷量为：
Q＝C·V
因此，本实施例所提出的利用脉冲电流充电的紧凑延时电路所构造的总延迟时间为：
Figure BDA0001564299810000041
可以看出，相较于传统的电流电容充放电延时结构，本实施例所提出的延时电路等效电容的大小为：
Figure BDA0001564299810000042
由于占空比D是一个在0和1之间且易于调整的值，所以很容易在芯片中利用时钟信号和适当的分频器构造出一个满足应用需求的等效大电容。当需要重新计延时时，只需要令复位信号RST为高电位即可使电容放电，回到初态，实现再次计延时。
与实施例二相比，实施例一中允许的输出电压摆幅更大。实施例二对输出电压Vout有一定要求，即Vout不能过大，否则会导致精度变差、充电无法进行的情况发生。通过合理地设置后级反相器、比较器等的翻转点以及充电信号CHG的占空比，实施例一和实施例二均可正常工作，达到较好的延时效果。
实施例三
如图5所示，本实施例中充放电模块仅包括放电模块，放电模块中的第二开关模块包括第三NMOS管MN3，第三NMOS管MN3的栅极连接放电信号DCHG，其漏极连接延时电路的输出端，其源极通过第二电流源I2后接地；其中放电信号DCHG为方波信号。
本实施例中复位模块包括第三PMOS管MP3，第三PMOS管MP3的栅极连接复位信号RST，漏极连接延时电路的输出端，源极连接电源电压。
实施例四
如图6所示，本实施例中充放电模块仅包括放电模块，放电模块中的第二开关模块包括第二PMOS管MP2，第二PMOS管MP2的栅极连接放电信号DCHG，其源极连接延时电路的输出端，其漏极通过第二电流源I2后接地。其中放电信号DCHG为与实施例三相同波形的方波信号，此时在放电信号DCHG和第二PMOS管MP2的栅极之间增加一个反相器。
本实施例中复位模块包括第三PMOS管MP3，第三PMOS管MP3的栅极连接复位信号RST，漏极连接延时电路的输出端，源极连接电源电压。
实施例三和实施例四以放电的形式进行延时。实施例三中放电信号DCHG为一个方波信号，其占空比为D，其余推导与实施例一的利用脉冲充电的紧凑延时电路相同，可以得到此时的等效电容为：
Figure BDA0001564299810000051
如果需要重新计延时，则令复位信号RST为低电位即可使电容重新充电，回到初态，实现再次计延时。
与实施例四相比，实施例三中允许的输出电压摆幅更大。实施例四对输出电压Vout有一定要求，即Vout不能过小，否则会导致精度变差、放电无法进行的情况发生。通过合理地设置后级反相器、比较器等的翻转点以及放电信号DCHG的占空比，实施例三和实施例四均可正常工作，达到较好的延时效果。
实施例五
如图7所示，本实施例中充放电模块包括充电模块和放电模块，充电模块包括第一电流源I1和第四PMOS管MP4，第四PMOS管MP4的栅极连接充电信号CHG，其漏极连接延时电路的输出端，其源极通过第一电流源I1后连接电源电压；放电模块包括第二电流源I2和第四NMOS管MN4，第四NMOS管MN4的栅极连接放电信号DCHG，其漏极连接延时电路的输出端，其源极通过第二电流源I2后接地。
本实施例中复位模块包括第五NMOS管MN5，第五NMOS管MN5的栅极连接复位信号RST，漏极连接延时电路的输出端，源极接地。
本实施例中利用脉冲电流充放电的带有惩罚项的紧凑延时电路图，其可以以充电和放电的形式进行延时。此时充电信号CHG和放电信号DCHG均为方波信号，可以令充电信号CHG作为主延时信号，放电信号DCHG作为次延时信号，构成一个带有惩罚项的延时电路。当有事件触发延时时，主延时信号开始工作，对电容进行脉冲充电；当有需要增大延时的其他事件触发惩罚项时，开始通过次延时信号对电容进行脉冲放电，在一定程度上抵消之前的充电电荷，进而实现在原有延时的基础上根据电路的具体情况增加惩罚项从而适当增大延时的目的。
实施例六
如图8所示，本实施例中充放电模块包括充电模块和放电模块，充电模块包括第一电流源I1和第四PMOS管MP4，第四PMOS管MP4的栅极连接充电信号CHG，其漏极连接延时电路的输出端，其源极通过第一电流源I1后连接电源电压；放电模块包括第二电流源I2和第四NMOS管MN4，第四NMOS管MN4的栅极连接放电信号DCHG，其漏极连接延时电路的输出端，其源极通过第二电流源I2后接地。
本实施例中复位模块包括第五PMOS管，第五PMOS管MP5的栅极连接复位信号RST，其漏极连接延时电路的输出端，其源极连接电源电压。
第一电流源I1和第二电流源I2的实现方式一般为带栅极偏置电位的MOS管，其在集成电路芯片中易于实现和调整。
本发明中的关键点在于充分利用芯片中已有的时钟信号等方波信号构造所需的脉冲电流对电容进行充放电，从而构造出一个较大的等效电容，并最终达到利用紧凑的面积实现大延时的目的。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种紧凑的延时电路，其特征在于，包括充放电电容(C)、复位模块和充放电模块，
所述充放电电容(C)一端连接所述延时电路的输出端，另一端接地；
所述复位模块包括一个MOS管，所述复位模块中MOS管的栅极连接复位信号(RST)，漏极连接所述延时电路的输出端，源极根据对地使能或对电源使能连接地或电源电压；
所述充放电模块包括充电模块和/或放电模块，
所述充电模块包括第一电流源(I1)和由充电信号(CHG)控制的第一开关模块，第一电流源(I1)的负极连接电源电压，其正极通过第一开关模块后连接所述延时电路的输出端；
所述放电模块包括第二电流源(I2)和由放电信号(DCHG)控制的第二开关模块，第二电流源(I2)的负极通过第二开关模块后连接所述延时电路的输出端，其正极接地；
所述充电信号(CHG)和放电信号(DCHG)均为方波信号，通过改变所述充电信号(CHG)和/或放电信号(DCHG)的占空比能够调节所述延时电路等效电容的电容值大小。
2.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一PMOS管(MP1)，第一PMOS管(MP1)的栅极连接充电信号(CHG)，其漏极连接所述延时电路的输出端，其源极连接第一电流源(I1)的正极。
3.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块仅包括充电模块，所述充电模块中的第一开关模块包括第一NMOS管(MN1)，第一NMOS管(MN1)的栅极连接充电信号(CHG)，其源极连接所述延时电路的输出端，其漏极连接第一电流源(I1)的正极。
4.根据权利要求2或3所述的紧凑的延时电路，其特征在于，所述复位模块包括第二NMOS管(MN2)，第二NMOS管(MN2)的栅极连接复位信号(RST)，漏极连接所述延时电路的输出端，源极接地。
5.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块仅包括放电模块，所述放电模块中的第二开关模块包括第三NMOS管(MN3)，第三NMOS管(MN3)的栅极连接放电信号(DCHG)，其漏极连接所述延时电路的输出端，其源极连接第二电流源(I2)的负极。
6.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块仅包括放电模块，所述放电模块中的第二开关模块包括第二PMOS管(MP2)，第二PMOS管(MP2)的栅极连接放电信号(DCHG)，其源极连接所述延时电路的输出端，其漏极连接第二电流源(I2)的负极。
7.根据权利要求5或6所述的紧凑的延时电路，其特征在于，所述复位模块包括第三PMOS管(MP3)，第三PMOS管(MP3)的栅极连接复位信号(RST)，漏极连接所述延时电路的输出端，源极连接电源电压。
8.根据权利要求1所述的紧凑的延时电路，其特征在于，所述充放电模块包括充电模块和放电模块，
所述充电模块包括第一电流源(I1)和第四PMOS管(MP4)，第四PMOS管(MP4)的栅极连接充电信号(CHG)，其漏极连接所述延时电路的输出端，其源极通过第一电流源(I1)后连接电源电压；
所述放电模块包括第二电流源(I2)和第四NMOS管(MN4)，第四NMOS管(MN4)的栅极连接放电信号(DCHG)，其漏极连接所述延时电路的输出端，其源极通过第二电流源(I2)后接地；
所述复位模块包括第五NMOS管(MN5)，第五NMOS管(MN5)的栅极连接复位信号(RST)，漏极连接所述延时电路的输出端，源极接地。
CN201810093195.7A 2018-01-31 2018-01-31 一种紧凑的延时电路 Expired - Fee Related CN108055024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810093195.7A CN108055024B (zh) 2018-01-31 2018-01-31 一种紧凑的延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810093195.7A CN108055024B (zh) 2018-01-31 2018-01-31 一种紧凑的延时电路

Publications (2)

Publication Number Publication Date
CN108055024A CN108055024A (zh) 2018-05-18
CN108055024B true CN108055024B (zh) 2020-02-18

Family

ID=62125002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810093195.7A Expired - Fee Related CN108055024B (zh) 2018-01-31 2018-01-31 一种紧凑的延时电路

Country Status (1)

Country Link
CN (1) CN108055024B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964645B (zh) * 2018-09-30 2024-04-05 上海艾为电子技术股份有限公司 延时电路
CN109756211B (zh) * 2019-02-21 2020-07-10 电子科技大学 一种窄脉冲延时电路
CN113037253A (zh) * 2021-02-25 2021-06-25 中国电子科技集团公司第五十八研究所 一种开漏极输出电路
CN113708766A (zh) * 2021-08-31 2021-11-26 广东芯炽集成电路技术有限公司 一种用于高速adc的可配置精确延时电路结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130668A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 延时电路
TWI465046B (zh) * 2011-04-07 2014-12-11 Etron Technology Inc 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
CN106936415B (zh) * 2015-12-31 2022-03-22 紫光同芯微电子有限公司 一种低功耗应用延时电路
CN107204755B (zh) * 2017-06-09 2020-07-24 东南大学 一种高精度自适应的张弛振荡器

Also Published As

Publication number Publication date
CN108055024A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN108055024B (zh) 一种紧凑的延时电路
CN108390556B (zh) 一种电荷泵电路
CN101286733B (zh) 一种低压低功耗振荡器
US9948179B2 (en) Apparatus for charge recovery during low power mode
US20210226532A1 (en) Direct current voltage step-down regulation circuit structure
CN105991119A (zh) 上电复位电路
US20100283533A1 (en) Charge pump circuit and method
CN102931959A (zh) 一种用于上电复位电路中掉电后快速放电的电路
CN100508389C (zh) 脉冲产生器和脉冲产生方法
CN103475338B (zh) 一种高精度低压振荡器
CN103490726A (zh) 一种低压振荡器
CN108667439B (zh) 一种新型低功耗高精度低温漂rc振荡器
US20060120157A1 (en) Charge-pump device with increased current output
CN103873038A (zh) 一种延时时间调整电路、方法和集成电路
TW202222020A (zh) 負壓產生電路以及晶片
CN110798184B (zh) 一种延时电路单元
CN111146941B (zh) 一种高性能的正负倍压电荷泵电路
CN105703712B (zh) 高精度的rc振荡器
CN108551252B (zh) 共用输入电容的高压栅极驱动电路
CN101741355B (zh) 波形转换装置
US7236038B2 (en) Pulse generator and method for pulse generation thereof
CN115425951A (zh) 一种芯片的测试模式控制电路
CN115425955A (zh) 一种时钟切换电路、芯片及终端
US20080309398A1 (en) Multiplier circuit
US20140157010A1 (en) Power on and off test circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200218

CF01 Termination of patent right due to non-payment of annual fee