TWI465046B - 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法 - Google Patents

延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法 Download PDF

Info

Publication number
TWI465046B
TWI465046B TW100112095A TW100112095A TWI465046B TW I465046 B TWI465046 B TW I465046B TW 100112095 A TW100112095 A TW 100112095A TW 100112095 A TW100112095 A TW 100112095A TW I465046 B TWI465046 B TW I465046B
Authority
TW
Taiwan
Prior art keywords
coupled
capacitor
loop filter
switch
phase
Prior art date
Application number
TW100112095A
Other languages
English (en)
Other versions
TW201242258A (en
Inventor
Kuang Fu Teng
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW100112095A priority Critical patent/TWI465046B/zh
Priority to CN2011101536756A priority patent/CN102291123B/zh
Priority to US13/433,278 priority patent/US8476946B2/en
Publication of TW201242258A publication Critical patent/TW201242258A/zh
Priority to US13/901,575 priority patent/US8531220B1/en
Application granted granted Critical
Publication of TWI465046B publication Critical patent/TWI465046B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
本發明係有關於一種延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法，尤指一種具有交換式電容迴路濾波器的延遲鎖相迴路、具有交換式電容的迴路濾波器及具有交換式電容迴路濾波器的延遲鎖相迴路的鎖相的方法。
請參照第1圖，第1圖係為先前技術說明延遲鎖相迴路100的示意圖。延遲鎖相迴路100包含一相位頻率偵測電路102、一電荷幫浦104、電壓控制延遲電路106及一電容C。相位頻率偵測電路102係用以接收一參考時脈REF及一回授時脈FB，且根據參考時脈REF及回授時脈FB，輸出一上開關訊號UP或一下開關訊號DN。電荷幫浦104係用以根據上開關訊號UP或下開關訊號DN，對電容C充電或放電，並輸出一控制電壓VCTRL(亦即電容C的電位)。電壓控制延遲電路106係根據控制電壓VCTRL和參考時脈REF，調整回授時脈FB以同步參考時脈REF。另外，致能訊號CKE可致能或失能延遲鎖相迴路100。
請參照第2A圖和第2B圖，第2A圖係說明電容C在省電模式期間漏電，導致電容C的電位VCTRL下降的示意圖，第2B圖係說明當重新致能延遲鎖相迴路100時，因為電容C的電位VCTRL下降，導致延遲鎖相迴路100具有相位誤差的示意圖。當延遲鎖相迴路100進入省電模式(亦即用以致能延遲鎖相迴路100的致能訊號CKE係為邏輯低電位)時，相位頻率偵測電路102、電荷幫浦104及電壓控制延遲電路106係為失能。因此，電容C所儲存的電能會漸漸地流失直到重新致能延遲鎖相迴路100為止。如第2A圖所示，延遲鎖相迴路100在省電模式期間，大電容C所流失的電能所造成的電位偏移量(電阻電容時間常數大)比小電容C(電阻電容時間常數小)少。所以，如第2B圖所示，當延遲鎖相迴路100脫離省電模式(亦即用以致能延遲鎖相迴路100的致能訊號CKE係為邏輯高電位)時，大電容C造成的相位誤差小於小電容C造成的相位誤差。
請參照第3圖，第3圖係說明電荷幫浦104的示意圖。當電荷幫浦104接收上開關訊號UP時，上電流源1042根據電流IU，對電容C充電；當電荷幫浦104接收下開關訊號DN時，下電流源1044根據電流ID，對電容C放電，其中電流IU等於電流ID。延遲鎖相迴路100的迴路頻寬Wn係由式(1)決定。
其中KVCDL 係為電壓控制延遲電路106的增益值，T係為延遲鎖相迴路100的參考時脈REF的週期。而延遲鎖相迴路100的鎖定時間LT和迴路頻寬Wn成反比。因此，具有小電容C的延遲鎖相迴路100會有較短的鎖定時間LT。但具有小電容C的延遲鎖相迴路100所輸出的回授時脈FB會有抖動幅度大的缺點。
因此，在先前技術中，延遲鎖相迴路100通常具有大電容C，以減少回授時脈FB的抖動及減少當延遲鎖相迴路100進入省電模式期間電容C的漏電，且延遲鎖相迴路100通常亦具有大的充放電電流(IU、ID)，以降低鎖定時間LT。但因為延遲鎖相迴路100具有大的充放電電流，所以具有大電容C的延遲鎖相迴路100會有功率消耗較大的問題。
本發明的一實施例提供一種延遲鎖相迴路。該延遲鎖相迴路包含一相位頻率偵測電路、一迴路濾波器及一電壓控制延遲電路。該相位頻率偵測電路具有一第一輸入端，用以接收一參考時脈，一第二輸入端，用以接收一回授時脈，一第一輸出端，用以輸出一上開關訊號，及一第二輸出端，用以一下開關訊號；該迴路濾波器具有一第一輸入端，用以接收該上開關訊號，一第二輸入端，用以接收該下開關訊號，及一輸出端，用以輸出一控制電壓，其中該迴路濾波器包含一第一電容、一第二電容及一第一開關，而該第一開關係耦接於該第一電容的第一端和一第二電容的第一端之間，其中在一相位追蹤(phase tracking)期間，該第一電容係被充電或放電，且該第一開關關閉，及在一相位鎖定(phase locking)期間，該第一開關開啟；及該電壓控制延遲電路(voltage control delay line)具有一第一輸入端，用以接收該參考時脈，一第二輸入端，耦接於該迴路濾波器的輸出端，用以接收該控制電壓，及一輸出端，用以輸出該回授時脈。
本發明的另一實施例提供一種迴路濾波器。該迴路濾波器包含一上電路、一下電路、一第一電容、一第二電容、一緩衝器、一第一開關及一第二開關。該上電路具有一第一端，用以接收一第一電壓，一第二端，耦接於該迴路濾波器的輸出端，及一第三端，耦接於該迴路濾波器的第一輸入端；該下電路具有一第一端，耦接於該迴路濾波器的輸出端，一第二端，耦接於一地端，及一第三端，耦接於該迴路濾波器的第二輸入端；該第一電容具有一第一端，耦接於該迴路濾波器的輸出端，及一第二端，耦接於該地端；該第二電容具有一第一端，及一第二端，耦接於該地端；該緩衝器具有一第一端，耦接於該迴路濾波器的輸出端，及一第二端；該第一開關係耦接於該第一電容的第一端和該第二電容的第一端之間；及該第二開關係耦接於該緩衝器的第二端和該第二電容的第一端之間；其中在一相位追蹤期間，該第一電容係被充電或放電，該第一開關關閉和該第二開關開啟，以及在一相位鎖定期間，該第一開關開啟以及第二開關關閉。
本發明的另一實施例提供一種延遲鎖相迴路的鎖相的方法。該方法包含一相位頻率偵測電路根據一參考時脈與一回授時脈，輸出一上開關訊號或一下開關訊號；一迴路濾波器在一相位追蹤(phase tracking)期間，根據該上開關訊號或該下開關訊號對一第一電容充放電，及藉由一緩衝器對一第二電容充放電，並輸出一控制電壓；及一電壓控制延遲電路根據該控制電壓和該參考時脈，同步該回授時脈和該參考時脈，並輸出該回授時脈。
本發明提供的一種延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法，係利用一迴路濾波器的第一開關和第二開關，改變該迴路濾波器在一相位追蹤期間與一相位鎖定期間的電容值。因此，在該相位追蹤期間，該迴路濾波器僅利用一較小的電容(第一電容)的電位以控制一電壓控制延遲電路快速鎖定；在該相位鎖定期間，該迴路濾波器係利用一較大的電容(第一電容和第二電容並聯)的電位以控制該電壓控制延遲電路。所以，本發明具有鎖定時間較短、低耗電、低抖動、無開關交換電流式因電流不匹配所造成的相位偏移、可長時間進入省電模式的優點。
請參照第4圖，第4圖係為本發明的一實施例說明一種延遲鎖相迴路400的示意圖。延遲鎖相迴路400包含一相位頻率偵測電路402、一迴路濾波器404及一電壓控制延遲電路406。相位頻率偵測電路402具有一第一輸入端，用以接收一參考時脈REF，一第二輸入端，用以接收一回授時脈FB，一第一輸出端，用以輸出一上開關訊號UP，及一第二輸出端，用以輸出一下開關訊號DN，其中當回授時脈FB的時脈領先參考時脈REF時，上開關訊號UP為邏輯低電位，下開關訊號DN為邏輯高電位；當回授時脈FB的時脈落後參考時脈REF時，上開關訊號UP為邏輯高電位，下開關訊號DN為邏輯低電位。但本發明亦可當回授時脈FB的時脈領先參考時脈REF時，上開關訊號UP為邏輯高電位，下開關訊號DN為邏輯低電位；當回授時脈FB的時脈落後參考時脈REF時，上開關訊號UP為邏輯低電位，下開關訊號DN為邏輯高電位。此時，迴路濾波器404僅須以另包含的邏輯電路反相上開關訊號UP和下開關訊號DN的邏輯電位即可。
迴路濾波器404具有一第一輸入端，用以接收上開關訊號UP，一第二輸入端，用以接收下開關訊號DN，及一輸出端，用以輸出一控制電壓VCTRL。迴路濾波器404包含一上電路4042、一下電路4044、一緩衝器4046、一第一電容4048、一第二電容4050、一第一開關4052、一第二開關4054，其中第一開關4052和第二開關4054係為P型金氧半電晶體、N型金氧半電晶體或傳輸閘。上電路4042具有一第一端，用以接收一第一電壓VDD，一第二端，耦接於迴路濾波器404的輸出端，及一第三端，耦接於迴路濾波器404的第一輸入端，用以接收上開關訊號UP。上電路4042包含一上電流源40422及一上開關40424，其中上開關40424係為P型金氧半電晶體、N型金氧半電晶體或傳輸閘。上電流源40422具有一第一端，耦接於上電路4042的第一端，及一第二端；上開關40424具有一第一端，耦接於上電流源40422的第二端，一第二端，耦接於上電路4042的第二端，及一第三端，耦接於上電路4042的第三端。下電路4044具有一第一端，耦接於迴路濾波器404的輸出端，一第二端，耦接於地端，及一第三端，耦接於迴路濾波器404的第二輸入端，用以接收下開關訊號DN。下電路4044包含一下電流源40442及一下開關40444，其中下開關40444係為P型金氧半電晶體、N型金氧半電晶體或傳輸閘。下電流源40442具有一第一端，及一第二端，耦接於下電路4044的第二端；下開關40444具有一第一端，耦接於下電路4044的第一端，一第二端，耦接於下電流源40442的第一端，及一第三端，耦接於下電路4044的第三端。第一電容4048具有一第一端，耦接於迴路濾波器404的輸出端，及一第二端，耦接於地端。第二電容4050具有一第一端，及一第二端，耦接於地端。第一開關4052係耦接於第一電容4048的第一端和第二電容4050的第一端之間。緩衝器4046具有一第一端，耦接於迴路濾波器404的輸出端，及一第二端。第二開關4054係耦接於緩衝器4046的第二端和第二電容4050的第一端之間。另外，致能訊號CKE可致能或失能延遲鎖相迴路400。
請參照第5A圖、第5B圖和第5C圖，第5A圖係說明在相位追蹤(phase tracking)期間，迴路濾波器404運作的示意圖，第5B圖係說明在相位鎖定(phase locking)期間，迴路濾波器404運作的示意圖，第5C圖係說明在迴路濾波器404輸出的控制電壓VCTRL上，第一電容4048和第二電容4050電荷存量變化的示意圖。如第5A圖所示，在相位追蹤期間，第一開關4052關閉、第二開關4054開啟，且緩衝器4046係為致能狀態。此時，如果上開關訊號UP為邏輯高電位和下開關訊號DN為邏輯低電位，則上開關40424開啟，以及上電路4042根據電流IU對第一電容4048充電(第二電容4050被第一開關4052阻隔，所以第二電容4050並不會被上電路4042充電)；如果上開關訊號UP為邏輯低電位和下開關訊號DN為邏輯高電位，則下開關40444開啟，以及下電路4044根據電流ID對第一電容4048放電(第二電容4050被第一開關4052阻隔，所以第二電容4050並不會被下電路4044放電)。而迴路濾波器404根據第一電容4048的電位，由輸出端輸出控制電壓VCTRL至電壓控制延遲電路406。另外，因為第一開關4052關閉、第二開關4054開啟及緩衝器4046被致能，所以在相位追蹤期間，第二電容4050係被緩衝器4046充放電。如此，迴路濾波器404在相位追蹤期間，僅對第一電容4048充放電，所以延遲鎖相迴路400具有較短的鎖定時間LT，以及可具有較小的電流ID和電流IU。
如第5B圖所示，在相位鎖定期間，第一開關4052開啟、第二開關4054關閉。另外，如果在相位鎖定期間，緩衝器4046被失能，則延遲鎖相迴路400可省電。在相位鎖定期間，如果上開關訊號UP為邏輯高電位和下開關訊號DN為邏輯低電位，則上開關40424開啟，以及上電路4042根據電流IU對第一電容4048和第二電容4050充電；如果上開關訊號UP為邏輯低電位和下開關訊號DN為邏輯高電位，則下開關40444開啟，以及下電路4044根據電流ID對第一電容4048和第二電容4050放電。而迴路濾波器404根據第一電容4048的電位，由輸出端輸出控制電壓VCTRL至電壓控制延遲電路406。另外，如第5B圖所示，如果在相位鎖定期間，延遲鎖相迴路400進入省電模式(power down mode)，則因為迴路濾波器404的輸出端的電位係由第一電容4048和第二電容4050的電位決定，所以迴路濾波器404的輸出端的電位下降的較慢(亦即控制電壓VCTRL下降的較慢)。如此，當延遲鎖相迴路400離開省電模式後，雖然仍然要對第一電容4048和第二電容4050漏電的部分(亦即控制電壓VCTRL的電位下降的部分)重新充電，但由於第一電容4048和第二電容4050漏電的部分較少，使得延遲鎖相迴路400具有較小的相位誤差。
如第5C圖所示，第一電容4048僅在相位追蹤期間被充放電，而第二電容4050在相位追蹤期間被緩衝器4046充放電以及在相位鎖定期間被上電路4042充電或下電路4044放電，也就是說第二電容4050一直被充放電。因此，迴路濾波器上電容所注入電荷的變化相對先前技術來的平緩。
另外，電壓控制延遲電路406，具有一第一輸入端，用以接收參考時脈REF，一第二輸入端，耦接於迴路濾波器404的輸出端，用以接收控制電壓VCTRL，及一輸出端，用以輸出回授時脈FB。電壓控制延遲電路406根據控制電壓VCTRL和參考時脈REF，調整回授時脈FB以同步回授時脈FB和參考時脈REF，並輸出回授時脈FB。
請參照第6圖，第6圖係本發明的另一實施例說明一種延遲鎖相迴路的鎖相的方法之流程圖。第6圖之方法係藉由第4圖所示之 延遲鎖相迴路400說明，其步驟係詳述如下：步驟600：開始；步驟602：相位頻率偵測電路402根據參考時脈REF與回授時脈FB，輸出上開關訊號UP或下開關訊號DN，進行步驟604或步驟606；步驟604：迴路濾波器404在相位追蹤期間，根據上開關訊號UP或下開關訊號DN對第一電容4048充放電，及藉由緩衝器4046對第二電容4050充放電，並輸出控制電壓VCTRL，跳至步驟608；步驟606：迴路濾波器404在相位鎖定期間，根據上開關訊號UP或下開關訊號DN對第一電容4048和第二電容4050充放電，並輸出控制電壓VCTRL，進行步驟608；步驟608：電壓控制延遲電路406根據控制電壓VCTRL和參考時脈REF，同步回授時脈FB和參考時脈REF，並輸出回授時脈FB，跳回步驟602； 在步驟604中，迴路濾波器404在相位追蹤期間，關閉第一開關4052、開啟第二開關4054，以及致能緩衝器4046。因此，迴路濾波器404可根據上開關訊號UP或下開關訊號DN對第一電容4048充放電，及藉由緩衝器4046對第二電容4050充放電，並根據第一電容4048的電位，輸出控制電壓VCTRL。在步驟606中，迴路濾波器404在相位鎖定期間，開啟第一開關4052、關閉第二開關4054。因此，迴路濾波器404可根據上開關訊號UP或下開關訊號DN對第一電容4048和第二電容4050充放電，並根據第一電容4048和第二電容4050的電位，輸出控制電壓VCTRL。另外，如果在相位鎖定期間，緩衝器4046被失能，則延遲鎖相迴路400可省電。在步驟608中，電壓控制延遲電路406根據控制電壓VCTRL和參考時脈REF，調整回授時脈FB以同步回授時脈FB和參考時脈REF，並輸出回授時脈FB。
綜上所述，本發明所提供的延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法，係利用迴路濾波器的第一開關和第二開關，改變迴路濾波器在相位追蹤期間與相位鎖定期間的電容值。因此，在相位追蹤期間，迴路濾波器僅利用較小的電容(第一電容)的電位以控制電壓控制延遲電路快速鎖定；在相位鎖定期間，迴路濾波器係利用較大的電容(第一電容和第二電容並聯)的電位以控制電壓控制延遲電路。所以，本發明具有鎖定時間較短、低耗電、低抖動、無開關交換電流式因電流不匹配所造成的相位偏移、可長時間進入省電模式的優點。另外，本發明所提供的迴路濾波器不僅可應用於延遲鎖相迴路，亦可應用於類比脈衝寬度控制迴路(analog pulse width control loop)。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、400．．．延遲鎖相迴路
102、402．．．相位頻率偵測電路
104．．．電荷幫浦
106、406．．．電壓控制延遲電路
404．．．迴路濾波器
1042．．．上電流源
1044．．．下電流源
4042‧‧‧上電路
4044‧‧‧下電路
4046‧‧‧緩衝器
4048‧‧‧第一電容
4050‧‧‧第二電容
4052‧‧‧第一開關
4054‧‧‧第二開關
40422‧‧‧上電流源
40424‧‧‧上開關
40442‧‧‧下電流源
40444‧‧‧下開關
CKE‧‧‧致能訊號
VDD‧‧‧第一電壓
IU、ID‧‧‧電流
VCTRL‧‧‧控制電壓
C‧‧‧電容
UP‧‧‧上開關訊號
DN‧‧‧下開關訊號
REF‧‧‧參考時脈
FB‧‧‧回授時脈
600至608‧‧‧步驟
第1圖係為先前技術說明延遲鎖相迴路的示意圖。
第2A圖係說明電容在省電模式期間漏電，導致電容的電位下降的示意圖。
第2B圖係說明當重新致能延遲鎖相迴路時，因為控制節點的電位下降，導致延遲鎖相迴路具有相位誤差的示意圖。
第3圖係說明電荷幫浦的示意圖。
第4圖係為本發明的一實施例說明一種延遲鎖相迴路的示意圖。
第5A圖係說明在相位追蹤期間，迴路濾波器運作的示意圖。
第5B圖係說明在相位鎖定期間，迴路濾波器運作的示意圖。
第5C圖係說明迴路濾波器輸出的控制電壓上，第一電容和第二電容的電荷存量變化的示意圖。
第6圖係本發明的另一實施例說明一種延遲鎖相迴路的鎖相的方法之流程圖。
400．．．延遲鎖相迴路
402．．．相位頻率偵測電路
404．．．迴路濾波器
406．．．電壓控制延遲電路
4042．．．上電路
4044．．．下電路
4046．．．緩衝器
4048．．．第一電容
4050．．．第二電容
4052．．．第一開關
4054．．．第二開關
40422．．．上電流源
40424．．．上開關
40442．．．下電流源
40444．．．下開關
CKE．．．致能訊號
VDD．．．第一電壓
IU、ID．．．電流
VCTRL．．．控制電壓
UP．．．上開關訊號
DN．．．下開關訊號
REF．．．參考時脈
FB．．．回授時脈

Claims (16)

  1. 一種延遲鎖相迴路，包含：一相位頻率偵測電路，具有一第一輸入端，用以接收一參考時脈，一第二輸入端，用以接收一回授時脈，一第一輸出端，用以輸出一上開關訊號，及一第二輸出端，用以一下開關訊號；一迴路濾波器，具有一第一輸入端，用以接收該上開關訊號，一第二輸入端，用以接收該下開關訊號，及一輸出端，用以輸出一控制電壓，其中該迴路濾波器包含一第一電容、一第二電容及一第一開關，而該第一開關係耦接於該第一電容的第一端和一第二電容的第一端之間，其中在一相位追蹤(phase tracking)期間，該第一電容係被充電或放電，且該第一開關關閉，及在一相位鎖定(phase locking)期間，該第一開關開啟，以及該第一電容和該第二電容並聯且被同時充電或放電；及一電壓控制延遲電路(voltage control delay line)，具有一第一輸入端，用以接收一參考時脈，一第二端，耦接於該迴路濾波器的輸出端，用以接收該控制電壓，及一輸出端，用以輸出該回授時脈。
  2. 如請求項1所述之延遲鎖相迴路，其中該第一電容的第二端和該第二電容的第二端係耦接於一地端。
  3. 如請求項1所述之延遲鎖相迴路，其中該迴路濾波器另包含：一上電路，具有一第一端，用以接收一第一電壓，一第二端，耦接於該迴路濾波器的輸出端，及一第三端，耦接於該迴路濾波器的第一輸入端，用以接收該上開關訊號；一下電路，具有一第一端，耦接於該迴路濾波器的輸出端，一第二端，耦接於該地端，及一第三端，耦接於該迴路濾波器的第二輸入端，用以接收該下開關訊號；一緩衝器，具有一第一端，耦接於該迴路濾波器的輸出端，及一第二端；及一第二開關，耦接於該緩衝器的第二端和該第二電容的第一端之間；其中該第二開關在該相位追蹤期間開啟，及在該相位鎖定期間關閉。
  4. 如請求項3所述之延遲鎖相迴路，其中該緩衝器在該相位鎖定期間失能。
  5. 如請求項3所述之延遲鎖相迴路，其中該上電路包含：一上電流源，具有一第一端，耦接於該上電路的第一端，及一第二端；及一上開關，具有一第一端，耦接於該上電流源的第二端，一第二端，耦接於該上電路的第二端，及一第三端，耦接於該上電路的第三端。
  6. 如請求項3所述之延遲鎖相迴路，其中該下電路包含：一下電流源，具有一第一端，及一第二端，耦接於該下電路的第二端；及一下開關，具有一第一端，耦接於該下電路的第一端，一第二端，耦接於該下電流源的第一端，及一第三端，耦接於該下電路的第三端。
  7. 一種迴路濾波器，包含：一上電路，具有一第一端，用以接收一第一電壓，一第二端，耦接於該迴路濾波器的輸出端，及一第三端，耦接於該迴路濾波器的第一輸入端；一下電路，具有一第一端，耦接於該迴路濾波器的輸出端，一第二端，耦接於一地端，及一第三端，耦接於該迴路濾波器的第二輸入端；一第一電容，具有一第一端，耦接於該迴路濾波器的輸出端，及一第二端，耦接於該地端；一第二電容，具有一第一端，及一第二端，耦接於該地端；一緩衝器，具有一第一端，耦接於該迴路濾波器的輸出端，及一第二端；一第一開關，耦接於該第一電容的第一端和該第二電容的第一端之間；及一第二開關，耦接於該緩衝器的第二端和該第二電容的第一端 之間；其中在一相位追蹤期間，該第一電容係被充電或放電，該第一開關關閉和該第二開關開啟，以及在一相位鎖定期間，該第一開關開啟以及第二開關關閉，以及該第一電容和該第二電容並聯且被同時充電或放電。
  8. 如請求項7所述之迴路濾波器，其中該緩衝器在該相位鎖定期間失能。
  9. 如請求項7所述之迴路濾波器，其中該上電路包含：一上電流源，具有一第一端，耦接於該上電路的第一端，及一第二端；及一上開關，具有一第一端，耦接於該上電流源的第二端，一第二端，耦接於該上電路的第二端，及一第三端，耦接於該上電路的第三端。
  10. 如請求項7所述之迴路濾波器，其中該下電路包含：一下電流源，具有一第一端，及一第二端，耦接於該下電路的第二端；及一下開關，具有一第一端，耦接於該下電路的第一端，一第二端，耦接於該下電流源的第一端，及一第三端，耦接於該下電路的第三端。
  11. 一種延遲鎖相迴路的鎖相的方法，包含：一相位頻率偵測電路根據一參考時脈與一回授時脈，輸出一上開關訊號或一下開關訊號；一迴路濾波器在一相位追蹤(phase tracking)期間，根據該上開關訊號或該下開關訊號對一第一電容充放電，及藉由一緩衝器對一第二電容充放電，並輸出一控制電壓，以及當該迴路濾波器在一相位鎖定期間時，該第一電容和該第二電容並聯，該迴路濾波器分別根據該上開關訊號和該下開關訊號對該第一電容和該第二電容充放電，以及輸出該控制電壓；及一電壓控制延遲電路根據該控制電壓和該參考時脈，同步該回授時脈和該參考時脈，並輸出該回授時脈。
  12. 如請求項11所述之方法，另包含：該迴路濾波器在該相位鎖定期間，開啟一第一開關、關閉一第二開關。
  13. 如請求項12所述之方法，另包含：該迴路濾波器在該相位鎖定期間，失能該緩衝器。
  14. 如請求項11所述之方法，另包含：該迴路濾波器在該相位追蹤期間，關閉該第一開關、開啟該第二開關。
  15. 如請求項14所述之方法，另包含：該迴路濾波器在該相位追蹤期間，致能該緩衝器。
  16. 一種延遲鎖相迴路，包含：一相位頻率偵測電路，具有一第一輸入端，用以接收一參考時脈，一第二輸入端，用以接收一回授時脈，一第一輸出端，用以輸出一上開關訊號，及一第二輸出端，用以一下開關訊號；一迴路濾波器，具有一第一輸入端，用以接收該上開關訊號，一第二輸入端，用以接收該下開關訊號，及一輸出端，用以輸出一控制電壓，其中該迴路濾波器包含：一第一電容；一第二電容；一第一開關，耦接於該第一電容的第一端和一第二電容的第一端之間，其中在一相位追蹤期間，該第一電容係被充電或放電，且該第一開關關閉，及在一相位鎖定期間，該第一開關開啟；一上電路，具有一第一端，用以接收一第一電壓，一第二端，耦接於該迴路濾波器的輸出端，及一第三端，耦接於該迴路濾波器的第一輸入端，用以接收該上開關訊號；一下電路，具有一第一端，耦接於該迴路濾波器的輸出端， 一第二端，耦接於該地端，及一第三端，耦接於該迴路濾波器的第二輸入端，用以接收該下開關訊號；一緩衝器，具有一第一端，耦接於該迴路濾波器的輸出端，及一第二端，其中該緩衝器在該相位鎖定期間失能；及一第二開關，耦接於該緩衝器的第二端和該第二電容的第一端之間，其中該第二開關在該相位追蹤期間開啟，及在該相位鎖定期間關閉；及一電壓控制延遲電路(voltage control delay line)，具有一第一輸入端，用以接收一參考時脈，一第二端，耦接於該迴路濾波器的輸出端，用以接收該控制電壓，及一輸出端，用以輸出該回授時脈。
TW100112095A 2011-04-07 2011-04-07 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法 TWI465046B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100112095A TWI465046B (zh) 2011-04-07 2011-04-07 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
CN2011101536756A CN102291123B (zh) 2011-04-07 2011-06-03 延迟锁相回路、回路滤波器及延迟锁相回路的锁相的方法
US13/433,278 US8476946B2 (en) 2011-04-07 2012-03-28 Delay lock loop with a charge pump, loop filter, and method of phase locking of a delay lock loop
US13/901,575 US8531220B1 (en) 2011-04-07 2013-05-24 Loop filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100112095A TWI465046B (zh) 2011-04-07 2011-04-07 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法

Publications (2)

Publication Number Publication Date
TW201242258A TW201242258A (en) 2012-10-16
TWI465046B true TWI465046B (zh) 2014-12-11

Family

ID=45337268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112095A TWI465046B (zh) 2011-04-07 2011-04-07 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法

Country Status (3)

Country Link
US (2) US8476946B2 (zh)
CN (1) CN102291123B (zh)
TW (1) TWI465046B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465046B (zh) * 2011-04-07 2014-12-11 Etron Technology Inc 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
JP5811937B2 (ja) * 2012-04-16 2015-11-11 株式会社ソシオネクスト Ｐｌｌ回路
EP2846446A1 (en) * 2013-09-04 2015-03-11 Telefonaktiebolaget L M Ericsson (publ) Switched mode power supply
CN103592500B (zh) * 2013-11-22 2016-04-20 重庆大学 一种基于参考频率电网同步信号实时检测方法及系统
US9559707B2 (en) * 2014-10-23 2017-01-31 Lattice Semiconductor Corporation Phase locked loop with sub-harmonic locking prevention functionality
CN104617948B (zh) * 2014-12-19 2018-01-02 中国电子科技集团公司第二十四研究所 有源幅相控制电路
EP3695512A4 (en) * 2017-10-12 2021-07-14 Synaptics Incorporated PHASE LOCKING LOOP SAMPLE-RESTORER
CN108055024B (zh) * 2018-01-31 2020-02-18 电子科技大学 一种紧凑的延时电路
US11336288B1 (en) * 2021-05-09 2022-05-17 Qualcomm Incorporated Charge pump with voltage tracking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459964B2 (en) * 2004-03-26 2008-12-02 Panasonic Corporation Switched capacitor filter and feedback system
US7629854B2 (en) * 2005-12-01 2009-12-08 Realtek Semiconductor Corp. Switch-capacitor loop filter for phase lock loops

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98480C (fi) * 1993-12-23 1997-06-25 Nokia Mobile Phones Ltd Menetelmä ja järjestely silmukkasuodattimen ohjaamiseksi
US6664829B1 (en) * 2002-09-04 2003-12-16 National Semiconductor Corporation Charge pump using dynamic charge balance compensation circuit and method of operation
US7034591B2 (en) * 2004-08-30 2006-04-25 Texas Instruments Incorporated False-lock-free delay locked loop circuit and method
JP4623678B2 (ja) * 2005-09-08 2011-02-02 パナソニック株式会社 Ｐｌｌ回路
US7288976B2 (en) * 2006-03-31 2007-10-30 Realtek Semiconductor Corp. Charge pump circuit and method thereof
CN101056105B (zh) * 2007-04-11 2011-05-11 威盛电子股份有限公司 复合式金属氧化物半导体电容以及锁相环
US7928785B2 (en) * 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
CN101714874B (zh) * 2009-11-11 2012-03-28 钰创科技股份有限公司 具省电功能的延迟锁相回路
TW201126910A (en) * 2010-01-20 2011-08-01 Univ Nat Chiao Tung Phase lock frequency synthesizer and circuit locking method thereof
WO2011100475A1 (en) * 2010-02-10 2011-08-18 Maxlinear, Inc. Tcxo replacement for gps
TWI465046B (zh) * 2011-04-07 2014-12-11 Etron Technology Inc 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459964B2 (en) * 2004-03-26 2008-12-02 Panasonic Corporation Switched capacitor filter and feedback system
US7629854B2 (en) * 2005-12-01 2009-12-08 Realtek Semiconductor Corp. Switch-capacitor loop filter for phase lock loops

Also Published As

Publication number Publication date
US8531220B1 (en) 2013-09-10
US20120256665A1 (en) 2012-10-11
TW201242258A (en) 2012-10-16
US8476946B2 (en) 2013-07-02
CN102291123A (zh) 2011-12-21
US20130257495A1 (en) 2013-10-03
CN102291123B (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
TWI465046B (zh) 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
US8358160B2 (en) Clock signal generation circuit
US8253462B2 (en) Duty cycle correction method and its implementing circuit
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
CN104113303B (zh) 50%占空比时钟产生电路
US8698527B2 (en) Circuit and method for preventing false lock and delay locked loop using the same
US8120396B2 (en) Delay locked loop circuit
US7961055B2 (en) PLL circuit and oscillator device
US8890626B2 (en) Divider-less phase locked loop (PLL)
US6859079B2 (en) Semiconductor device capable of accurately producing internal multi-phase clock signal
US8686768B2 (en) Phase locked loop
US8901974B2 (en) Phase locked loop and method for operating the same
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
JP2014110491A (ja) クロック再生回路、受光回路、光結合装置、並びに周波数シンセサイザ
US9287853B2 (en) Signal conversion circuit, PLL circuit, delay adjustment circuit, and phase control circuit
US10998908B2 (en) Phase locked loop
US7772897B2 (en) Switched-capacitor charge pump device for generation of output direct-current voltage with wide amplitude range
KR101480621B1 (ko) 지연 고정 루프를 이용하는 클럭 발생기
US7911859B2 (en) Delay line and memory control circuit utilizing the delay line
TWI657664B (zh) 電路開關的二階段開關方法
JP2017079353A (ja) クロックリカバリ回路
TWI690141B (zh) 電荷泵和鎖相環
TWI678072B (zh) 振盪電路裝置
KR101646015B1 (ko) 복수의 부궤환 루프를 구비한 위상지연루프 장치
Li et al. Design of a Fast Locking Delay-Locked-Loop with Timing Skew Self Calibration Based on 65 nm CMOS Process

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees