CN100539417C

CN100539417C - 上电复位电路

Info

Publication number: CN100539417C
Application number: CNB2006100734119A
Authority: CN
Inventors: 丁然
Original assignee: Actions Semiconductor Co Ltd
Current assignee: ACTIONS (ZHUHAI) TECHNOLOGY CO., LTD.
Priority date: 2006-03-26
Filing date: 2006-03-26
Publication date: 2009-09-09
Anticipated expiration: 2026-03-26
Also published as: CN101022272A

Abstract

本发明涉及一种特别适用在带有时钟振荡器的电路系统中的上电复位电路，其包括开关电容电路、单向放电器以及方波整形电路，其中开关电容电路接收由时钟振荡器输出的时钟信号。本发明所提供的上电复位电路利用电路系统中的时钟振荡器，通过使用开关电容电路，在系统的各种状态变化过程中均产生了可靠的上电复位信号，具有性能可靠、功耗较低的优点。

Description

上电复位电路

技术领域

本发明涉及一种上电复位电路，尤其是涉及一种适用于具有时钟振荡器的电路系统中的上电复位电路。

背景技术

对于一般的电路系统而言，在上电初期，电源电压还未达到稳定的预期状态，因此，许多电路元器件(例如半导体器件等)以及电路节点的电压和逻辑状态是不稳定的。如果在上电初期电器元器件或电路节点的电压或逻辑状态发生改变，那么电路系统很可能产生不期望的错误，影响上电后的正常运行。为了使电路系统在每次上电后都能从设计者所期望的状态开始操作，一般的做法是利用一个专门的上电复位电路在上电初期产生一个复位信号(一般称之为“POR”信号)，在电源稳定后的一段时间内，该复位信号可强制电路系统处在设计者所期望的初始状态，待复位信号的有效期结束后，电路系统再从所期望的初始状态开始运行。

图1揭示了一种现有上电复位电路，其包括由电阻R1、电容C1组成的延迟电路100以及方波整形电路101。电阻R1的输入端接电源VDD，其输出节点102分别接电容C1与方波整形电路101。方波整形电路101可以是业界习知电路，在此不做赘述。

图2中揭示了该上电复位电路VDD与POR1在上电前后的电压波形曲线示意图，VDD与POR1曲线的横轴为时间，纵轴为电压，为了清楚而简单的表述二者之间的波形关系，图中省略了坐标轴，仅仅描述二者的电压变化关系，后述的相关波形示意图均作类似的处理。根据图2所示的波形，当电源VDD从0伏开始上升时，电源VDD和节点102之间的电压差会产生电流流过电阻R1，给电容C1充电，导致节点102的电压上升。由于电阻R1和电容C1的延迟作用，节点102的电压上升会滞后于电源VDD的上升，经方波整形电路101整形后就产生了上电复位信号POR1，其中，在电源VDD保持稳定而POR1保持低电平的T1时期内，电路系统即被有效的复位，当T1时间段结束后，复位信号POR1变为高电平，此时复位结束。显然，在图1所揭示的上电复位电路中，电源VDD上升的时间必须要小于延迟电路100的延迟。

图1揭示的上电复位电路有如下两个缺点：

第一，由于电源VDD的上升速度取决于诸多因素，例如，所使用电源的瞬态响应和输出阻抗，电源和电路系统之间连接线的电阻，电源和地之间的电容的大小，电路系统初始耗电电流的大小等等，当电源VDD的上升时间比电阻R1、电容C1的延迟时间还长的情况下(参见图3中的电压波形示意图)，将不存在T1时间段，即，在电源VDD处于稳定状态时，POR1信号已经处于高电平状态，此时，高电平电压即为电源VDD的实际输出电压，二者沿斜线同步上升，因此，上电复位信号POR1也就没能在预期的时间内有效地产生；如果要在集成电路中保证延迟电路100的延迟时间远大于电源VDD的上升时间，仅仅依靠集成电路内部的电阻R1和电容C1很难实现，除非在集成电路外围使用兆欧姆级的电阻和微法拉级的电容，这样就会占用一个集成电路管脚，增加集成电路外围元件的数量，而且，由于电源VDD上升速度的不确定性，并不能保证电路系统在所有情形下上电复位信号都能有效地产生。

第二，如果电源VDD突然掉电(参考图4所示电压波形示意图)，电容C1储存的电荷需经电阻R1泄放到电源VDD，由于电阻R1与电容C1的值都较大，因此，电容C1储存的电荷需要较长时间才能放完。如果电源VDD掉电后很快再次上电，则由于电容C1储存的电荷来不及放完，所以节点102的电压较高，使得方波整形电路100始终输出高电平，上电复位信号POR1也不能有效地产生。

为解决上述第二个问题，业界对图1中所示的上电复位电路进行了改进，参见图5，在节点103与电源VDD之间添加一个反向放电二极管D1，当电源VDD掉电后，电容C1储存的电荷不需经电阻R1而是通过二极管D1就可泄放到电源。当电源VDD掉电后很快再次上电时，节点103又从较低的电位开始上升，之后的过程就类似于第一次上电，从而有机会产生有效的复位信号POR2(T2时间段内)，其相应的电压波形示意图可参见图6中所示。

显然，图5中揭示的上电复位电路虽然针对于图1中揭示的上电复位电路有一定的改进，但仍然没有解决上述第一个问题，即，由于电源VDD上升速度的不确定性，并不能保证电路系统在所有情形下上电复位信号都能有效地产生，因此性能并不可靠。

图7揭示了另外一种较为常见的上电复位电路，其包括电压监测器200、延时电路201以及逻辑运算器202。结合参考图8中的电压波形示意图，电压监测器200用于监测电源VDD，当电源VDD的电压低于电压监测器200的门限值V_g时，其输出POR2为零(低电平)，当电源VDD高于电压监测器200的门限值V_g时，POR2为电源VDD的电压(高电平)。POR2在延时电路201中产生延时信号POR3(延时时间为T3)，POR2和POR3均输入至逻辑运算器202中进行“与”运算，最终产生出真正的复位信号POR4。由图8中所示的电压波形可知，在第一次上电、掉电、再上电等过程中，POR4都可以有效产生(T4、T5时间段内)。但是，此类上电复位电路也有一些问题：

第一，电压监测器200的内部结构比较复杂，一般包括参考电压产生电路、电源分压电路、比较器等，这些电路都会消耗静态电源电流，从而在一定程度上增加电路系统的功耗，尤其是当电路系统待机状态时，这部分增加的功耗可能较为突出。

第二，电压监测器200的门限值V_g较难选择：设置过高，电路系统运行过程中一旦电源VDD产生波动，就可能触发电压监测器200，使电路系统发生错误复位，带来严重的后果，而且，在大多数情况下，设计者的初衷是希望电路系统在较宽的电源电压范围内都能够正常工作；如果把电压监测器200的门限值V_g设置过低，在很多情况下又不能起到对电路系统进行强制复位的作用。

因此，图7中揭示的上电复位电路不仅功耗大，而且其性能也不稳定。

综上所述，提供一种性能可靠、功耗较低的上电复位电路实属必要。

发明内容

本发明的目的是提供一种性能可靠、功耗较低的上电复位电路；

本发明的另一目的是提供一种适用于具有时钟振荡器的电路系统的上电复位电路。

为实现上述目的，本发明提供的上电复位电路，其包括开关电容电路、单向放电器以及方波整形电路，其中开关电容电路接收由时钟振荡器输出的第一时钟信号及第二时钟信号。

本发明所提供的上电复位电路利用电路系统中的时钟振荡器，通过开关电容电路的充放电，在电路系统的各种状态变化过程中均产生可靠的上电复位信号，而且由于时钟振荡器的功耗是电路系统正常运行时所必需的，因此本发明所提供的上电复位电路本身并未增加太多的额外功耗。

具体的电路结构将在下述的实施例中详细介绍。

附图说明

图1是一种现有的上电复位电路的电路示意图；

图2是图1中所示上电复位电路的复位电压波形示意图；

图3是图1中所示上电复位电路的第二种可能存在的复位电压波形示意图；

图4是图1中所示上电复位电路的第三种可能存在的复位电压波形示意图；

图5是将图1中所示的电路进行改进后的另一种上电复位电路的电路示意图；

图6是图5中所示上电复位电路的复位电压波形示意图；

图7是另一种较为常见的上电复位电路的电路结构示意图；

图8是图7中所示上电复位电路的复位电压波形示意图；

图9是本发明所述的上电复位电路的第一实施例应用于带有时钟振荡器的电路系统中的电路图；

图10是图9中所示的开关电容电路的内部结构电路图；

图11是图9中所示上电复位电路的复位电压波形示意图；

图12是本发明所述上电复位电路的第二实施例应用于带有时钟振荡器的电路系统中的电路图；

图13是本发明所述上电复位电路的第三实施例应用于带有时钟振荡器的电路系统中的电路图。

以下结合实施例及其附图作进一步的详细说明。

具体实施方式

参见图9所示，本发明所述的适用于带有时钟振荡器4的电路系统中的上电复位电路的第一实施例包括开关电容电路30、单向放电器31、方波整形电路32。其中，开关电容电路30的输入端连接电源VDD，其输出端分别接方波整形电路32的输入端和单向放电器31的正端310，单向放电器31的负端311接电源VDD。开关电容电路30接收由时钟振荡器4输出的第一时钟信号CK1和第二时钟信号CK2。

本实施例中的时钟振荡器4可以是由石英晶体振荡器产生，当然也可以是由其它类型的振荡器产生，例如有电阻、电容和比较其组成的振荡器等等，时钟振荡器4工作在电源VDD的输出电压下。

本实施例中的单向放电器31可以是半导体二极管，也可以是连接成二极管形式的P型沟道场效应晶体管等等。如果选用二极管(图未示)，则二极管的正极即为正端310，负极即为负端311，当正端310的电位比负端311的电位高出一个二极管阈值时，该单向放电器31导通，把正端310的电荷导向负端311；反之，如果负端311的电位高于正端310的电位，则单向放电器31不导通(反向截止)。由于单向放电器31是公知的现有技术，在此不做赘述。

结合参见图10所示，开关电容电路30包括第一开关301、第二开关302、第一电容303、第二电容304，第一开关301的输入端连接电源VDD；第二开关302的输入端连接第一开关301的输出端，第二开关302的输出端分别接方波整形电路32的输入端和单向放电器31的正端310；第一电容303的一端连接第一开关301的输出端，另一端接地；第二电容304的一端连接第二开关302的输出端，另一端接地。第一开关301受时钟振荡器4发出的第一时钟信号CK1的控制，第二开关302受时钟振荡器4发出的第二时钟信号CK2的控制，其中，第一时钟信号CK1与第二时钟信号CK2的相位始终相反或者二者的高电平不重叠，即，当其中一个时钟信号处于高电平时，另一个时钟信号必定处于低电平(当然，二者可能同时处于低电平，例如在时钟振荡器4不工作时)，同时，第一开关301与第二开关302均具有高电平导通、低电平断开的特性，由此，可以通过第一时钟信号CK1与第二时钟信号CK2的高低电平状态分别对第一开关301与第二开关302的导通或断开进行控制。

结合参见图11所示，本发明所述的上电复位电路应用在带有时钟振荡器4的电路系统中的原理如下：在电路系统刚刚上电时，电源VDD从0伏开始上升，由于此时电源VDD的大小不足以使时钟振荡器4开始工作，因此，第一时钟信号CK1与第二时钟信号CK2均保持低电平，第一开关301与第二开关302均处于断开状态，因此，此时的单向放电器31的正端310的电位V₃₁₀为0伏特，而负端311的电位与电源VDD同步上升，因此其负端311的电位高于正端310的电位V₃₁₀，单向放电器31处于不导通状态，第二电容304不具备注入电荷的通路，所以正端310的电位V₃₁₀维持在0伏特，其显然是小于方波整形电路32的阈值电压的，所以方波整形电路32的输出信号POR5(即上电复位信号)一定为低电平。

当电源VDD上升到可以让振荡器工作的电压值时，第一时钟信号CK1与第二时钟信号CK2就会反复翻转，而且两个时钟信号的相位相反(或者高电平互相不交叠)。于是，当第一时钟信号CK1为高电平时，第二时钟信号为低电平，此时，第一开关301导通，第二开关302关闭，电源VDD就通过第一开关301给第一电容303充电；当第二时钟信号CK2为高电平时，第一时钟信号CK1为低电平，此时，第一开关301关闭，第二开关302导通，第一电容303将对第二电容304放电，直至第一电容303和第二电容304的电位相等(一般情况下，可以选择第二电容304的电容值远大于第一电容303的电容值)，随着第一时钟信号CK1与第二时钟信号CK2的反复翻转，上述充放电过程反复进行，使得正端310的电压值逐渐慢慢逼近电源VDD。

事实上，第一开关301、第二开关302和第一电容303与第二电容304形成了一个延迟电路，其时间常数τ满足以下关系式：

τ = \frac{C_{2}}{f \times C_{1}}

其中，f是振荡器的振荡频率，C₁代表第一电容303的电容值，C₂代表第二电容304的电容值。

当正端310的电压V₃₁₀高于方波整形器730的阈值电压时，方波整形器730的输出POR5就从低电平变成电源VDD的电压(高电平)，从而结束上电复位的有效期T5。

在电源VDD的掉电过程中，只要振荡器还在工作，也就是说只要还有时钟信号CK1和CK2，节点310处的电压V₃₁₀就会维持在电源VDD的电平，复位信号就不会有效，直至VDD掉电到振荡器终于不能工作。于是电路系统就可以自适应地维持到最低工作电压。

当电源VDD持续下降到振荡器终于不能工作时，电路不能再通过开关电容电路30给电容304充电，所以正端310的电位V₃₁₀维持不变。如果电源VDD继续下降到低于节点310的电压，而且电压差达到单向放电器31的阈值电压(即，正端310的电位V₃₁₀比负端311的电位高出一个单向放电器31的阈值)，则单向放电器31导通，将正端310的电位V₃₁₀降低。

如果电源VDD掉电后又开始上电，由于节点310已经过单向放电器31向电源VDD放电，所以正端310的电位V₃₁₀较低，随着电源VDD上升，方波整形电路32将输出复位信号POR5，直到振荡器又开始工作，其输出的第一时钟信号CK1和第二时钟信号CK2分别控制第一开关301和第二开关302动作，给第二电容304充电，使正端310的电位V₃₁₀升高到方波整形器32的阈值电压之上，POR5才变成高电平，结束复位信号的有效期T6。

显然，本发明所提供的上电复位电路合理的利用了电路系统中的时钟振荡器4，通过使用开关电容电路30，在系统的各种状态变化过程中均产生了可靠的上电复位信号，而且由于时钟振荡器4的功耗是电路系统正常运行时所必需的，因此本发明所提供的上电复位电路本身并未增加太多的额外功耗。

图12揭示了本发明提供的上电复位电路应用于带有时钟振荡器的电路系统中的第二实施例。在某些电路中，时钟振荡器4的频率可能由于电路系统的需要而设置得较高，根据公式：

τ = \frac{C_{2}}{f \times C_{1}}

由于开关电容电路30的延迟时间常数τ与时钟振荡器4的频率成反比，因此，在时钟振荡器4的时钟频率较高的情况下，开关电容电路30的延迟时间常数τ会较低，为了确保上电复位信号POR5能维持足够长的时间，可以在时钟振荡器4与开关电容电路30之间增加分频器5，以降低输入到开关电容电路30中的时钟信号CK1和CK2的频率，从而提高上述的时间常数T。其它工作原理与上述第一实施例相同，不再赘述。

图13揭示了本发明所提供的上电复位电路应用于带有时钟振荡器的电路系统中的第三实施例。为了延长复位信号POR5的有效期，还可以在方波整形电路32的输出端连接一个时钟控制延时电路6，此时钟控制延时电路6受时钟振荡器4输出的第二时钟信号CK2的驱动，通过对方波整形电路32所输出信号的延时，而输出最终的上电复位信号POR5。其它工作原理与上述第一实施例相同，不再赘述。

本发明并不仅仅局限于上述三个实施例所描述的实施方式，即在不具有时钟振荡器的电路系统中，只需要向开关电容电路30提供相应的时钟信号，同样可以根据本发明构思实现本发明目的。对本领域内的技术人员而言，本发明还存在着另外一些简单的结构变形，诸如此类的微小改变以及等效变换均应包含在本发明权利要求所保护的范围之内。

Claims

1、上电复位电路，适用于带有时钟振荡器的电路系统中，所述时钟振荡器工作在电路系统的电源电压下并输出第一时钟信号和第二时钟信号，第一时钟信号与第二时钟信号的相位始终相反或者二者的高电平不重叠，所述上电复位电路包括：

单向放电器，其包括正端与负端，负端与电路系统的电源相连接；

方波整形电路，其输入端与单向放电器的正端相连接；

其特征在于，所述上电复位电路进一步包括一个开关电容电路，所述开关电容电路包括：

第一开关，其输入端连接系统电源；

第二开关，其输入端连接第一开关的输出端，其输出端分别接方波整形电路的输入端和单向放电器的正端；

第一电容，其一端连接第一开关的输出端，另一端接地；

第二电容，其一端连接第二开关的输出端，另一端接地；

所述开关电容电路接收由时钟振荡器输出的第一时钟信号和第二时钟信号，其中，第一开关由时钟振荡器输出的第一时钟信号控制，第二开关由时钟振荡器输出的第二时钟信号控制。

2、根据权利要求1所述的上电复位电路，其特征在于：所述开关电容电路通过一分频器接收所述第一时钟信号及第二时钟信号。

3、根据权利要求1所述的上电复位电路，其特征在于：所述方波整形电路的输出端连接一时钟控制延时电路，所述时钟控制延时电路受时钟振荡器输出的第二时钟信号的驱动。

4、上电复位电路，包括：

用于向电路系统电源放电的单向放电器；

方波整形电路，其输入端与单向放电器的正端相连接；

其特征在于：

所述上电复位电路进一步包括一个用于接收第一时钟信号及第二时钟信号的开关电容电路，所述开关电容电路具有：

第一开关，其输入端连接系统电源；

第一电容，其一端连接第一开关的输出端，另一端接地；

第二电容，其一端连接第二开关的输出端，另一端接地；

其中，第一开关由第一时钟信号控制，第二开关由第二时钟信号控制。

5、根据权利要求4所述的上电复位电路，其特征在于：

所述开关电容电路通过一分频器接收所述第一时钟信号及第二时钟信号。

6、根据权利要求4所述的上电复位电路，其特征在于：

所述方波整形电路的输出端连接一时钟控制延时电路，所述时钟控制延时电路由第二时钟信号驱动。