CN103916108B - 具有长上电复位延时和短下电响应时间的上电复位电路 - Google Patents
具有长上电复位延时和短下电响应时间的上电复位电路 Download PDFInfo
- Publication number
- CN103916108B CN103916108B CN201210595914.8A CN201210595914A CN103916108B CN 103916108 B CN103916108 B CN 103916108B CN 201210595914 A CN201210595914 A CN 201210595914A CN 103916108 B CN103916108 B CN 103916108B
- Authority
- CN
- China
- Prior art keywords
- circuit
- input
- gate
- output
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种具有长上电复位延时和短下电响应时间的上电复位电路，属于集成电路设计技术领域。本发明提出了一种新的上电复位电路，主要由电源电压检测电路、延时电路以及少量数字逻辑单元组成。该电路不仅可以实现长上电复位延时和短下电复位响应时间，同时在下电过程中，一旦电源电压检测电路产生复位信号，就会使电路进入复位锁定状态，直到延时电路的输出回到复位状态，从而保证了电路再次上电时仍然可以产生足够延时时间的复位信号，解决了现有上电复位电路在下电阶段容易受到电源波动或再次上电的影响而产生短脉宽复位信号毛刺的问题。
Description
技术领域
本发明属于集成电路设计技术领域，具体而言，涉及上电复位电路。
背景技术
集成电路芯片上电后，如果没有复位信号输入，其内部电路的初始逻辑状态是不确定的。在上电时，电源电压还有可能未达到可以工作的最低电压值，或者电源电压在上电的初始阶段有较大的波动，未进入稳定状态。如果芯片内部电路此时就进入工作状态，则有可能发生错误。因此，为了使芯片上电后就自动进入预定的初始状态，并且保证电路只在电源电压达到一定电压值并且稳定后再开始工作，通常需要使用上电复位电路(POR，Power-On Reset)。
上电复位电路用于提供芯片内部电路的复位信号，它的主要功能是：在上电的初始阶段，当电源电压低于上电复位电路的检测点电压时，上电复位电路输出复位信号，使芯片其它模块均保持在复位状态；随着电源电压不断升高，当电源电压超过检测点电压后，上电复位电路再经过一定的延时时间后，将输出信号反转，释放复位信号，使其它电路进入正常工作状态。上电复位电路除了在上电阶段发挥作用，在很多应用中，还要求上电复位电路在芯片的下电过程中也起到保护作用。如果芯片电路在工作过程中，电源电压下降到正常工作电压以下，芯片内部电路有可能发生错误，尤其是有可能引起对存储器的错误改写，使存储器内的数据失效。因此，需要上电复位电路在芯片电源电压低于检测点电压后，快速输出复位信号，使芯片电路迅速退出工作状态，进入复位状态，从而起到保护数据的作用。简而言之，理想的上电复位电路应当对电源电压具有检测能力，并且具有较长的上电复位延时和较短的下电复位响应时间。
传统的上电复位电路均可以将其主要电路分为电源电压检测电路(10)和延时电路(11)两部分，且通常这两部分为简单的级联关系，如图1所示。其中，电源电压检测电路(10)和延时电路(11)均有多种电路实现方式，例如《一种无源射频识别上电复位电路及无源射频识别标签》(CN201210140984.4)和《上电复位和欠压关断电路》(CN200910040361.8)公开的电路都属于这种上电复位电路结构。这种上电复位电路存在的一个主要问题是，在下电阶段，电源电压检测电路(10)输出的复位信号需要通过延时电路(11)才能传输到最终输出端。当延时电路(11)的输入信号发生变化时，其输出需要一定的时间(该时间与其本身的电路结构、电路参数等有关)才能跟随输入信号发生变化，因此会增加电路的下电复位响应时间。如果对延时电路(11)的结构进行优化，可以在一定程度上缩短下电响应时间，但是无法彻底消除其带来的延时效应，并且会增加延时电路设计的难度。因此，在图1传统结构的基础上，可以对其结构进行一定的改进。如图2所示，改进后的上电复位电路增加了一个与门(12)，其第一和第二输入端分别接延时电路(11)和电源电压检测电路(10)的输出端，其输出端为上电复位信号的输出。电源电压检测电路(10)输出低电平表示复位，输出高电平表示释放复位。在上电阶段，只有当电源电压检测电路(10)和延时电路(11)均从低电平转换到高电平时，电路才会释放复位，因此该电路在上电时会有长时间的复位延时；在下电阶段，一旦电源电压检测电路(10)产生复位，就会使电路直接输出复位信号，不必等待延时电路(11)输出复位信号，从而加快了下电复位的响应时间。例如《上电复位电路》(CN200610073411.9)中附图7展示的上电复位电路就是这种结构。改进后的电路结构虽然解决了下电响应速度的问题，但是却会带来另外一个隐患。在下电过程中，电源电压检测电路(10)产生复位后，电路就会立刻输出复位信号，此时延时电路(11)的输出仍然处于释放复位状态，还需要一定时间才会回到复位状态。如果此时电源电压出现向上的波动，或是电源再次上电，电源电压检测电路(10)释放复位，那么上电复位电路的输出也会立刻释放复位，从而产生一个短脉宽复位信号毛刺，如图3所示。这种短脉宽复位信号毛刺有可能无法使芯片其它电路可靠地复位，存在造成数字逻辑错误和存储器错误改写的可能性。
综上所述，现有的上电复位电路虽然可以实现通常情况下的长上电复位延时和短下电复位响应时间，但是在下电后一旦出现电源波动或立即再次上电的情况，就会产生不希望的短脉宽复位信号毛刺，影响芯片工作的可靠性。
发明内容
本发明的主要目的是在实现长上电复位延时和短下电复位响应时间的基础上，解决现有电路在下电后一旦出现电源波动或立刻再次上电的情况，产生短脉宽复位信号毛刺的问题。
为实现上述目的，本发明提出了一种具有长上电复位延时和短下电复位响应时间的上电复位电路，其电路结构如图4所示，包括以下几个模块：
电源电压检测电路(10)，其输出端接第一与非门(13)的第二输入端；
延时电路(11)，其输入端接第一与非门(13)的输出端，其输出端接或非门(16)的第一输入端和反相器(14)的输入端；
第一与非门(13)，其第一输入端接第二与非门(15)的输出端，其第二输入端接电源电压检测电路(10)的输出端，其输出端接延时电路(11)的输入端、第二与非门(15)的第二输入端和或非门(16)的第二输入端；
反相器(14)，其输入端接延时电路(11)的输出端，其输出端接第二与非门(15)的第一输入端；
第二与非门(15)，其第一输入端接反相器(14)的输出端，其第二输入端接第一与非门(13)的输出端，其输出端接第一与非门(13)的第一输入端；
或非门(16)，其第一输入端接延时电路(11)的输出端，其第二输入端接第一与非门(13)的输出端，其输出端为复位信号输出。
其中，电源电压检测电路(10)检测电源电压，当电源电压低于检测点电压时，其输出为低电平，当电源电压高于检测点电压时，其输出为高电平。延时电路(11)对输入信号进行延时，在稳定状态下，延时电路的输出信号与输入信号相同，当输入信号发生由高电平到低电平的转换时，延时电路的输出信号等待一定时间后，再由高电平转换为低电平。
该电路的具体工作原理如下：
如图5所示，在上电阶段，当电源电压低于检测点电压时，电源电压检测电路(10)输出为低电平，使得第一与非门(13)输出一定为高电平，或非门(16)输出一定为低电平，上电复位电路输出复位信号。延时电路(11)的输出信号在初始时与输入信号相同，为高电平，从而使得第二与非门(15)的第一输入端为低电平，输出为高电平。当电源电压超过检测点电压后，电源电压检测电路(10)输出变为高电平，此时第一与非门(13)的两个输入端同时为高，输出变为低电平。但是由于此时延时电路(11)的输出仍然为高电平，所以上电复位电路的输出仍然保持复位状态，直到一定的延时时间之后，延时电路(11)的输出转换为低电平，此时或非门的两个输入端均为低电平，输出才会变高，释放复位。由此可见，该上电复位电路具有长上电复位延时的特性。
如图5所示，在下电阶段，当电源电压低于检测点电压后，电源电压检测电路(10)输出变为低电平，使得第一与非门(13)输出变为高电平，或非门(16)输出变为低电平，上电复位电路立即输出复位信号。此时，无论延时电路(11)输出为高电平还是低电平，均不会影响电路的下电复位状态。下电时的复位信号传输路径不经过延时电路(11)，从而减小了下电复位的响应时间。由此可见，该上电复位电路具有短下电复位响应时间的特性。
电路正常上电后，当出现电源下电又立即再次上电的情况时，该上电复位电路的工作情况如图6所示。当电源电压低于检测点电压后，一旦电源电压检测电路(10)输出变为低电平，第一与非门(13)输出就变为高电平，或非门(16)输出变为低电平，上电复位电路立即输出复位信号。此时，延时电路(11)的输入虽然已变为高电平，但是其需要一定的时间才能令其输出电平发生变化，因此延时电路(11)的输出仍然为低电平。由于第二与非门(15)的两个输入此时均为高电平，因此其输出变为低电平。这样就使得第一与非门(13)的输出会一直锁定在高电平状态。此时，即便电源电压出现向上的波动或是电源重新上电使电源电压检测电路(10)的输出变为高电平，也不会影响第一与非门(13)的输出，上电复位电路锁定在复位状态。只有当一定时间后，延时电路(11)的输出由低电平转换为高电平，第二与非门(15)的第一输入端转换为低电平，输出变高，才会解除第一与非门(13)输出端的高电平锁定状态。由于此时第一与非门(13)的两个输入端均为高，其输出变为低电平，但是由于延时电路(11)的输出已经变为高电平，或非门(16)仍然输出低电平。直到延时电路(11)经过一段时间的延时后，输出由高电平转换为低电平，或非门(16)的输出才会变为高电平，释放复位。由此可见，该上电复位电路在下电时不会受到电源波动或再次上电的影响而产生短脉宽复位信号毛刺。
综上所述，并且可以通过对比图3与图6明显地看到，本发明公开的上电复位电路具有的有益效果是：该电路不仅具备现有电路长上电复位延时和短下电复位响应时间的特性，还有效地解决了现有电路在下电后一旦出现电源波动或立即再次上电的情况就会产生不希望的短脉宽复位信号毛刺的问题，提高了电路工作的可靠性，具有较高的产业利用价值。
需要说明的是，上述发明内容的描述是基于通常情况下低电平代表复位，高电平代表释放复位的情况。如果在不同的电路应用中，出现高电平代表复位，低电平代表释放复位的情况，只需在前述电路结构的基础上，将其所有的与非门替换为或非门，或非门替换为与非门，即可实现与前述发明内容完全等同的效果，也应当涵盖在本发明内容中。在这种情况下，本发明的电路结构如图7所示，包括以下几个模块：
电源电压检测电路(10)，其输出端接第一或非门(23)的第二输入端；
延时电路(11)，其输入端接第一或非门(23)的输出端，其输出端接与非门(26)的第一输入端和反相器(14)的输入端；
第一或非门(23)，其第一输入端接第二或非门(25)的输出端，其第二输入端接电源电压检测电路(10)的输出端，其输出端接延时电路(11)的输入端、第二或非门(25)的第二输入端和与非门(26)的第二输入端；
反相器(14)，其输入端接延时电路(11)的输出端，其输出端接第二或非门(25)的第一输入端；
第二或非门(25)，其第一输入端接反相器(14)的输出端，其第二输入端接第一或非门(23)的输出端，其输出端接第一或非门(23)的第一输入端；
与非门(26)，其第一输入端接延时电路(11)的输出端，其第二输入端接第一或非门(23)的输出端，其输出端为复位信号输出。
其中，电源电压检测电路(10)检测电源电压，当电源电压低于检测点电压时，其输出为高电平，当电源电压高于检测点电压时，其输出为低电平。延时电路(11)对输入信号进行延时，在稳定状态下，延时电路的输出信号与输入信号相同，当输入信号发生由低电平到高电平的转换时，延时电路的输出信号等待一定时间后，再由低电平转换为高电平。
可以很容易的分析出，这种上电复位电路形式与前述如图4所示的上电复位电路形式的工作原理和有益效果是完全相同的。
附图说明
图1为一种传统上电复位电路的结构图。
图2为对图1所示电路结构进行改进后的上电复位电路的结构图。
图3为现有上电复位电路在上电阶段以及下电后又立即再次上电时的电压波形示意图。
图4为本发明上电复位电路的结构图。
图5为本发明上电复位电路正常上电过程及下电过程的电压波形示意图。
图6为本发明上电复位电路下电后又立即再次上电时的电压波形示意图。
图7为本发明上电复位电路另一种等价形式的结构图。
具体实施方式
在通常情况下，如果输出复位信号低电平代表复位，高电平代表释放复位，那么本发明优选的具体实施方式如下：
如图4所示，上电复位电路由以下部分组成：
电源电压检测电路(10)，其输出端接第一与非门(13)的第二输入端；
延时电路(11)，其输入端接第一与非门(13)的输出端，其输出端接或非门(16)的第一输入端和反相器(14)的输入端；
第一与非门(13)，其第一输入端接第二与非门(15)的输出端，其第二输入端接电源电压检测电路(10)的输出端，其输出端接延时电路(11)的输入端、第二与非门(15)的第二输入端和或非门(16)的第二输入端；
反相器(14)，其输入端接延时电路(11)的输出端，其输出端接第二与非门(15)的第一输入端；
第二与非门(15)，其第一输入端接反相器(14)的输出端，其第二输入端接第一与非门(13)的输出端，其输出端接第一与非门(13)的第一输入端；
或非门(16)，其第一输入端接延时电路(11)的输出端，其第二输入端接第一与非门(13)的输出端，其输出端为复位信号输出。
其中，电源电压检测电路(10)检测电源电压，当电源电压低于检测点电压时，其输出为低电平，当电源电压高于检测点电压时，其输出为高电平。延时电路(11)对输入信号进行延时，在稳定状态下，延时电路的输出信号与输入信号相同，当输入信号发生由高电平到低电平的转换时，延时电路的输出信号等待一定时间后，再由高电平转换为低电平。
如果输出复位信号高电平代表复位，低电平代表释放复位，那么本发明优选的具体实施方式如下：
如图7所示，上电复位电路由以下部分组成：
电源电压检测电路(10)，其输出端接第一或非门(23)的第二输入端；
延时电路(11)，其输入端接第一或非门(23)的输出端，其输出端接与非门(26)的第一输入端和反相器(14)的输入端；
第一或非门(23)，其第一输入端接第二或非门(25)的输出端，其第二输入端接电源电压检测电路(10)的输出端，其输出端接延时电路(11)的输入端、第二或非门(25)的第二输入端和与非门(26)的第二输入端；
反相器(14)，其输入端接延时电路(11)的输出端，其输出端接第二或非门(25)的第一输入端；
第二或非门(25)，其第一输入端接反相器(14)的输出端，其第二输入端接第一或非门(23)的输出端，其输出端接第一或非门(23)的第一输入端；
与非门(26)，其第一输入端接延时电路(11)的输出端，其第二输入端接第一或非门(23)的输出端，其输出端为复位信号输出。
其中，电源电压检测电路(10)检测电源电压，当电源电压低于检测点电压时，其输出为高电平，当电源电压高于检测点电压时，其输出为低电平。延时电路(11)对输入信号进行延时，在稳定状态下，延时电路的输出信号与输入信号相同，当输入信号发生由低电平到高电平的转换时，延时电路的输出信号等待一定时间后，再由低电平转换为高电平。
Claims (6)
1.一种具有长上电复位延时和短下电响应时间的上电复位电路，其特征在于，所述电路包括：
电源电压检测电路(10)，其输出端接第一与非门(13)的第二输入端；
延时电路(11)，其输入端接第一与非门(13)的输出端，其输出端接第一或非门(16)的第一输入端和反相器(14)的输入端；
第一与非门(13)，其第一输入端接第二与非门(15)的输出端，其第二输入端接电源电压检测电路(10)的输出端，其输出端接延时电路(11)的输入端、第二与非门(15)的第二输入端以及第一或非门(16)的第二输入端；
反相器(14)，其输入端接延时电路(11)的输出端，其输出端接第二与非门(15)的第一输入端；
第二与非门(15)，其第一输入端接反相器(14)的输出端，其第二输入端接第一与非门(13)的输出端，其输出端接第一与非门(13)的第一输入端；
第一或非门(16)，其第一输入端接延时电路(11)的输出端，其第二输入端接第一与非门(13)的输出端，其输出端为复位信号输出。
2.根据权利要求1所述的电路，其特征在于，所述电源电压检测电路(10)检测电源电压，当电源电压低于检测点电压时，其输出为低电平，当电源电压高于检测点电压时，其输出为高电平。
3.根据权利要求1所述的电路，其特征在于，所述延时电路(11)对输入信号进行延时，在稳定状态下，延时电路的输出信号与输入信号相同，当输入信号发生由高电平到低电平的转换时，延时电路的输出信号等待任意一段时间后，再由高电平转换为低电平。
4.根据权利要求1所述的电路，其特征在于，当高电平代表复位，低电平代表释放复位时，在权利要求1所述电路的基础上将第一与非门(13)、第二与非门(15)分别替换为第二或非门(23)、第三或非门(25)，并将第一或非门(16)替换为第三与非门(26)，其中：
所述电源电压检测电路(10)，其输出端接第二或非门(23)的第二输入端；
所述延时电路(11)，其输入端接第二或非门(23)的输出端，其输出端接第三与非门(26)的第一输入端和所述反相器(14)的输入端；
第二或非门(23)，其第一输入端接第三或非门(25)的输出端，其第二输入端接所述电源电压检测电路(10)的输出端，其输出端接所述延时电路(11)的输入端、第三或非门(25)的第二输入端和第三与非门(26)的第二输入端；
所述反相器(14)，其输入端接所述延时电路(11)的输出端，其输出端接第三或非门(25)的第一输入端；
第三或非门(25)，其第一输入端接所述反相器(14)的输出端，其第二输入端接第二或非门(23)的输出端，其输出端接第二或非门(23)的第一输入端；
所述第三与非门(26)，其第一输入端接所述延时电路(11)的输出端，其第二输入端接第二或非门(23)的输出端，其输出端为复位信号输出。
5.根据权利要求4所述的电路，其特征在于，所述电源电压检测电路(10)检测电源电压，当电源电压低于检测点电压时，其输出为高电平，当电源电压高于检测点电压时，其输出为低电平。
6.根据权利要求4所述的电路，其特征在于，所述延时电路(11)对输入信号进行延时，在稳定状态下，延时电路的输出信号与输入信号相同，当输入信号发生由低电平到高电平的转换时，延时电路的输出信号等待任意一段时间后，再由低电平转换为高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210595914.8A CN103916108B (zh) | 2012-12-28 | 2012-12-28 | 具有长上电复位延时和短下电响应时间的上电复位电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210595914.8A CN103916108B (zh) | 2012-12-28 | 2012-12-28 | 具有长上电复位延时和短下电响应时间的上电复位电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103916108A CN103916108A (zh) | 2014-07-09 |
| CN103916108B true CN103916108B (zh) | 2017-05-17 |
Family
ID=51041547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210595914.8A Active CN103916108B (zh) | 2012-12-28 | 2012-12-28 | 具有长上电复位延时和短下电响应时间的上电复位电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103916108B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105720957B (zh) * | 2016-01-25 | 2018-09-28 | 中国电子科技集团公司第二十四研究所 | 控制线上电状态产生电路 |
| CN109560795A (zh) * | 2017-09-27 | 2019-04-02 | 深圳市汇春科技股份有限公司 | 一种低压复位电路 |
| CN110429930B (zh) * | 2019-08-29 | 2024-05-14 | 广东华芯微特集成电路有限公司 | 下电复位电路及电源装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022272A (zh) * | 2006-03-26 | 2007-08-22 | 珠海炬力集成电路设计有限公司 | 上电复位电路 |
| US20080100351A1 (en) * | 2006-10-31 | 2008-05-01 | Hynix Semiconductor Inc. | Power-on reset circuit |
| CN101588167A (zh) * | 2009-06-18 | 2009-11-25 | 广州润芯信息技术有限公司 | 上电复位和欠压关断电路 |
| CN102131328A (zh) * | 2010-12-24 | 2011-07-20 | 苏州华芯微电子股份有限公司 | 一种led驱动芯片的上电电路 |
| CN102710241A (zh) * | 2012-05-08 | 2012-10-03 | 卓捷创芯科技（深圳）有限公司 | 一种无源射频识别上电复位电路及无源射频识别标签 |
-
2012
- 2012-12-28 CN CN201210595914.8A patent/CN103916108B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022272A (zh) * | 2006-03-26 | 2007-08-22 | 珠海炬力集成电路设计有限公司 | 上电复位电路 |
| US20080100351A1 (en) * | 2006-10-31 | 2008-05-01 | Hynix Semiconductor Inc. | Power-on reset circuit |
| CN101588167A (zh) * | 2009-06-18 | 2009-11-25 | 广州润芯信息技术有限公司 | 上电复位和欠压关断电路 |
| CN102131328A (zh) * | 2010-12-24 | 2011-07-20 | 苏州华芯微电子股份有限公司 | 一种led驱动芯片的上电电路 |
| CN102710241A (zh) * | 2012-05-08 | 2012-10-03 | 卓捷创芯科技（深圳）有限公司 | 一种无源射频识别上电复位电路及无源射频识别标签 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103916108A (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8823209B2 (en) | Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure | |
| CN102394628B (zh) | 电平转换器与相关的输入/输出缓冲器 | |
| NL2010447B1 (en) | Scan flip-flop, method thereof and devices having the same. | |
| US20090315399A1 (en) | Semiconductor device | |
| US8643411B1 (en) | System for generating gated clock signals | |
| CN100508391C (zh) | 消除信号毛刺的装置和方法 | |
| KR101317112B1 (ko) | 낮은 클록 에너지, 완전 정적 래치 회로 | |
| CN103916108B (zh) | 具有长上电复位延时和短下电响应时间的上电复位电路 | |
| US8860468B1 (en) | Clock multiplexer | |
| CN103677189A (zh) | 半导体装置 | |
| JP4494390B2 (ja) | チップ及びシステム | |
| CN102185305B (zh) | 高可靠性电源钳位esd保护电路 | |
| TW201340603A (zh) | 應用於電子裝置之電源開關模組、電壓產生電路與電源控制方法 | |
| CN201479095U (zh) | 一种开关机电路 | |
| CN109669524B (zh) | 芯片的上电复位电路 | |
| CN100521433C (zh) | 过热保护电路与系统电路板 | |
| CN103095289A (zh) | 一种信号延迟控制电路 | |
| US20160179713A1 (en) | Semiconductor integrated circuit and device detection system provided with the same | |
| CN102831934A (zh) | 进入asram芯片内部测试模式的方法 | |
| CN111522593B (zh) | 具有高适应性的芯片休眠唤醒控制系统及控制方法 | |
| CN101154938A (zh) | 电源启始重置电路 | |
| TW201909558A (zh) | 具有旁路之位準位移器 | |
| CN100412754C (zh) | 电源电压产生电路 | |
| CN102394612B (zh) | 基于低压检测功能的复位电路 | |
| US8525566B2 (en) | Glitch hardened flop repeater |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building, Applicant after: Beijing CEC Huada Electronic Design Co., Ltd. Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer Applicant before: Beijing CEC Huada Electronic Design Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |