CN108305659A - 非易失存储器擦写电压的斜率控制电路及非易失存储器 - Google Patents

非易失存储器擦写电压的斜率控制电路及非易失存储器 Download PDF

Info

Publication number
CN108305659A
CN108305659A CN201810162598.2A CN201810162598A CN108305659A CN 108305659 A CN108305659 A CN 108305659A CN 201810162598 A CN201810162598 A CN 201810162598A CN 108305659 A CN108305659 A CN 108305659A
Authority
CN
China
Prior art keywords
transistor
voltage
charge pump
clock signal
nonvolatile storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810162598.2A
Other languages
English (en)
Other versions
CN108305659B (zh
Inventor
陈永耀
刘耀平
赵强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201810162598.2A priority Critical patent/CN108305659B/zh
Publication of CN108305659A publication Critical patent/CN108305659A/zh
Application granted granted Critical
Publication of CN108305659B publication Critical patent/CN108305659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

本发明公开了一种非易失存储器擦写电压的斜率控制电路及非易失存储器，其中斜率控制电路包括电荷泵、电荷泵时钟控制单元和检测单元，电荷泵用于生成目标电压，检测单元用于根据接收到的脉冲时钟信号将目标电压生成检测电压，电荷泵时钟控制单元用于将检测电压与参考电压比较，并根据比较结果将接收的电荷泵时钟信号输出至电荷泵的时钟输入端。本发明可通过调整检测电容、参考电压或脉冲时钟信号的周期，就可控制电压的上升斜率，且电荷泵输出无直流功耗，效率高。

Description

非易失存储器擦写电压的斜率控制电路及非易失存储器
技术领域
本发明涉及电子技术领域，特别涉及一种非易失存储器擦写电压的斜率控制电路及非易失存储器。
背景技术
现有NVM(Non-volatile Memory，非易失存储器)结构当中，不论是EEPROM(带电可擦写可编程读写存储器)还是FLASH(闪存)，存储单元都是基于FOLTOX(Floating-gateTunnel Oxide，浮栅)结构，如图1所示，栅极G、漏极D和源极S，利用FN(Flowler Nordheim)隧穿对浮栅进行充放电，在进行循环擦写的过程当中，载流子穿过SiO2(二氧化硅)层进入浮栅的时候，其SiO2层会产生退化导致NVM的存储单元最终失效，其物理原因是当电子穿越SiO2的时候有一定几率和SiO2内部晶格进行碰撞，导致内部产生缺陷，当缺陷积累到一定数量的时候，SiO2层出现电流通路，存储单元就会失效。如果穿越SiO2层时，通过降低载流子的能量，可以有效地降低碰撞之后SiO2层的损伤。因此为了到达电荷所带的能量最小，主要方式是控制擦写高压上升斜率，让势垒两端电压Vtunneling保持比较低的电压值。
发明内容
本发明要解决的技术问题是为了克服现有技术中存储单元的擦写电压未进行斜率控制，擦写电压容易造成浮栅的SiO2层损坏而导致存储单元失效的缺陷，提供一种非易失存储器擦写电压的斜率控制电路及非易失存储器。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种非易失存储器擦写电压的斜率控制电路，其特点是，包括电荷泵、电荷泵时钟控制单元和检测单元；所述电荷泵用于生成目标电压；所述检测单元用于根据接收到的脉冲时钟信号将所述目标电压生成检测电压；所述电荷泵时钟控制单元用于将所述检测电压与参考电压比较，并根据比较结果将接收的电荷泵时钟信号输出至所述电荷泵的时钟输入端。
较佳地，所述检测单元包括检测电容和开关管，所述检测电容的一端接收所述目标电压，所述检测电容的另一端与所述开关管的漏极连接后作为所述检测电压的输出端，所述开关管的栅极接收所述脉冲时钟信号，所述开关管的源极连接参考地。
较佳地，所述电荷泵时钟控制单元包括比较器和输出控制单元，所述比较器的两个输入端分别接收所述检测电压和所述参考电压，所述比较器的输出端与所述输出控制单元电连接，所述输出控制单元用于在所述检测电压小于所述参考电压时，将所述电荷泵时钟信号输出至所述电荷泵的时钟输入端。
较佳地，所述输出控制单元包括第一与门，所述比较器的输出端与所述第一与门的一个输入端连接，所述第一与门的另一个输入端接收所述电荷泵时钟信号，所述第一与门的输出端与所述电荷泵的时钟输入端连接。
较佳地，所述比较器包括迟滞比较器。
较佳地，所述比较器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；
所述第一晶体管的漏极分别与所述第一晶体管的栅极、所述第二晶体管的栅极连接后接收参考电流；
所述第二晶体管的漏极分别与所述第三晶体管的源极、所述第四晶体管的源极连接；
所述第三晶体管的漏极分别与所述第七晶体管的栅极、所述第八晶体管的栅极、所述第八晶体管的漏极、所述第九晶体管的栅极、所述第十晶体管的漏极连接；
所述第四晶体管的漏极分别与所述第九晶体管的漏极、所述第十晶体管的栅极、所述第十一晶体管的栅极、所述第十一晶体管的漏极、所述第十二晶体管的栅极连接；
所述第七晶体管的漏极分别与所述第五晶体管的漏极、所述第五晶体管的栅极、所述第六晶体管的栅极连接；
所述第三晶体管的栅极作为所述比较器的负输入端，所述第四晶体管的栅极作为所述比较器的正输入端，所述第十二晶体管的漏极与所述第六晶体管的漏极连接后作为所述比较器的输出端；
所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极、所述第十晶体管的源极、所述第十一晶体管的源极、所述第十二晶体管的源极均连接到工作电源的正端；
所述第一晶体管的源极、所述第二晶体管的源极、所述第五晶体管的源极、所述第六晶体管的源极均连接到所述工作电源的负端。
较佳地，所述电荷泵包括Dickson电荷泵，其中Dickson电荷泵可优选电容器和开关管的电路形式。
较佳地，所述Dickson电荷泵的阶数为16或18。
较佳地，所述斜率控制电路还包括脉冲发生单元，所述脉冲发生单元用于将接收的斜率时钟信号生成所述脉冲时钟信号。
较佳地，所述脉冲发生单元包括微分电路和脉冲整形电路；所述微分电路用于接收所述斜率时钟信号，并根据所述斜率时钟信号生成微分信号；所述脉冲整形电路用于对所述微分信号整形以生成所述脉冲时钟信号。
较佳地，所述微分电路包括微分电阻和微分电容器，所述脉冲整形电路包括第一反相器；
所述微分电阻的一端接收所述斜率时钟信号，所述微分电阻的另一端分别与所述微分电容器的一端、所述第一反相器的输入端连接，所述微分电容器的另一端连接参考地；所述第一反相器的输出端输出所述脉冲时钟信号。
较佳地，所述脉冲整形电路还包括第二反相器、第三反相器和第二与门；
所述第二反相器的输入端接收所述斜率时钟信号，所述第二反相器的输出端与所述微分电阻的一端连接，所述微分电阻的另一端分别与所述微分电容器的一端、所述第一反相器的输入端连接，所述微分电容器的另一端连接参考地，所述第一反相器的输出端与所述第三反相器的输入端连接，所述第二与门的一个输入端与所述第三反相器的输出端连接，所述第二与门的另一个输入端接收所述斜率时钟信号，所述第二与门的输出端输出所述脉冲时钟信号。
较佳地，所述脉冲时钟信号的高电平宽度不大于100ns。
本发明还提供一种非易失存储器，其特点是，包括存储单元和前述任一项非易失存储器擦写电压的斜率控制电路，所述电荷泵的输出端与所述存储单元电连接，所述目标电压用于作为所述存储单元的擦写电压。
本发明的积极进步效果在于：本发明通过调整动态监测电容和基准电压，以及时钟周期就可以控制电压斜率，并且本发明的电路结构通过电荷泵输出无直流功耗，提高了效率。
附图说明
图1为现有技术中非易失存储器的存储单元的浮栅结构示意图。
图2为本发明的实施例1的非易失存储器擦写电压的斜率控制电路的结构示意图。
图3为本发明的实施例1的非易失存储器擦写电压的斜率控制电路的结构示意图。
图4为本发明的实施例1中脉冲时钟信号控制生成目标电压的示意图。
图5为本发明的实施例1中目标电压的斜率示意图。
图6为本发明的实施例1中脉冲发生单元的电路图。
图7为本发明的实施例1中比较器的电路图。
图8为本发明的实施例1中电荷泵的电路图。
图9为本发明的实施例2的非易失存储器的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图2所示，本实施例涉及的非易失存储器擦写电压的斜率控制电路，所述斜率控制电路1包括电荷泵11、电荷泵时钟控制单元12和检测单元13，电荷泵11用于生成目标电压VPP，检测单元13用于根据接收到的脉冲时钟信号CLK_PULSE将目标电压VPP生成检测电压Vdet，电荷泵时钟控制单元12用于将检测电压Vdet与参考电压VREF比较，并根据比较结果将接收的电荷泵时钟信号CLK_PUMP输出至电荷泵11的时钟输入端CLKIN。
具体实施中，脉冲时钟信号CLK_PULSE优选窄脉冲信号，鉴于斜率时钟信号CLK_RAMP一般都为类似于方波的时钟信号，这时可采用脉冲发生单元14将接收到的斜率时钟信号CLK_RAMP生成脉冲时钟信号CLK_PULSE，即斜率控制电路1还包括脉冲发生单元14，脉冲发生单元14用于接收斜率时钟信号CLK_RAMP，并根据斜率时钟信号CLK_RAMP生成脉冲时钟信号CLK_PULSE。
本实施例中，电荷泵时钟控制单元12根据比较结果控制电荷泵时钟信号CLK_PUMP输出至电荷泵11，具体实施时，如图3所示，电荷泵时钟控制单元12包括比较器121和输出控制单元122，比较器121的两个输入端分别接收检测电压Vdet和参考电压VREF，比较器121的输出端与输出控制单元122电连接，输出控制单元122用于在检测电压Vdet超小于参考电压VREF时，将电荷泵时钟信号CLK_PUMP输出至电荷泵11的时钟输入端。这样，在检测电压Vdet低于参考电压VREF时，电荷泵时钟控制单元12就让电荷泵时钟信号CLK_PUMP输出至电荷泵11的时钟输入端CLKIN，这时电荷泵11在电荷泵时钟信号CLK_PUMP的作用下将输出逐步上升的目标电压VPP，而在检测电压Vdet高于参考电压VREF时，不再让电荷泵时钟信号CLK_PUMP输出至电荷泵11的时钟输入端CLKIN，这时电荷泵11由于没有电荷泵时钟信号CLK_PUMP，输出的目标电压VPP就不再上升。这样在周期性的脉冲时钟信号CLK_PULSE控制下，重复上述过程，实现脉冲时钟信号CLK_PULSE间接控制电荷泵11，从而有效地控制目标电压VPP的上升斜率。
本实施例中，为让检测单元13能有效地根据脉冲时钟信号CLK_PULSE将目标电压VPP生成检测电压Vdet，并让检测电压Vdet与参考电压VREF的比较结果能够跟随脉冲时钟信号CLK_PULSE的控制而变化，具体实施时，检测单元13可采用充放电电路，从而可在脉冲时钟信号CLK_PULSE的控制下，比如在充电阶段能将目标电压VPP有效地转换为检测电压Vdet，使得检测电压Vdet跟随目标电压VPP的上升而较快地超过参考电压VREF，而在放电阶段能让检测电压Vdet快速地低于参考电压VREF，这样在电荷泵时钟信号CLK_PUMP的作用下，电荷泵11输出的目标电压VPP下降得也不多。
具体实施时，如图3所示，检测单元13包括检测电容Cdet和开关管M0，检测电容Cdet的一端接收目标电压VPP，检测电容Cdet的另一端与开关管M0的漏极连接后作为检测电压Vdet的输出端，开关管M0的栅极接收脉冲时钟信号CLK_PULSE，开关管M0的源极连接参考地GND。
这里，开关管M0优选NMOS管，这样当脉冲时钟信号CLK_PULSE为高电平时，开关管M0导通，检测电压Vdet变为零(相对于参考地GND)，检测电容Cdet的电荷通过开关管M0放电，使得电荷泵11输出的目标电压VPP出现下降(如图4中的下降段)，但由于检测电压Vdet变为零而低于参考电压VREF，这时电荷泵时钟控制单元12就将电荷泵时钟信号CLK_PUMP输出到电荷泵11，使得电荷泵11输出的目标电压VPP逐步上升(如图4中的上升段)；而当脉冲时钟信号CLK_PULSE为低电平时，开关管M0关断，这时目标电压VPP就对检测电容Cdet进行充电，使得检测电压Vdet也跟随目标电压VPP上升，这样在检测电压Vdet超过参考电平VREF时，电荷泵时钟控制单元12就不再将电荷泵时钟信号CLK_PUMP输出到电荷泵11，这样目标电压VPP将维持在某一电压值(如图4中的水平段)。因此，每一脉冲时钟信号CLK_PULSE后，目标电压VPP将按阶梯电压Vstep上升，这样经若干脉冲时钟信号CLK_PULSE控制后，即经一段时间Tramp后，目标电压VPP将受控地上升至目标值V0，如图5所示，从而目标电压VPP的斜率上升时间Tramp得到控制。
具体实施时，脉冲时钟信号CLK_PULSE的高电平宽度不大于100ns，这样可有效地降低目标电压VPP在放电阶段下降幅度。
具体实施时，如图6所示，脉冲发生单元14包括微分电路141和脉冲整形电路142；其中，微分电路141用于将接收的斜率时钟信号CLK_RAMP生成微分信号；脉冲整形电路142用于对所述微分信号整形以生成脉冲时钟信号CLK_PULSE。这样占空比较大的斜率时钟信号CLK_RAMP，通过微分电路141产生宽度很窄的所述微分信号，再通过脉冲整形电路142将所述微分信号整形为窄脉冲信号，保证了脉冲时钟信号CLK_PULSE具有较窄的高电平宽度，从而保证脉冲时钟信号CLK_PULSE在控制检测单元13产生检测电压Vdet时不会导致目标电压VPP下降幅度过大。
进一步，为简化电路，微分电路141采用阻容微分电路，脉冲整形电路142采用反相器电路形式。具体地，微分电路141包括微分电阻R1和微分电容器C1，脉冲整形电路142包括第一反相器A1；其中，微分电阻R1的一端接收斜率时钟信号CLK_RAMP，微分电阻R1的另一端分别与微分电容器C1的一端、第一反相器A1的输入端连接，微分电容器C1的另一端连接参考地；第一反相器A1的输出端输出脉冲时钟信号CLK_PULSE。这样，脉冲时钟信号CLK_PULSE的高电平宽度可通过调整阻容微分电路的参数进行控制。
更进一步，为提高脉冲整形电路142对信号的整形性能和抗干扰性，脉冲整形电路142还包括第二反相器A2、第三反相器A3和第二与门U2；其中，第二反相器A2的输入端接收斜率时钟信号CLK_RAMP，第二反相器的输出端与微分电阻R1的一端连接，微分电阻R1的另一端分别与微分电容器C1的一端、第一反相器A1的输入端连接，微分电容器C1的另一端连接参考地GND，第一反相器A2的输出端与第三反相器A3的输入端连接，第二与门U2的一个输入端与第三反相器A3的输出端连接，第二与门U2的另一个输入端接收斜率时钟信号CLK_RAMP，第二与门U2的输出端输出脉冲时钟信号CLK_PULSE。
具体实施时，输出控制单元122包括第一与门U1，比较器121的输出端与第一与门U1的一个输入端连接，第一与门U1的另一个输入端接收电荷泵时钟信号CLK_PUMP，第一与门U1的输出端与电荷泵11的时钟输入端连接。这样，通过简单的逻辑与，就能控制电荷泵11的工作时钟，即控制电荷泵时钟信号CLK_PUMP输出至电荷泵11的时钟输入端。
本实施例中，具体实施时，比较器121优选迟滞比较器，这样可利用迟滞特性，更有利于通过检测电压Vdet对电荷泵时钟信号CLK_PUMP的输出控制。
本实施例中，给出具有迟滞特性的比较器121的一种实施例方式，具体地，如图7所示，比较器121包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12；其中，第一晶体管M1的漏极分别与第一晶体管M1的栅极、第二晶体管M2的栅极连接后接收参考电流Iref，这里参考电流Iref作为第一晶体管M1和第二晶体管M2组成的电流镜的输入电流，可由外部恒流源产生；第二晶体管M2的漏极分别与第三晶体管M3的源极、第四晶体管M4的源极连接；第三晶体管M3的漏极分别与第七晶体管M7的栅极、第八晶体管M8的栅极、第八晶体管M8的漏极、第九晶体管M9的栅极、第十晶体管M10的漏极连接；第四晶体管M4的漏极分别与第九晶体管M9的漏极、第十晶体管M10的栅极、第十一晶体管M11的栅极、第十一晶体管M11的漏极、第十二晶体管M12的栅极连接；第七晶体管M7的漏极分别与第五晶体管M5的漏极、第五晶体管M5的栅极、第六晶体管M6的栅极连接；第三晶体管M3的栅极作为比较器121的负输入端用于接收检测电压Vdet，第四晶体管M4的栅极作为比较器121的正输入端用于接收参考电压VREF，第十二晶体管M12的漏极与第六晶体管M6的漏极连接后作为比较器121的输出端OUT；第七晶体管M7的源极、第八晶体管M8的源极、第九晶体管M9的源极、第十晶体管M10的源极、第十一晶体管M11的源极、第十二晶体管M12的源极均连接到工作电源的正端VDD；第一晶体管M1的源极、第二晶体管M2的源极、第五晶体管M5的源极、第六晶体管M6的源极均连接到工作电源的负端VSS。
本实施例中，电荷泵11优选Dickson电荷泵。具体实施时，所述Dickson电荷泵优选由电容器和开关管组成的电荷泵形式，具体地，如图8所示，所述Dickson电荷泵包括若干电容器和若干开关管，所述Dickson电荷泵的每一阶都包括电容器与开关管。另外，为产生非交叠时钟，所述Dickson电荷泵的时钟输入端CLKIN的信号可通过反相器A0产生180度的另一路时钟信号。进一步，可根据目标电压VPP和工作电源VDD优选所述Dickson电荷泵的阶数，比如所述Dickson电荷泵的阶数可优选16阶或18阶，以便于将较低的工作电源VDD泵至较高的目标电压VPP。
本实施例中，电荷泵11输出端没有直流功耗，这样电荷泵11输出的电流可全部得到应用，提高了效率。
实施例2
如图9所示，本实施例涉及的非易失存储器，包括存储单元2和实施例1中所述的斜率控制电路1，电荷泵11的输出端与存储单元2电连接，目标电压VPP用于作为存储单元2的擦写电压。这里，将存储单元2等效为斜率控制电路1的负载电容Cload。
这样，在上电时，检测电压Vdet的初始电压为零电平，比较器121的输出使能第一与门U1，使得电荷泵时钟信号CLK_PUMP输出至电荷泵11的时钟输入端CLKIN，电荷泵11启动，目标电压VPP上升，通过检测电容Cdet使得检测电压Vdet跟随目标电压VPP上升；当检测电压Vdet上升到参考电压VREF时，比较器121的输出关闭第一与门U1，使得电荷泵时钟信号CLK_PUMP不再输入到电荷泵11，那么电荷泵11就停止输出电流，目标电压VPP就保持在某一个电压值。这样通过脉冲时钟信号CLK_PULSE的高电平，控制开关管M0导通，使得Vdet变为零电平，这时检测电容Cdet和负载电容Cload进行电荷分享，目标电压VPP将下降由于检测电压Vdet为零电平而小于参考电压VREF，电荷泵11重新启动，目标电压VPP再次上升，又直到Vdet超过参考电压VREF为止，如此往复，直到目标电压VPP到达擦写电压。
这样，脉冲时钟信号CLK_PULSE的每个周期，上升电压Vstep满足：
因此，根据电路分析，目标电压VPP满足：
即目标电压VPP满足：
其中，T为脉冲时钟信号CLK_PULSE的时钟周期，也为斜率时钟信号CLK_RAMP的时钟周期；Tramp为目标电压达到目标值V0所需时间。
因此，根据存储单元2对目标电压VPP和时间Tramp的要求，可通过调整检测电容Cdet、参考电压VREF或斜率时钟信号CLK_RAMP的时钟周期T，就可以获得存储单元2所需要的擦写电压，且目标电压VPP的斜率得到有效控制，确保了存储单元2的工作可靠性。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (14)

1.一种非易失存储器擦写电压的斜率控制电路，其特征在于，包括电荷泵、电荷泵时钟控制单元和检测单元；
所述电荷泵用于生成目标电压；
所述检测单元用于根据接收到的脉冲时钟信号将所述目标电压生成检测电压；
所述电荷泵时钟控制单元用于将所述检测电压与参考电压比较，并根据比较结果将接收的电荷泵时钟信号输出至所述电荷泵的时钟输入端。
2.如权利要求1所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述检测单元包括检测电容和开关管，所述检测电容的一端接收所述目标电压，所述检测电容的另一端与所述开关管的漏极连接后作为所述检测电压的输出端，所述开关管的栅极接收所述脉冲时钟信号，所述开关管的源极连接参考地。
3.如权利要求1所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述电荷泵时钟控制单元包括比较器和输出控制单元，所述比较器的两个输入端分别接收所述检测电压和所述参考电压，所述比较器的输出端与所述输出控制单元电连接，所述输出控制单元用于在所述检测电压小于所述参考电压时，将所述电荷泵时钟信号输出至所述电荷泵的时钟输入端。
4.如权利要求3所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述输出控制单元包括第一与门，所述比较器的输出端与所述第一与门的一个输入端连接，所述第一与门的另一个输入端接收所述电荷泵时钟信号，所述第一与门的输出端与所述电荷泵的时钟输入端连接。
5.如权利要求3所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述比较器包括迟滞比较器。
6.如权利要求5所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述比较器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；
所述第一晶体管的漏极分别与所述第一晶体管的栅极、所述第二晶体管的栅极连接后接收参考电流；
所述第二晶体管的漏极分别与所述第三晶体管的源极、所述第四晶体管的源极连接；
所述第三晶体管的漏极分别与所述第七晶体管的栅极、所述第八晶体管的栅极、所述第八晶体管的漏极、所述第九晶体管的栅极、所述第十晶体管的漏极连接；
所述第四晶体管的漏极分别与所述第九晶体管的漏极、所述第十晶体管的栅极、所述第十一晶体管的栅极、所述第十一晶体管的漏极、所述第十二晶体管的栅极连接；
所述第七晶体管的漏极分别与所述第五晶体管的漏极、所述第五晶体管的栅极、所述第六晶体管的栅极连接；
所述第三晶体管的栅极作为所述比较器的负输入端，所述第四晶体管的栅极作为所述比较器的正输入端，所述第十二晶体管的漏极与所述第六晶体管的漏极连接后作为所述比较器的输出端；
所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极、所述第十晶体管的源极、所述第十一晶体管的源极、所述第十二晶体管的源极均连接到工作电源的正端；
所述第一晶体管的源极、所述第二晶体管的源极、所述第五晶体管的源极、所述第六晶体管的源极均连接到所述工作电源的负端。
7.如权利要求1所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述电荷泵包括Dickson电荷泵。
8.如权利要求7所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述Dickson电荷泵的阶数为16或18。
9.如权利要求1所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述斜率控制电路还包括脉冲发生单元，所述脉冲发生单元用于将接收的斜率时钟信号生成所述脉冲时钟信号。
10.如权利要求9所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述脉冲发生单元包括微分电路和脉冲整形电路；
所述微分电路用于接收所述斜率时钟信号，并根据所述斜率时钟信号生成微分信号；
所述脉冲整形电路用于对所述微分信号整形以生成所述脉冲时钟信号。
11.如权利要求10所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述微分电路包括微分电阻和微分电容器，所述脉冲整形电路包括第一反相器；
所述微分电阻的一端接收所述斜率时钟信号，所述微分电阻的另一端分别与所述微分电容器的一端、所述第一反相器的输入端连接，所述微分电容器的另一端连接参考地；所述第一反相器的输出端输出所述脉冲时钟信号。
12.如权利要求11所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述脉冲整形电路还包括第二反相器、第三反相器和第二与门；
所述第二反相器的输入端接收所述斜率时钟信号，所述第二反相器的输出端与所述微分电阻的一端连接，所述微分电阻的另一端分别与所述微分电容器的一端、所述第一反相器的输入端连接，所述微分电容器的另一端连接参考地，所述第一反相器的输出端与所述第三反相器的输入端连接，所述第二与门的一个输入端与所述第三反相器的输出端连接，所述第二与门的另一个输入端接收所述斜率时钟信号，所述第二与门的输出端输出所述脉冲时钟信号。
13.如权利要求1所述的非易失存储器擦写电压的斜率控制电路，其特征在于，所述脉冲时钟信号的高电平宽度不大于100ns。
14.一种非易失存储器，其特征在于，包括存储单元和如权利要求1至13中任一项所述的非易失存储器擦写电压的斜率控制电路，所述电荷泵的输出端与所述存储单元电连接，所述目标电压用于作为所述存储单元的擦写电压。
CN201810162598.2A 2018-02-27 2018-02-27 非易失存储器擦写电压的斜率控制电路及非易失存储器 Active CN108305659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810162598.2A CN108305659B (zh) 2018-02-27 2018-02-27 非易失存储器擦写电压的斜率控制电路及非易失存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810162598.2A CN108305659B (zh) 2018-02-27 2018-02-27 非易失存储器擦写电压的斜率控制电路及非易失存储器

Publications (2)

Publication Number Publication Date
CN108305659A true CN108305659A (zh) 2018-07-20
CN108305659B CN108305659B (zh) 2020-08-25

Family

ID=62848822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810162598.2A Active CN108305659B (zh) 2018-02-27 2018-02-27 非易失存储器擦写电压的斜率控制电路及非易失存储器

Country Status (1)

Country Link
CN (1) CN108305659B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110879346A (zh) * 2018-09-06 2020-03-13 恩智浦有限公司 用于检测对产品的篡改的系统和方法
CN110930933A (zh) * 2018-09-04 2020-03-27 合肥捷达微电子有限公司 异形边缘显示装置及其显示亮度调整方法
CN113053442A (zh) * 2021-03-18 2021-06-29 华南师范大学 低功耗eeprom存储器
CN115037149A (zh) * 2022-08-11 2022-09-09 深圳市微源半导体股份有限公司 负压电荷泵电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091613A (en) * 1998-04-21 2000-07-18 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device having a multi-step pulse generation circuit
JP2003339156A (ja) * 2002-05-20 2003-11-28 Denso Corp 昇圧回路
US20080007321A1 (en) * 2006-07-06 2008-01-10 Stmicroelectronics S.R.L. Control integrated circuit for a charge pump
CN102457178A (zh) * 2010-10-25 2012-05-16 北京兆易创新科技有限公司 一种电荷泵升压速度控制装置
CN104518663A (zh) * 2014-07-18 2015-04-15 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路
CN104615183A (zh) * 2014-12-30 2015-05-13 上海华虹宏力半导体制造有限公司 操作电压的控制电路及其控制方法、存储器
CN105869676A (zh) * 2015-02-09 2016-08-17 力晶科技股份有限公司 电压产生电路、调节器电路及半导体存储装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091613A (en) * 1998-04-21 2000-07-18 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device having a multi-step pulse generation circuit
JP2003339156A (ja) * 2002-05-20 2003-11-28 Denso Corp 昇圧回路
US20080007321A1 (en) * 2006-07-06 2008-01-10 Stmicroelectronics S.R.L. Control integrated circuit for a charge pump
CN102457178A (zh) * 2010-10-25 2012-05-16 北京兆易创新科技有限公司 一种电荷泵升压速度控制装置
CN104518663A (zh) * 2014-07-18 2015-04-15 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路
CN104615183A (zh) * 2014-12-30 2015-05-13 上海华虹宏力半导体制造有限公司 操作电压的控制电路及其控制方法、存储器
CN105869676A (zh) * 2015-02-09 2016-08-17 力晶科技股份有限公司 电压产生电路、调节器电路及半导体存储装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110930933A (zh) * 2018-09-04 2020-03-27 合肥捷达微电子有限公司 异形边缘显示装置及其显示亮度调整方法
CN110879346A (zh) * 2018-09-06 2020-03-13 恩智浦有限公司 用于检测对产品的篡改的系统和方法
CN110879346B (zh) * 2018-09-06 2024-04-23 恩智浦有限公司 用于检测对产品的篡改的系统和方法
CN113053442A (zh) * 2021-03-18 2021-06-29 华南师范大学 低功耗eeprom存储器
CN113053442B (zh) * 2021-03-18 2024-04-02 华南师范大学 低功耗eeprom存储器
CN115037149A (zh) * 2022-08-11 2022-09-09 深圳市微源半导体股份有限公司 负压电荷泵电路
CN115037149B (zh) * 2022-08-11 2022-11-04 深圳市微源半导体股份有限公司 负压电荷泵电路

Also Published As

Publication number Publication date
CN108305659B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN108305659A (zh) 非易失存储器擦写电压的斜率控制电路及非易失存储器
US5801987A (en) Automatic transition charge pump for nonvolatile memories
TWI239437B (en) Variable charge pump circuit with dynamic load
CN105958817B (zh) 一种电荷泵
US7542351B2 (en) Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
US20080191786A1 (en) High voltage generation circuit and method for generating high voltage
US9553506B1 (en) Charge pump strength calibration and screening in circuit design
KR940011637B1 (ko) 영속성 메모리 회로
US20160012900A1 (en) Semiconductor device
CN106384605B (zh) 一种低功耗非易失性电子可编程存储器
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
CN206060529U (zh) 一种电荷泵
US8743648B2 (en) Internal power source voltage generating circuit of semiconductor memory and method for generating internal power source voltage
TW417280B (en) A voltage generation circuit of a semiconductor memory device
JP3609268B2 (ja) 昇圧電圧発生回路及びこれを用いた不揮発性半導体記憶装置
CN102568592B (zh) 非易失性存储器及其数据读取方法
CN104362847A (zh) 一种数字控制上升时间和斜率的电荷泵电路
CN111934542B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
CN105336371B (zh) 非易失性存储器的电压控制电路及其控制方法
US6285243B1 (en) High-voltage charge pump circuit
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
CN108039188A (zh) 一种非易失三维存储器的控制电路
US8593874B2 (en) Voltage generation circuit which is capable of reducing circuit area
CN111681698A (zh) 正负电压生成电路
CN107707115A (zh) 电压控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant