KR940011637B1 - 영속성 메모리 회로 - Google Patents

Abstract

내용 없음.

Description

영속성 메모리 회로

제1도는 종래의 영속성 저장 노드를 도시한 도면.

제2도는 본 발명에 따라 구성된 보상 영속성 저장 셀을 도시한 도면.

제3도는 개선된 보상 영속성 저장 셀을 도시한 도면.

제4도는 영속성 자장 셀에 데이타를 저장하는 적용된 충전 시스템의 블럭 다이어그램.

제5(a)도 및 제5(b)도는 제4도의 시스템의 상세도.

제6도는 제4도 시스템에 사용된 충전 펌프 및 전류 조절기의 상세도.

* 도면의 주요부분에 대한 부호의 설명

160 : 플립플롭 170 : 비교기

180 : 바이어스된 플립플롭 210 : 발진기

본 발명의 분야는 영속성 집적 회로 메모리이다. 특히 이 분야는 개선된 신뢰도 특징을 갖도록 설계된 영속성 메모리 셀에 관한 것이다.

본 양수인인 로이스너, 구테르만, 프로브스팅, 다이어스에게 양도된 미국 특허 제4,510,584호에는 개선된 영속성 메모리 저장 셀 및 관련 회로가 기재되어 있다. 터널 산화형 단일 영속성 저장 노드에 관련된 문제는 터널 산화물의 얇은 층위에 유해한 변형이 생기지 않도록 터널 산화물을 통하여 충분히 낮은 포울러-노다임 전류를 얻는 것이다. 이러한 염려의 이유는 산화물에서의 트랩된 전류가 전계를 왜곡시키는 것이며, 충분히 큰 왜곡은 자계가 높아지게 하여 산화물이 파열된다.

영속성 저장 셀의 더 큰 신뢰도를 위하여, 터널 산화물내에 트랩된 전자를 보상하기 위하여 어느 주기에 걸에 저장에 증가를 제공하기 위하여 ; 또한, 전압의 갑작스런 변화에 의한 높은 자계 경도를 제거하기 위하여 저장 사이클동안 충분히 낮은 정전류를 유지하여 높은 전류 서어지를 피하기 위하여 ; 감지 및 여유를 위해 충분한 저 저장 전압을 갖는 것이 바람직하다.

종래의 기술에서, 포울러-노다임 소자의 부동 게이트상에 과도 충전을 저장하여 제조중에 다양한 편차를 보상할 필요가 있다. 이 과도 충전은 터널 산화물상에 변형을 초래하며, 결국은 영속성 저장 소자를 누설시키게 한다.

종래의 저장 셀은 통상적으로 확실한 저장을 위하여 요구되는 초과 전압을 발생시키기 위하여 큰 충전 펌프, 타이머(혹은 외부 커패시터를 가진), 집적 회로 칩상에 영속성 소자를 트랙하기가 어려운 고압 조절기를 요구한다.

본 발명은 전자 트래핑 과도 시간에 의해 초래되는 포울러-노다임 터널 산화물 특성에서의 처리 편차와 변화를 보상하기 위하여, 또 터널 산화물 상에 수용 가능한 낮은 변형을 제공하기 위하여 영속성 저장 노드상에 데이타를 저장하기 위하여 공급되는 충전 전류를 조절하기 위하여 적용 시스템을 갖는 개선된 영속성 메모리에 관한 것이다.

본 발명의 특징은 2개의 보상 저장 노드의 부동 게이트상에 최대 및 최소 전압을 표시하는 신호를 제공하는 회로의 사용이다.

제1도를 참조하면, 포울러-노다임 터널링을 사용하는 종래의 영속성 저장 셀이 도시되며, 여기서 영속성 노드(10)는 감지 트랜지스터(11)의 부동게이트이므로 감지 트랜지스터(11)는 노드(10)가 정극성 또는 부극성 충전일때 온되거나 오프된다. 충전은 종래의 심볼로 표시된 포울러-노다임 터널링 소자(14), (15)를 통하여 노드(10)로 흐름다. 노드(10)상에 정극성 충전을 저장할 필요가 있다면, 트랜지스터(11)가 재호출 작동중에 턴온되며, 그러면 고압선(31)은 통상적으로 20 또는 25볼트인 충분히 높은 전압으로 증가되며, 그 동안 노드(16)는 낮은 전압으로 유지된다. 저압 접속은 통상적으로 6개의 트랜지스터 스태틱 RAC 셀인 비영속성 저장 셀에, 선(105)을 통하여 트랜지스터(20)의 턴온에 의해 실행된다. 선(104)은 저장 셀에 보상 접속된다. 노드(16)가 접지 정도로 낮고, 선(31)이 높을때, 노드(10), 트랜지스터(11)의 게이트는 포울러-노다임 소자(14)의 커패시턴스와 노드(16), (10) 사이에 접속된 강제 결합 커패시터(13)에 의해 형성된 용량성 분주기에서 상대 커패시턴스에 의해 대략 결정될 전압까지 상승한다. 이 셀은 커패시터(13)와 소자(14)인 터널 산화층의 커패시턴스의 약 10배를 갖도록 설계되어, 부동 노드(10)를 노드(16)에 결합시킨다. 선(31)의 전압이 증가함에 따라, 전자는 공지의 포울러-노다음 처리에서 소자(14)의 산화층을 통한 터널링에 의해 부동 게이트(10)에서 떨어진다. 그 결과는 요구되는 바와 같이 부동 게이트(10)상에 순 정극성 충전이다.

트래지스터(11)가 턴 오프될 필요가 있다면, 부동 게이트(10)는 순 부극성 충전을 가져야만 한다. 이 경우에 노드(16)는 트랜지스터(18)를 턴 온하고 트랜지스터(20)를 턴 오프시켜서 고압선(31)에 접속된다. 그러면 선(104)은 하이가 되어 트랜지스터(134)와 (18)가 턴 온된다. 선(105)이 로우이면, 트랜지스터(135), (20)가 턴 오프된다. 도면에 생략된 종래의 회로를 사용하는 커패시터(19)의 예비 충전 및 용량성 부트 스트래핑에 의해, 노드(16)는 선(31)의 레벨가지 전압이 상승된다. 노드(10)는 커패시터(13)에 의해 제공되는 결합때문에 전압이 상승된다. 그러므로 전자는 트랜지스터(11)의 게이트에 소자(15)의 얇은 산화물을 통하여 접지로부터 떨어지며, 그래서 먼저의 저장 사이클로부터 존재할 정극성 충전을 취소하는 순 부극성 충전을 게이트에 남겨둔다.

저장 작동의 종료시에, 선(31)은 다시 접지되며, 트랜지스터(11)의 상태는 부동 게이트(10)상의 순 충전에 의해 결정된다. 저장 노드에서 저장된 데이타를 재호출할 필요가 있을때, 재호출 신호는 트랜지스터(17)를 턴온시키며, 감지 트랜지스터(11)의 상태(경우에 따라서 온, 오프)에 출력선(22)이 접속된다. 선(22)은 비영속성 저장 셀에 다시 접속된다.

이 특별한 저장 노드는 미국 특허 제4,510,584호에 상세히 기재되며, 다른 형태의 공지의 소자도 있다.

상술한 바와 같이, 영속성 저장 셀은 선(104), (105)을 통하여 통상의 비영속성 스태틱 RAM 저장 셀에 접속된다. 통상적으로, 비영속성 저장 셀은 내장 불균형을 가지도록 설계되어, 전원이 턴온될 때 셀이 프리셋트 상태에 있게 된다. 영속성 셀로부터 데이타를 재호출 할 때는, 이 프리셋트 상태를 극복하고 비영속성 셀의 상태를 부과할 필요가 있다. 따라서, 영속성 셀 상의 최소 요구는 비영속성 셀의 결함 상태를 극복할 수 있다. 특히, 트랜지스터(11)는 필요할때 충분히 단단하게 턴온되어 충분한 전류가 트랜지스터(11)를 통하여 통과하는 비영속성 셀의 반대 상태에 의해 주어진 저항을 극복하도록 트지스터(17)를 재호출한다.

영속성 셀의 통상적인 파라메터에 대하여는, 이 조건이 최소한 2와 3볼트 사이에서 양호한 호출을 제공하기 위하여 부동 게이트(10)상에 최소로 저장된 전압을 의미한다. 집적 회로의 공정에서 편차가 존재하므로, 제조 메모리에 대하여는 부동 게이트(10)상의 최악의 전압이 2 내지 3볼트의 범위에 있도록 설계된다. 이 조건은 차례로 충분한 충전이 모든 경우에 노드(10)상에 가해지도록 선(31)상의 전압에 대응하는 구속을 부과한다.

제2도를 참조하면, 도시된 회로는 제1도의 회로보다 좀더 양호한 형태의 데이타 재호출을 갖는다. 이 회로에서, 두개의 영속성 저장 노드가 있으면, 제1도와 비슷하고, 보상 형태로 약간 수정되어 접속된다. 동일 선(104), (105)은 통상의 스태틱 RAM 비영속성 저장 셀에 연결된다. 2개의 저장 노드는 도면의 좌·우측에 표시되며, 여기에서 제1도와 동일한 기능을 갖는 회로 소자는 대응 번호로 표시된다. 좌측에서는, 영속성 부동 게이트(110)가 결합 커패시터(113) 및 포울러-노다임 소자(114) 및 (115)에 접속되며, 제1도의 대응 부품과 동일 기능을 갖는다. 감지 트랜지스터(111)는 결핍 트랜지스터이며 개선 트랜지스터가 아니고 그 이류로 이후 기술된다. 노드(116)는 제1도의 경우와 같이 트랜지스터(118)를 통하여 고압 선(131) 또는 트랜지스터(112)를 통하여 접지에 결합된다. 커패시터(119)는 제1도의 회로에 제공된 커패시터(119)에 대해서는 트랜지스터(118)에 대하여 동일한 기능을 제공한다. 트랜지스터(102)는 2개의 노드를 절연시키는데 사용된다. 재호출 트랜지스터(117)는 제1도에 도시된 바와 같이 재호출 선(133)에 의하여 제어된다. 우측 회로는 보상 회로 소자에 대하여 동일한 참조 번호를 사용한다.

제2도의 회로와 같은 보상 시스템을 사용하는 기본 이점은 공정 편차가 보상 장치에 의해 완전히 보상되어 단일 저장 노드를 가진 안전한 여유를 제공할 필요가 없다는 것이다. 특히, 영속성 셀에서 대응 비영속성 셀에 데이타를 재호출하기 위하여, 필요한 것은 트랜지스터(111)의 하나가 다른 것보다 더 큰 정도로 턴온되어야 한다는 것이다. 2 내지 3볼트의 보상 데이타 상태 사이에서 최소 부동 게이트 전압 차동에 대한 종래의 요구 조건이 사라진다. 더구나 재호출의 가동 특성 때문에 제2도의 영속성 셀은 종래의 6개의 트랜지스터 스태틱 RAM 셀, NOR-게이트 랫치, NAND-게이트 랫치, 또는 마스터 슬레이브 플립플롭등과 같은 한쌍의 교차 접속된 인버터와 같은 전압 저장 셀에 접속된다.

제2도의 반과 제1도의 회로 사이에도 차이가 존재한다. 여기에서 감지 트랜지스터는 결핍 트랜지스터 이어서, 임계 전압 요구가 필요없다. 이러한 특징은 필요 없지만, 볼트에서 개선 트랜지스터의 임계 전압 V_T까지 존재하는 정극성 부동 게이트 전압의 데드 존을 제거하며, 정극성 또는 도전 부동 게이트 데이타 상태를 극복해야 한다. 계속하여. 데드 존의 부존재는 데이타를 저장하기 위하여 선(131)상에 위치될 고전압 레벨상에 대응감소를 발생한다.

특별한 경우에서, .8의 커패시턴스 비율을 갖는 부동 게이트(노드(110) 및 (120)에)에 대하여 통상의 제어 게이트(노드(116)와 (126)에)와 50옹스트롬의 터널 산화물 두께에 대하여, 선(131)상의 최대 전압의 적절한 값이 10볼트이다. 높은 포울러-노다임 토널링 도전에 의하여 약 5.5볼트로 클램프된 터널 소자 양단에 있는 최대 전압 차동으로서, 이것은 정극성 및 부극성으로 충전된 부동 게이트상에 +2.5V 및 -2.5V의 순 전압을 초래하며, 선(132)은 O볼트로 복귀된다. 단일 영속성 저장 노드에서, 2.5볼트 저장 레벨은 비영속성 소자를 극복하고 적절한 재호출을 확실하게 하기 위해 영속성 소자로부터 요구되는 전류 크기의 세부에 따라, 적절한 데이타 감지를 확실하게 하도록 하기에 충분하다. 제2도 회로의 경우에, 노드(110), (120)의 전압 +2.5V 및 -2.5V는 트랜지스터(111)가 턴온되는 정도에서 5볼트의 순 차이를 초래한다. 둘다 턴온되지만 하나는 턴온 이상 5볼트를 가지며, 따라서 재호출의 구동력에 상당한 차이를 초래한다.

이 영속성 저장 셀이 상당히 크고 1차 저장에 사용하는 이 셀의 응용이, 비교적 작은 수의 비트만이 저장될 경우에 한해서 제한된다는 것은 이 분야의 숙련자에 명백하다. 이하 기술되는 바와 같이 즉, 단일 저장 노드의 배열에서 기준 셀로서 이 셀의 응용이 더 있다.

제3도를 참조하면, 도시된 회로에는 다이어그램의 중심부에 5개의 추가 트랜지스터가 있는 제2도와 동일하다. 보상형 영속성 저장 노드는 2개의 영속성 노드상에 최소 및 최대 전압을 선(143), (153)에서 발생하도록 부가 회로가 제공된다. 최대 전압은 노드(110), (120)에서 접속된 병렬 트랜지스터(151)에 의해 제공된다. 전류는 트랜지스터(151)와 출력 선(153)을 통하여 선(131)으로부터 흐른다. 트랜지스터(151)가 다이오드로서 작용하므로, 선(153)상의 전압은 노드(110), (120)상의 전압보다 더 크다.

트랜지스터(141), (141')는 선(143)과 직렬 접속된다. 트랜지스터(142)상의

신호는 저장하기 바로전에 접지되도록 트랜지스터(141), (142') 사이에 예비 충전 노드(147)에만 사용된다. 직렬 접속 때문에, 선(143)상의 전압은 노드(110), (120)상에 저장된 2개의 전압중 작은 것에 의해 제한되어 최소 전압을 제공한다. 영속성 저장 노드상의 2개의 전압을 추적하는 2개의 신호는 이하 기술되는 바와 같이 개선된 신뢰성을 층진하고 간단화된 충전 회로의 사용을 위해 영속성 저장 노드에 충전 전류의 종결화를 제어하는 적용 회로에 사용된다.

이 과정의 지수 시간 종속성 때문에, 포울러-노다임 저장 노드(제1도의 10상에)상의 전압은 두 노드(110), (120)상의 전압이 서로 같은 점, 즉 선(143), (153)의 전압이 같은 점에서 근사값에 접근한다. 작동에서, 충전 공정은 최대 및 최소 전압 사이의 차이가 신뢰성 있는 감지와 최소 응력을 수반하는 고속 충전 시간 사이의 타협을 제공하기 위하여 선택되는 어떤 값에 도달할때 정지한다.

본 발명의 한 특징은 시간의 함수로서 선형 램프인 선(131)상에 전압을 발생하는 시스템이며, 따라서 영속성 저장 소자의 얇은 터널 산화물상에 최소 변형을 주어진 시간의 주어진 전송 충전에 대하여 발생한다. 이 선형 램프는 전류가 고압선(131)에 흐르는 것을 제어하는 슬루 레이트 조절기에 의해 조절되는 충전 펌프를 가지는 출력 배열, 톱니파상에 평판 스폿을 나타내지 않으며 2개의 보상 출력을 갖는 충전 펌프 발진기의 신규의 조합에 의해 발생된다. 충전 공정은, 제3도에 도시된 단일 보상 저장 셀인 기준 회로가 예정된 마진내에 선(143), (153)상에 최대 및 최소 전압을 발생할때 종결된다.

제4도를 참조하면, 저장 공정은 외부 논리로부터 오는 저장 및 저장(270) 및 (271)의 선상의 신호에 의해 개시화된다. 이 신호 트리거 플립플롭(160)은 완전히 대칭인 마스터-슬레이브 T-플립플롭이다. 플립플롭(160)은 차례로 제3도의 보상 영속성 저장 셀인 회로(101)의 상태를 반전시킨다. 영속성 저장 셀의 선(143), (153)은 선(143), (153)상의 전압이 충분히 폐쇄될때 상태를 변화시키는 비교기 회로(170)에 통과된다. 비교기(170)의 출력은 플립플롭(180)의 리셋트 입력에 접속된다. 플립플롭(180)은 내장 바이어스로 구성된 리셋트를 가진 마스커-슬레이브 플립플롭이며, 따라서 출력 Q가 선(182)에서 저압이고 선(183)의 출력

가 고압인 프리셋트 배열에서 턴온된다. 처음에 트랜지스터(184)는 선(183)에 의해 모두 턴온되며 시스템의 초기 턴온에서 선(153), (143), (131)을 접지로 방전시킨다. 저장 신호가 수신되면, 플립플롭(180)의 출력 Q는 하이로 되어, 선(131)상의 전압을 상승시키는 발진기(210)를 가동시키며, 동시에

출력이 로우로 되면, 트랜지스터(184)를 컷 오프하고 노드(131), (143), (153)를 상승시킨다. 기준 회로(101)에서의 부동게이트 전압이 충분히 높아서 선(143), (153)상의 전압이 프리셋트 크기내에 있을때, 비교기(170)는 발진기(210)를 무능화 시키고 전압 램프를 정지시키는 플립플롭(180)을 리셋트 시키고 선(131), (143) 및 (153)을 트랜지스터(184)를 통하여 방전시킨다. 이 공정의 이점은 선(131)상의 고압값과 그 고압값에 도달하는데 요구되는 시간이 공정의 편차와, 저장 기록을 가진 터널 산화물 특성의 변화에 적응하는 것이다. 시간이 가면, 일부 전자는 전압을 비효과적으로 만드는 터널 다이오드내에 트랩되며 기준 셀(101)는 자동적으로 이를 보상한다.

다수의 비트가 영속성 메모리에 저장될 경우에, 제3도와 유사한 보상 셀에 의해 그림자지는 모든 비트를 갖도록 하기에는 칩상에서는 불충분할 경우가 있다. 이 경우에, 제1도와 유사한 배열 셀이 사용되며, 기준 셀(101)는 제3도의 보상 셀이다. 본 발명의 많은 장점이 보유되며, 셀(101)은 배열내에 단일 노드 저장 셀에 적용되는 데이타 저장 사이클링 기록과 공정의 편차를 추적한다.

특별한 응용이 충분히 적은 비트를 포함하여 기준 셀(101)은 모든 저장 비트의 최소 및 최대의 아날로그 AND 및 OR에 의해 대체된다. 이 경우에, 선(131)상의 저장 전압은 어레이내의 최악의 경우와 실제 저장 비트에 의해 제어된다. 이 상황은 배열내의 분리된 보상 저장 노드내의 병렬 소스 플로우어 트랜지스터의 와이어된 OR된 선(153)의 전압을 가져서 수행되며 선(143)상의 전압은 다른 소스 플로우어의 직렬 조합이다. 이 경우, 제3도의 회로는 수정되어 최소 전압 체인의 트랜지스터가 직렬로 접속된다.

제4도의 적용 저장 루프의 사용은 집적 회로에 개선을 가져온다. 예를들면, 칩 내외에서 고압 조절기가 필요없다. 또한 저장 전압의 적용 길이를 제어하는 타이머가 필요없다. 이 회로는 공정 단계에서 발생된 터널 산화물 편차를 추적하고 보상한다. 이것은 또한 칩의 수명에 영향을 미치는 전자 트래핑을 보상한다. 이것은 터널 산화물을 통하여 충전 전송을 최소화 하며, 반면에 적절한 저장 마진을 확실히 하고, 공정 편차를 보상하기 위하여 과도 충전을 저장할 필요가 없으며 따라서 칩의 수명과 신뢰도를 개선한다.

저장 신호의 소스는 본 발명의 일부가 아니므로 설명하지 않는다. 통상적으로 영속성 메모리 집적 회로는 영속성 메모리에 저장된 데이타에 영속성 메모리에 셋트하기 위하여 전원이 턴온될때 재호출 신호를 필요로 한다. 또한 예를들면 전원 고장에 응답하여 발생되는 신호와 같은 시스템 논리에 의해 결정되는 저장 신호가 필요하다. 이 신호를 제공하는 회로는 종래의 회로이며 설명이 필요없다. 마찬가지로, 대칭 플립플롭(160)과 바이어스된 플립플롭(180)도 종래이면 공지되어 있다. 비교기 회로(170)도 공지회로이다.

충전 펌프 발진기(210)는 종래의 충전 펌프 발진기를 사용하는 것보다 다른 요구 조건을 만족한다. 이 응용을 위해, 선(13)상의 전압의 요구 조건은 크지 않아 포울러-노다임 터널링 산화물의 과응력을 피하기 위하여 고압원으로부터 오는 정전류보다 전압을 공급한다. 이 조건은 넓은 전압 범위에 걸쳐서 전류 흐름도 충전 펌프가 부드럽게 하는 발진기상의 요구 조건을 반영한다. 충전 펌프의 출력 전류는 시간적으로 전압의 변화율에 비례하고, 발진기 출력 파형은 보상 톱니파이다. 높은 충전 펌프 효율을 위하여, 톱니파 피크는 가능하면 Vcc에 가까와야 하며 충전 펌프의 가장 낮은 출력 임피던스를 위하여, 발진기 주파수는 최소화 되어야 한다. 즉, 톱니파형에 평탄 부분이 없고 최대값에 도달하자마자 감소해야 한다. 이러한 파형은 제5b도에 도시된 대칭 버퍼 회로(212)와 출력 선(209)상에 보상 출력을 발생하며 제4도의 선(182)상에 신호에 의해 가능화시키는 2개의 교차 접속된 NOR 게이트인 RS-랫치된 제5a, 제5b도의 회로에 의해 제공된다. 버퍼 회로(212)의 하나가 Vcc 프리셋트 값내에 있는 출력 전압에 도달할때, 비교기(213)는 상태를 변화시키고, RS-랫치로 리셋팅하고, 톱니파의 다른 위상으로 스위칭 한다. 특정한 실시예는 톱니파 피크와 Vcc 사이의 마진에 대한 0.1볼트의 값을 사용한다. 이 분야의 숙련자는 그 값을 적절히 선택할 수 있다. 선(215), (216) 사이의 출력은 보상 톱니파 신호이며, 한 위상은 피크에서 집지로 떨어지고, 다른 것은 임계 전압으로 전이된다. 제1위상은 제2위상이 피크에 도달할때까지 접지로 있게 된다.

2개의 출력 위상을 발생하는 버퍼 회로(212)는 용량성 부하를 나타내는 충전 펌프(240)를 구동한다. 이 상황에서의 위험은 버퍼의 출력 회로가 상태를 변화시킴에 따라 매우 큰 전류 서지를 가질 수 있다는 것이다. 주의가 미리 취해지지 않으면, 터널 산화물을 파괴하는 선(131)상의 전류에 유해한 서지를 발생시킬 전류 스파이크를 초래한다. 제5b도에 도시된 버퍼(212)의 특별한 배열은 이 위험을 피한다. 제5b도에서, 선(108)과 (209)은 랫치(211)로부터 입력이다. 선(108)이 로우이고 선(209)이 하이일때, 회로(212)는 톱니파 램프를 발생시키며(다른 위상은 접지된다), 이 경우에 트랜지스터(230)로 선(208)에 의해 턴 오프되며 그래서 출력 노드(21)가 풀업 트랜지스터, 결핍 트랜지스터(228), 개선 트랜지스터(229)에 의해 제어된다. 소형 내지 중간형인 결립 트랜지스터인 트랜지스터(228)에 대한 신호는 2개의 직렬 접속된 인버터(221), (225)에 의해 제어된다. 트랜지스터(222), (223)로 이루어진 인버터(221)는 제2인버터의 트랜지스터(227)의 게이트를 제어하도록 선(209)상의 정극성 전압에 응답한다. 인버터는 트랜지스터(224)에 대하여, 선(214)상의 제어신호에 의해 가동된다.

제2인버터의 출력은 트랜지스터(228)의 게이트를 제어하며 트랜지스터(226)의 소스에서 취해진다. 인버터(220) 및 (225)내의 트랜지스터의 크기 비율은 정극성 입력에는 느리게 응답하고 부극성 입력에는 빠르게 응답하도록 제어된다. 다른 시스템과는 다른 부하 커패시턴스의 조합은, 출력 풀업 트랜지스터, 출력 결핍 풀업 트랜지스터와 다르며, 인버터로부터 얻어진 비교적 약한 풀-업은 출력 위상의 형태와 상승 시간을 결정한다. 숙련자는 높은 선형성을 만들기 위해 파라메터를 조정하여 톱니파의 상승 형태를 테이퍼 할 수 있다. 선(215), (216)상의 2개의 보상 톱니파형

및

는 제6도에 도시된 바와 같이 충전 펌프(240)에 입력되며, 충전 펌프(240)는 선(215), (216)의 위상에 의한 변경에 의해 트리거 되는 다이오드 배열과 한쌍의 커패시터와 트랜지스터를 포함하는 모듈(253)을 갖는 멀티스테이지 펌프이다. 이의 단(253)은 소정의 전압 커패시터와 트랜지스터를 포함하는 모듈(253)을 갖는 멀티스테이지 펌프이다. 이의 단(253)은 소정의 전압을 발생시키기 위하여 시스템 요구 조건에 의해 결정되는 바와 같이 반복된다. 이 시스템에서, 시스템 요구 조건을 초과하는 이론적인 피크 전압을 초래하는 14단이 있다. 영속성 소자에 의한 것보다 더 높은 전압 능력을 갖는 이유는 부하 임퍼던스보다 부하 전류를 결정하는 충전 펌프의 출력 임피던스를 갖는 것이 바람직하다. 이것은 언제든지 스위치 될 수 있도록 비영속성 셀의 수에 따라 이 부하가 변할 수 있기 때문이다. 영속성 데이타에 변화가 없으면 상태를 변화시킬 셀이 없으며 다수의 셀이 스위치 될 때보다 부하는 매우 다르게 된다. 회로(240)의 입력은 다른 특징을 가지며 충전 펌프의 반(251), (252)에서의 2개의 다이오드 배열된 트랜지스터(242)가 충전 펌프의 각각에 트랜지스터(243)가 병렬 접속된다. 이것에 대한 이유는 제1개선 임계 드롭을 제거하여 제1단의 저압 효율을 개선하기 위한 것이다.

충전 펌프(240)의 출력은 커패시터(256), 전류 제한 직렬 트랜지스터(257)를 포함하는 RC 필터에 선(255)을 통하여 가며 슬루 레이트 조절기 회로(260)로 통한다. 이 조절기는 직렬 및 분로 조절기인데 직렬 제어는 트랜지스터(262)에 의해 제공된다. 분로는 트랜지스터(271), (270), (269), (263), (268)를 포함하는 체인을 통하여 전류를 분산시켜 제공된다. 2개의 직렬 및 분로 조절기는 귀환 루프 회로를 포함하며 여기서 노드(267)상의 전압은 커패시터(265)의 노드(267)에 대한 결합을 통하여 선(255)상에 전압 변화율에 좌우된다. 트랜지스터(266)는 효율적인 전류 싱크이어서 노드(267)상의 전압이 커패시터(265)의 결합을 통하여 변하고 트랜지스터(263)의 턴 온을 제어한다. 따라서, 크거나 작은 전류 양은 충전 펌프의 출력상의 전압 변화율에 따라 트랜지스터의 이 체인을 통하여 노드(255)로부터 접지되도록 드레인 된다. 트랜지스터(263)의 이득 변화는 트랜지스터(269), (270) 사이의 노드상의 전압의 변화에 의해 반영된다. 이 전압은 차례로 트랜지스터(262)의 이득을 제어한다. 따라서, 출력상의 전압은 트랜지스터(262)의 임피던스로 제어하며 전류는 그를 통하여 흐른다. 출력 트랜지스터(272)는 조절기 회로에서 선(131)상의 순수 용량성 부하를 감결합시킨다.

제4도에 도시된 적용 시스템은 전체 혹은 부분적으로 사용될 수 있으며 그 장점이 이하 요약된다. 귀환 보상 톱니형 발진기는 충전 펌프 클럭 위상의 최적화를 발생시키며 전원과 변화 부하 커패시턴스와 무관한 고압 출력 전류에서의 리플의 최소화를 발생한다. 출력 필터를 가진 보상 충전 펌프(전파 정류된)는 높은 주파수 클럭을 발생시키는 어려움 없이 성취되지만 비-보상된 충전 펌프(반파 정류된)의 주파수를 배가시키는 것과 같은 출력 임피던스를 낮추고 출력 전류에서의 리플의 감소를 가져온다. 슬루레이트 조절기-결합된 직렬/분로 조절기는 칩의 수명에 개선을 가져오고 터널 산화물에 응력을 최소화 시키는 가변 전압상에 정전류를 발생한다.

적용 프로그래밍 루프는 터널링 고압의 인가의 길이를 제어하기 위해 칩내 또는 외에 타이머를 가질 필요를 제거하는 자체-시간 고압 램프를 발생한다. 2번째 장점은 응력 자유 전압이 최소 시간동안 인가되는 것이다. 3번째 장점은 최소 전압이 인가되는 것이며 이 시스템이 적용 가능하므로 공정 편차를 보상할 필요가 없기 때문이다. 또한 이 회로는 시간의 함수로서 보상하며 트랩된 전자도 보상하고, 부가적으로, 다른 터널 산화물에도 적용된다.

Claims (5)

1. 영속성 메모리 소자의 배열과 ; 상기 영속성 메모리 소자의 배열에 데이타를 인가하는 수단과 ; 영속성 메모리 소자의 선택된 단자에 고압을 인가하는 수단을 구비하여, 영속성 메모리 소자의 배열에 인가된 데이타를 저장하는 영속성 메모리 회전에 있어서, 상기 고압 인가 수단이 기억 노드의 보상 쌍을 한정하기 위해 제1 및 제2 부동 게이트를 가지는 최소한 하나의 이중 노드 부동 게이트 영속성 메모리 셀과, 최소 전압 단자와, 최대 전압 단자를 포함하며, 상기 단자는 이중 노드 메모리 셀의 제1 및 제2 부동 게이트상에 그 전압의 최소 및 최대 전압을 수반하며 ; 최소와 최대 전압을 비교하는 비교 수단과 ; 예정된 컷 오프 값보다 작은 최대 및 최소 전압 사이의 전압 차를 표시하는 상기 비교 수단으로부터의 신호에 응답하여 상기 선택된 단자에 고압을 인가하는 것을 종결시키는 수단을 구비한 것을 특징으로 하는 영속성 메모리 회로.
2. 제1항에 있어서, 상기 고압 인가 수단이 충전 펌프로부터 흐르는 전류의 크기를 제한하도록 상기 충전 펌프 출력 단자에 접속된 고압 및 전류 수단에서 충전 펌프 출력의 전류를 발생시키도록, 상기 비교 수단에 의해 제어되는 충전 펌프 수단을 더 포함하는 것을 특징으로 하는 영속성 메모리 회로.
3. 제1항에 있어서, 상기 회로가 상기 비교 수단에 접속된 이중 노드 부동 게이트 영속성 기준 메모리 소자를 포함하고 ; 영속성 데이타 메모리 소자의 선택된 소자에 고압을 인가시켜 상기 데이타 단자상에 데이타를 저장하도록 데이타 단자에 접속된 최소한 하나의 영속성 데이타 메모리 소자를 포함하고, 상기 고압은 상기 기준 메모리 소자의 제어하에 있는 것을 특징으로 하는 영속성 메모리 회로.
4. 제1항에 있어서, 상기 영속성 메모리 소자의 전체 배열은 이중 노드 부동 게이트 메모리 셀을 가지며, 각각은 최대 및 최소 전압 단자 사이에 최고 전압 및 최저 전압을 제공하도록 최소한 2개의 최소 및 최대 전압 단자 셋트가 상호 결합된 것을 특징으로 하는 영속성 메모리 회로.
5. 제1항에 있어서, 상기 형태의 이중 노드 부동 게이트 영속성 메모리 셀의 각각은 포울러-노다임 터널링을 이용하고, 기억노드의 보상 쌍을 포함하는 균형 회로를 포함하며, 그 기억 모드의 보상 쌍의 각각은 증가 모드 재호출 트랜지스터와 직렬로 접속된 감소 모드 감지 트랜지스터의 부동 게이트에 의해 제공되고, 각각의 기억 노드는 높은 데이타-기억 전압이 인가되는 그 쌍 양단의 상이한 쌍의 포울러-노다임 터널링 소자 사이의 노드에 접속된 것을 특징으로 하는 영속성 메모리 회로.

Images