CN111681698A - 正负电压生成电路 - Google Patents

正负电压生成电路 Download PDF

Info

Publication number
CN111681698A
CN111681698A CN202010447491.XA CN202010447491A CN111681698A CN 111681698 A CN111681698 A CN 111681698A CN 202010447491 A CN202010447491 A CN 202010447491A CN 111681698 A CN111681698 A CN 111681698A
Authority
CN
China
Prior art keywords
circuit
positive
negative voltage
voltage generating
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010447491.XA
Other languages
English (en)
Other versions
CN111681698B (zh
Inventor
黄明永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010447491.XA priority Critical patent/CN111681698B/zh
Publication of CN111681698A publication Critical patent/CN111681698A/zh
Application granted granted Critical
Publication of CN111681698B publication Critical patent/CN111681698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请公开了一种正负电压生成电路，涉及闪存器件领域，该正负电压生成电路至少包括正电压生成电路、负电压生成电路、触发电路；负电压生成电路与触发电路的输入端连接，触发电路与正电压生成电路连接；负电压生成电路用于生成目标负电压；触发电路用于在负电压生成电路完成生成目标负电压时触发正电压生成电路；正电压生成电路用于在触发电路的触发下开始生成目标正电压；目标正电压和目标负电压用于控制闪存器件进行擦除操作；解决了目前负电压和正电压先后建立时，容易导致大的峰值电流的问题；达到了错开正电荷泵和负电荷泵的峰值电流，降低整体电路的峰值电流的效果。

Description

正负电压生成电路
技术领域
本申请涉及闪存器件领域，具体涉及一种正负电压生成电路。
背景技术
闪存器件作为一种非易失性半导体存储器件，由于具有高速、高密度、断电后仍能保持数据等特点，被广泛应用于手机、笔记本电脑、U盘等各类电子产品中。在使用闪存器件时，对闪存器件进行擦除操作时需要为其提供相应的擦除电压，比如：采用NORD结构的闪存器件，在擦除时需要向字线加一个较高的正电压，向控制栅加一个较低的负电压。
在对闪存器件进行擦除操作时，正电压和负电压的建立方式主要有两种：1、正电荷泵和负电荷泵同时工作，正电压和负电压同时建立；2、利用时钟通过计时的方法先通过负电荷泵负电压，再通过正电荷泵建立正电压。然而，同时建立负电压和正电压会导致两个大电流叠加而产生较大的峰值电流；分开建立会出现两个电荷泵工作状态不匹配的问题，即一个电荷泵已经建立好电压，而另一个电荷泵还没开始工作，或者，一个电荷泵还没建立还电压，另一个电荷泵已经开始工作的情况，导致出现两次大电流。
发明内容
为了解决相关技术中的问题，本申请提供了一种正负电压生成电路。该技术方案如下：
一方面，本申请实施例提供了一种正负电压生成电路，至少包括正电压生成电路、负电压生成电路、触发电路；
负电压生成电路与触发电路的输入端连接，触发电路与正电压生成电路连接；
负电压生成电路，用于生成目标负电压；
触发电路，用于在负电压生成电路完成生成目标负电压时触发正电压生成电路；
正电压生成电路，用于在触发电路的触发下开始生成目标正电压；
目标正电压和目标负电压用于控制闪存器件进行擦除操作。
可选的，负电压生成电路包括负电荷泵、第一采样电路和第一滤波电路；
负电荷泵的输出端与第一采样电路、第一滤波电路分别连接；
负电荷泵用于生成目标负电压。
可选的，负电压生成电路中的第一采样电路包括第一采样电阻、第二采样电阻、第一比较器和两个反相器；
第一采样电阻的一端与负电荷泵的输出端连接，第一采样电阻的另一端与第二采样电阻连接，第二采样电阻接地；
第一采样电阻和第二采样电阻的公共端与第一比较器的输入端连接；
第一比较器的输出端通过串联的两个反相器与负电荷泵的使能端、触发电路分别连接。
可选的，正电压生成电路包括正电荷泵、第二采样电路和第二滤波电路；
正电荷泵的输出端与第二采样电路、第二滤波电路分别连接；
正电荷泵用于在触发电路的触发下开始生成目标正电压。
可选的，正电压生成电路中的第二采样电路包括第三采样电阻、第四采样电阻、第二比较器和两个反相器；
第三采样电阻的一端与正电荷泵的输出端连接，第三采样电阻的另一端与第四采样电阻连接，第四采样电阻接地；
第三采样电阻和第四采样电阻的公共端与第二比较器的输入端连接；
第二比较器的输出端通过串联的两个反相器与触发电路连接。
可选的，触发电路包括D触发器、与非门和两个反相器；
第一反相器的输入端连接负电压生成电路中的第一采样电路的输出端；
第一反相器的输出端与D触发器连接；
D触发器与与非门的输入端连接，与非门的输入端与正电压生成电路中的第二采样电路的输出端连接；
与非门的输出端与第二反相器连接；
第二反相器的输出端与正电压生成电路中的正电荷泵的使能端连接。
可选的，负电压生成电路中的负电荷泵接收时钟信号，正电压生成电路中的正电荷泵接收时钟信号。
可选的，负电压为-7.8V，正电压为8V。本申请技术方案，至少包括如下优点：
本申请实施例提供的正负电压生成电路，包括正电压生成电路、负电压生成电路和触发电路，触发电路的输入端与通过采样电路与负电压生成电路的输出端连接，正电压生成电路的采样电路将正电压电路的输出引入触发电路中，实现目标负电压建立完成时正电压生成电路无缝衔接开始建立目标正电压，解决了目前负电压和正电压先后建立时，容易导致大的峰值电流的问题；达到了错开正电荷泵和负电荷泵的峰值电流，降低整体电路的峰值电流的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种正负电压生成电路的结构示意图；
图2是本申请一实施例提供的一种正负电压生电路的电路原理图；
图3是本申请实施例提供的一种建立目标正电压和目标负电压时的仿真电流波形图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请一实施例提供的一种正负电压生成电路的结构示意图，该正负电压生成电路至少包括负电压生成电路110、正电压生成电路120、触发电路130。
负电压生成电路110与触发电路130的输入端连接，触发电路130与正电压生成电路120连接。
负电压生成电路110用于生成目标负电压。
触发电路130根据负电压生成电路110输出的负电压HV1确定目标负电压是否生成完毕，触发电路130用于在负电压生成电路完成生成目标负电压时触发正电压生成电路120。
负电压生成电路完成生成目标负电压指的是负电压生成电路输出的负电压HV1达到目标值。
正电压生成电路120用于在触发电路130的触发下开始生成目标正电压。
负电压生成电路110生成的目标负电压加在闪存器件的控制栅，正电压生成电路120生成的目标正电压加在闪存器件的字线，生成的目标正电压和目标负电压用于控制闪存器件进行擦除操作。
如图1所述，负电压生成电路110生成的负电压HV1反馈至负电压生成电路的使能端ENb1，正电压生成电路120生成的正电压HV2反馈至正电压生成电路的使能端ENb2。
负电压生成电路110接收时钟信号CLKIN，正电压生成电路120接收时钟信号CLKIN。
可选的，负电压生成电路110接收的时钟信号和正电压生成电路120接收的时钟信号为同一个。
先通过负电压生成电路生成负电压，利用触发电路令正电压生成电路在目标负电压生成完毕时开始生成目标正电压，实现目标负电压生成过程和目标正电压生成过程的无缝对接，同时将两个电荷泵的峰值电流错开，降低整个电路的峰值电流。
请参考图2，其示出了本申请一实施例提供的正负电压生成电路的电路原理图。
如图2所示，负电压生成电路包括负电荷泵21、第一采样电路和第一滤波电路。
负电荷泵21的输出端与第一采样电路、第一滤波电路分别连接。
负电荷泵21生成负电压HV1。通过负电荷泵21生成目标负电压。
如图2所示，第一采样电路包括第一采样电阻R1、第二采样电阻R2、第一比较器CMP1、两个反相器即反相器CM3和反相器CM4。
第一滤波电路包括电容C1。
第一采样电阻R1的一端与负电荷泵21的输出端连接，第一采样电阻R1的另一端与第二采样电阻R2连接，第二采样电阻R2接地。
第一采样电阻R1和第二采样电阻R2的公共端与第一比较器CMP1的输入端连接。
第一比较器CMP1的输出端连接反相器CM4，反相器CM4与反相器CM3串联，反相器CM3的输出端与负电荷泵21的使能端ENb1、触发电路分别连接。
第一比较器CMP1的同相输入端接收负电荷泵21的输出，第一比较器CMP1的反相输入端连接参考信号VREF1，利用第一比较器CMP1判断负电荷泵21的输出电压是否达到目标值，当负电荷泵21的输出电压接近目标值时，即当负电荷泵21的输出达到目标值即达到目标负电压时，第一比较器CMP1的输出为高电平，当负电荷泵21的输出未达到目标值时，第一比较器CMP1的输出为低电平，第一比较器CMP1的输出信号出现震荡(即上升沿和下降沿交替)，这时输出信号由低变高，会触发D触发器，D触发器输出(Q)为低电平，正电荷泵22开始工作。
负电荷泵21还接收时钟信号CLKIN，负电荷泵21受到时钟信号CLKIN的控制。
如图2所示，正电压生成电路包括正电荷泵22、第二采样电路和第二滤波电路。
正电荷泵22的输出端与第二采样电路、第二滤波电路分别连接。
正电荷泵22用于在触发电路的触发下开始生成目标正电压。
如图2所示，第二采样电路包括第三采样电阻R3、第四采样电阻R4、第二比较器CMP2、两个反相器即反相器CM5和反相器CM6。
第二滤波电路包括电容C2。
第三采样电阻R3的一端与正电荷泵22的输出端连接，第三采样电阻R3的另一端与第四采样电阻R4连接，第四采样电阻R4接地。
第三采样电阻R3和第四采样电阻R4的公共端与第二比较器CMP2的输入端连接。
第二比较器CMP2的输出端连接反相器CM6，反相器CM6串联反相器CM5，反相器CM5的输出端与触发电路连接。
第二比较器CMP2的同相输入端接收正电荷泵22的输出，第二比较器CMP2的反相输入端连接参考信号VREF2，利用第二比较器CMP2判断正电荷泵22的输出电压是否达到目标值，当正电荷泵22的输出电压接近目标值时，第二比较器CMP2的输出信号出现震荡(即上升沿和下降沿交替)，即当正电荷泵22的输出达到目标值即达到目标正电压时，第二比较器CMP2的输出为高电平，当正电荷泵22的输出未达到目标值时，第二比较器CMP2的输出为低电平。
如图2所示，触发电路包括D触发器Dffr、与非门NOR、两个反相器即第一反相器CM1和第二反相器CM7。
第一反相器CM1的输入端连接负电压生成电路中的第一采样电路的输出端，即反相器CM3的输出端与第一反相器CM1的输入端连接。
第一反相器CM1的输出端与D触发器Dffr的CLK端连接，触发器Dffr的D端连接电源电压VDD，RST为D触发器Dffr的复位端。
D触发器Dffr的输出端Qb与与非门NOR的一个输入端连接；与非门NOR的另一个输入端与正电压生成电路中的第二采样电路的输出端连接，即与非门NOR的另一个输入端与反相器CM5的输出端连接。
与非门NOR的输出端与第二反相器CM7的输入端连接，第二反相器CM7的输出端与正电荷泵22的使能端ENb2连接。
正电荷泵22还接收时钟信号CLKIN，正电荷泵22受到时钟信号CLKIN的控制。触发电路中的D触发器Dffr接收用于指示负电压生成电路是否完成生成目标负电压的信号，在负电压生成电路完成生成目标负电压时，由输出端Qb输出高电平(1)至与非门NOR的输入端；正电压生成电路中的第二比较器CMP2也输出高电平(1)至与非门NOR的输入端时，触发电路的输出端输出的高电平(1)触发正电荷泵22开始建立目标正电压。
综上所述，本申请实施例提供的正负电压生成电路，包括正电压生成电路、负电压生成电路和触发电路，触发电路的输入端与通过采样电路与负电压生成电路的输出端连接，正电压生成电路的采样电路将正电压电路的输出引入触发电路中，实现目标负电压建立完成时正电压生成电路无缝衔接开始建立目标正电压，解决了目前负电压和正电压先后建立时，容易导致大的峰值电流的问题；达到了错开正电荷泵和负电荷泵的峰值电流，降低整体电路的峰值电流的效果。
在本申请实施例的可选实施例中，负电压生成电路生成的目标负电压为-7.8V，正电压生成电路生成的目标正电压为8V。
在一个例子中，以本申请实施例提供的正负电压生成电路中正电压生成电路生成8V电压，负电压生成电路生成-7.8V电压为例，建立目标正电压和目标负电压时的仿真电流波形图如图3所示，曲线31指示-7.8V电压的生成过程，曲线32指示8V电压的生成过程，可以看出在-7.8V电压生成完毕时，8V电压开始建立。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种正负电压生成电路，其特征在于,至少包括正电压生成电路、负电压生成电路、触发电路；
所述负电压生成电路与所述触发电路的输入端连接，所述触发电路与所述正电压生成电路连接；
所述负电压生成电路，用于生成目标负电压；
所述触发电路，用于在所述负电压生成电路完成生成目标负电压时触发所述正电压生成电路；
所述正电压生成电路，用于在所述触发电路的触发下开始生成目标正电压；
所述目标正电压和所述目标负电压用于控制闪存器件进行擦除操作。
2.根据权利要求1所述的正负电压生成电路，其特征在于，所述负电压生成电路包括负电荷泵、第一采样电路和第一滤波电路；
所述负电荷泵的输出端与所述第一采样电路、所述第一滤波电路分别连接；
所述负电荷泵用于生成目标负电压。
3.根据权利要求2所述的正负电压生成电路，其特征在于，所述负电压生成电路中的所述第一采样电路包括第一采样电阻、第二采样电阻、第一比较器和两个反相器；
所述第一采样电阻的一端与所述负电荷泵的输出端连接，所述第一采样电阻的另一端与所述第二采样电阻连接，所述第二采样电阻接地；
所述第一采样电阻和所述第二采样电阻的公共端与所述第一比较器的输入端连接；
所述第一比较器的输出端通过串联的两个反相器与所述负电荷泵的使能端、所述触发电路分别连接。
4.根据权利要求1所述的正负电压生成电路，其特征在于，所述正电压生成电路包括正电荷泵、第二采样电路和第二滤波电路；
所述正电荷泵的输出端与所述第二采样电路、所述第二滤波电路分别连接；
所述正电荷泵用于在所述触发电路的触发下开始生成目标正电压。
5.根据权利要求4所述的正负电压生成电路，其特征在于，所述正电压生成电路中的第二采样电路包括第三采样电阻、第四采样电阻、第二比较器和两个反相器；
所述第三采样电阻的一端与所述正电荷泵的输出端连接，所述第三采样电阻的另一端与所述第四采样电阻连接，所述第四采样电阻接地；
所述第三采样电阻和所述第四采样电阻的公共端与所述第二比较器的输入端连接；
所述第二比较器的输出端通过串联的两个反相器与所述触发电路连接。
6.根据权利要求1所述的正负电压生成电路，其特征在于，所述触发电路包括D触发器、与非门和两个反相器；
第一反相器的输入端连接所述负电压生成电路中的第一采样电路的输出端；
所述第一反相器的输出端与所述D触发器连接；
所述D触发器与所述与非门的输入端连接，所述与非门的输入端与所述正电压生成电路中的第二采样电路的输出端连接；
所述与非门的输出端与第二反相器连接；
所述第二反相器的输出端与所述正电压生成电路中的正电荷泵的使能端连接。
7.根据权利要求2或4所述的正负电压生成电路，其特征在于，所述负电压生成电路中的负电荷泵接收时钟信号，所述正电压生成电路中的正电荷泵接收时钟信号。
8.根据权利要求1所述的正负电压生成电路，其特征在于，所述负电压为-7.8V，所述正电压为8V。
CN202010447491.XA 2020-05-25 2020-05-25 正负电压生成电路 Active CN111681698B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010447491.XA CN111681698B (zh) 2020-05-25 2020-05-25 正负电压生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010447491.XA CN111681698B (zh) 2020-05-25 2020-05-25 正负电压生成电路

Publications (2)

Publication Number Publication Date
CN111681698A true CN111681698A (zh) 2020-09-18
CN111681698B CN111681698B (zh) 2022-05-20

Family

ID=72453150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010447491.XA Active CN111681698B (zh) 2020-05-25 2020-05-25 正负电压生成电路

Country Status (1)

Country Link
CN (1) CN111681698B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409868A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 一种低擦除损伤的擦除方法、装置、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198995A (en) * 1990-10-30 1993-03-30 International Business Machines Corporation Trench-capacitor-one-transistor storage cell and array for dynamic random access memories
US5365121A (en) * 1993-03-08 1994-11-15 Motorola Inc. Charge pump with controlled ramp rate
KR19980027619A (ko) * 1996-10-17 1998-07-15 김영환 네가티브 챠지펌프 회로
CN103871969A (zh) * 2014-03-06 2014-06-18 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器及其形成方法、擦除方法
CN107171548A (zh) * 2017-05-27 2017-09-15 上海华虹宏力半导体制造有限公司 非易失性存储器的电荷泵电路
CN107493013A (zh) * 2017-07-31 2017-12-19 上海华力微电子有限公司 一种降低存储器擦写功耗的电荷泵电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198995A (en) * 1990-10-30 1993-03-30 International Business Machines Corporation Trench-capacitor-one-transistor storage cell and array for dynamic random access memories
US5365121A (en) * 1993-03-08 1994-11-15 Motorola Inc. Charge pump with controlled ramp rate
KR19980027619A (ko) * 1996-10-17 1998-07-15 김영환 네가티브 챠지펌프 회로
CN103871969A (zh) * 2014-03-06 2014-06-18 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器及其形成方法、擦除方法
CN107171548A (zh) * 2017-05-27 2017-09-15 上海华虹宏力半导体制造有限公司 非易失性存储器的电荷泵电路
CN107493013A (zh) * 2017-07-31 2017-12-19 上海华力微电子有限公司 一种降低存储器擦写功耗的电荷泵电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409868A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 一种低擦除损伤的擦除方法、装置、电子设备及存储介质
CN113409868B (zh) * 2021-06-30 2024-02-02 芯天下技术股份有限公司 一种低擦除损伤的擦除方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN111681698B (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
CN101340142B (zh) 一种电源软启动的方法、装置及系统
JP5142861B2 (ja) 内部電圧発生回路
WO2018133382A1 (zh) 触控式电子设备、触控显示装置及阵列基板栅极驱动电路
US5677874A (en) Nonvolatile semiconductor memory device
JPH09288897A (ja) 電圧供給回路
JP2003153525A (ja) 電荷ポンプ回路及び電圧信号発生方法
JP2006141196A (ja) チャージポンプ回路とこれを利用した直流変換装置
US8742833B2 (en) Charge pump circuit and method thereof
JP2016213560A (ja) 比較回路、電源制御ｉｃ、スイッチング電源装置
TW201029301A (en) Switching power control circuit
CN111681698B (zh) 正负电压生成电路
CN114336813B (zh) 充电控制电路、充电芯片及充电设备
CN108305659B (zh) 非易失存储器擦写电压的斜率控制电路及非易失存储器
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
US8098528B2 (en) Voltage generation circuit and nonvolatile memory device including the same
CN109217407B (zh) 电子装置
US20130234682A1 (en) Signal generation circuit and method of operating the same
US20060120157A1 (en) Charge-pump device with increased current output
CN110601528B (zh) 电荷泵及存储设备
CN107546976B (zh) 电荷泵电路及电荷泵
JPH10322174A (ja) 周波数逓倍回路
JP2011071791A (ja) チャージポンプ回路
JP2010273131A (ja) クロック生成回路、電源供給システム及び遅延時間調整部
US10790030B1 (en) Non-volatile memory device and method capable of pausing and resuming programming operation
CN113364277B (zh) 电荷泵电路及其控制方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant