CN113364277B - 电荷泵电路及其控制方法、存储器 - Google Patents

Abstract

本发明提供了一种电荷泵电路及其控制方法、存储器，设置四个电荷泵，四个所述电荷泵的电压输出端并接以输出输出电压，在输出电压第一次达到目标电压前，四个电荷泵同时工作，且时钟频率快，此时的pump_step较大，输出电压的建立时间较短；在输出电压第一次达到目标电压后，每次输出电压下降到目标电压以下，都只有一个电荷泵工作，此时的pump_step为电压建立阶段的四分之一，因此波纹较小；从而有利于减小输出电压建立时间的同时减小输出电压的波纹。

Description

电荷泵电路及其控制方法、存储器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种电荷泵电路及其控制方法、存储器。

背景技术

Flash 存储器外围电路中一般包含电荷泵，电荷泵为Flash存储器 提供读、写、擦时所需的高压或负压，对于电荷泵产生的电压，通常要求电压可调、建立时间短、纹波小。

一般的电荷泵电路结构如图7所示，工作时需要往电荷泵中输入cp_on信号（为输出电压VPP的采样回路的输出信号）和osc_clk 信号（时钟信号），电荷泵的输出端输出电压VPP；图8显示的是该电荷泵工作过程中的osc_clk 信号、cp_on信号和输出电压VPP的波形图，在输出电压VPP没有达到target_level（目标电压）前，cp_on信号为1，电荷泵持续工作，在一个时钟沿内，输出电压VPP上抬一个pump_step（升压步进值），直至输出电压VPP达到target_level后，cp_on信号为0，电荷泵停止工作。输出电压VPP达到target_level后，输出电压VPP缓慢泄电，至输出电压VPP再次小于target_level,则cp_on信号变为1，电荷泵再次工作，在一个时钟沿内，输出电压VPP上抬一个pump_step，此时如果pump_step较大，意味着输出电压VPP的波纹较大，如果pump_step较小，输出纹波较小，但输出电压VPP的建立时间就相应的较长。所以一般的电荷泵电路结构难以兼顾短建立时间与小纹波输出两个要求。

发明内容

鉴于上述现有技术的不足之处，本申请实施例的目的在于提供一种电荷泵电路及其控制方法、存储器，有利于减小输出电压建立时间的同时减小输出电压的波纹。

第一方面，本申请实施例提供一种电荷泵电路，包括：

电荷泵主电路模块，包括电荷泵模组和输出电压采集单元；所述电荷泵模组包括四个电荷泵，四个所述电荷泵的电源输入端并接且电压输出端并接；所述输出电压采集单元用于采集所述电荷泵模组的输出电压，并根据所述输出电压输出cp_on信号，其中，当输出电压小于目标电压时cp_on信号为1，否则cp_on信号为0；所述cp_on信号输入四个电荷泵，所述电荷泵只在cp_on信号为1且对应的时钟输入信号翻转时工作；

时钟分频电路模块，包括用于产生时钟信号的时钟信号生成器、以及用于对所述时钟信号进行分频的时钟分频器；所述时钟分频器输出四个子时钟信号，四个子时钟信号的频率为所述时钟信号的频率的四分之一，且四个子时钟信号的相位顺次相差45°；

时钟选择模块，连接在所述时钟分频电路模块和所述电荷泵主电路模块之间，用于在输出电压第一次达到目标电压前把所述时钟信号作为时钟输入信号输入四个所述电荷泵，并在输出电压第一次达到目标电压后把四个子时钟信号作为时钟输入信号分别输入四个所述电荷泵。

本申请实施例的电荷泵电路，在输出电压第一次达到目标电压前，四个电荷泵同时工作，且时钟频率快，此时的pump_step（升压步进值）较大，输出电压的建立时间较短；在输出电压第一次达到目标电压后，每次输出电压下降到目标电压以下，都只有一个电荷泵工作，此时的pump_step为电压建立阶段的四分之一，因此波纹较小；可见该电荷泵电路有利于减小输出电压建立时间的同时减小输出电压的波纹。

优选地，所述输出电压采集单元包括输出电压采样电路和比较器，所述输出电压采样电路用于采集所述电荷泵模组的输出电压值并向所述比较器的负输入端输入采样电压，所述比较器的正输入端连接对比电压，所述比较器的输出端输出所述cp_on信号。

优选地，所述采样电压等于所述输出电压的除以预设倍率；所述对比电压等于目标电压除以所述预设倍率。

优选地，所述时钟选择模块包括检测电路和时钟控制电路；

所述检测电路用于根据所述cp_on信号生成cp_on_mdd信号，所述cp_on信号第一次为1时，所述cp_on_mdd信号为0，当所述cp_on信号第一次从1变为0时，所述cp_on_mdd信号变为1且之后一直保持为1；

所述时钟控制电路用于在所述cp_on_mdd信号为0时，把所述时钟信号作为时钟输入信号输入四个所述电荷泵，在所述cp_on_mdd信号为1时，把四个子时钟信号作为时钟输入信号分别输入四个所述电荷泵。

优选地，所述检测电路包括与门器件、第一非门器件、第一延时器件、第一RS存储器、第二延时器件以及第二RS存储器；所述与门器件的第一输入端输入所述cp_on信号；所述与门器件的输出端、所述第一非门器件和所述第一RS存储器的第一输入端依次连接；所述与门器件的第二输入端、所述第一延时器件和所述第一RS存储器的第二输入端依次连接，且所述与门器件的第二输入端输入常为1的使能信号；所述与门器件的输出端通过连接线与所述第二RS存储器的第一输入端连接；所述第一RS存储器的输出端、所述第二延时器件和所述第二RS存储器的第二输入端依次连接；所述第二RS存储器的输出端输出所述cp_on_mdd信号。

优选地，所述时钟控制电路包括第二非门器件、四个第一与非门器件、四个第二与非门器件和四个第三与非门器件；四个第一与非门器件的第一输入端分别输入所述时钟信号，四个第一与非门器件的第二输入端均与所述第二非门器件的输出端连接，所述第二非门器件的输入端输入所述cp_on_mdd信号；四个第二与非门器件的第一输入端分别输入四个子时钟信号，四个第二与非门器件的第二输入端均输入所述cp_on_mdd信号；四个第一与非门器件的输出端分别与四个第三与非门器件的第一输入端连接，四个第二与非门器件的输出端分别与四个第三与非门器件的第二输入端连接；四个第三与非门器件的输出端分别与四个电荷泵的时钟输入信号连接端连接。

第二方面，本申请实施例提供一种存储器，包括所述的电荷泵电路。

第三方面，本申请实施例提供一种电荷泵电路控制方法，所述电荷泵电路包括四个电荷泵，四个所述电荷泵的电源输入端并接，四个所述电荷泵的电压输出端并接以输出输出电压；所述电荷泵只在输入的cp_on信号为1且对应的时钟输入信号翻转时工作；

所述电荷泵电路控制方法包括步骤：

在输出电压第一次达到目标电压前，向四个电荷泵输入其值为1的cp_on信号和预设频率的时钟信号，使输出电压逐渐升高；

在输出电压第一次达到目标电压后，分别向四个电荷泵输入四个子时钟信号以替代所述时钟信号，四个子时钟信号的频率为所述时钟信号的频率的四分之一，且四个子时钟信号的相位顺次相差45°；

在输出电压第一次达到目标电压后，在输出电压不小于目标电压时把cp_on信号调为0，并在输出电压小于目标电压时把cp_on信号调为1。

有益效果：

本申请实施例提供的电荷泵电路及其控制方法、存储器，设置四个电荷泵，四个所述电荷泵的电压输出端并接以输出输出电压，在输出电压第一次达到目标电压前，四个电荷泵同时工作，且时钟频率快，此时的pump_step（升压步进值）较大，输出电压的建立时间较短；在输出电压第一次达到目标电压后，每次输出电压下降到目标电压以下，都只有一个电荷泵工作，此时的pump_step为电压建立阶段的四分之一，因此波纹较小；可见该电荷泵电路有利于减小输出电压建立时间的同时减小输出电压的波纹。

附图说明

图1为本申请实施例提供的电荷泵电路的结构示意图。

图2为本申请实施例提供的电荷泵电路中，电荷泵主电路模块的结构示意图。

图3为本申请实施例提供的电荷泵电路中，时钟分频电路模块的结构示意图。

图4为本申请实施例提供的电荷泵电路中，检测电路的结构示意图。

图5为本申请实施例提供的电荷泵电路中，时钟控制电路的结构示意图。

图6为本申请实施例提供的电荷泵电路工作时各信号的波形图。

图7为电荷泵的电路图。

图8为现有的电荷泵工作时各信号的波形图。

标号说明：1、电荷泵主电路模块；101、电荷泵模组；102、输出电压采集单元；103、电荷泵；104、输出电压采样电路；105、比较器；2、时钟分频电路模块；201、时钟信号生成器；202、时钟分频器；3、时钟选择模块；301、检测电路；302、时钟控制电路；303、与门器件；304、第一非门器件；305、第一延时器件；306、第一RS存储器；307、第二延时器件；308、第二RS存储器；309、第二非门器件；310、第一与非门器件；311、第二与非门器件；312、第三与非门器件。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

下文的公开提供的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术佩戴人员可以意识到其他工艺的应用和/或其他材料的使用。

请参阅图1-6，本申请实施例提供的一种电荷泵电路，包括：

电荷泵主电路模块1，包括电荷泵模组101和输出电压采集单元102；所述电荷泵模组101包括四个电荷泵103，四个所述电荷泵103的电源输入端（输入电压为VDD）并接且电压输出端并接；所述输出电压采集单元102用于采集所述电荷泵模组101的输出电压VPP_M，并根据所述输出电压VPP_M输出cp_on信号，其中，当输出电压VPP_M小于目标电压target_level时cp_on信号为1，否则cp_on信号为0；所述cp_on信号输入四个电荷泵103（即四个电荷泵103的cp_on信号输入端与输出电压采集单元102的输出端连接），所述电荷泵103只在cp_on信号为1且对应的时钟输入信号翻转（从0变为1或从1变为0）时工作；

时钟分频电路模块2，包括用于产生时钟信号osc_clk的时钟信号生成器201、以及用于对所述时钟信号osc_clk进行分频的时钟分频器202；所述时钟分频器202输出四个子时钟信号（clk_div<0>、clk_div<1> 、clk_div<2> 、clk_div<3>），四个子时钟信号的频率为所述时钟信号osc_clk的频率的四分之一，且四个子时钟信号的相位顺次相差45°，如图6所示；

时钟选择模块3，连接在所述时钟分频电路模块2和所述电荷泵主电路模块1之间，用于在输出电压VPP_M第一次达到目标电压target_level前把所述时钟信号osc_clk作为时钟输入信号（clkx4<0>、clkx4<1>、clkx4<2>、clkx4<3>）输入四个所述电荷泵103，并在输出电压VPP_M第一次达到目标电压target_level后把四个子时钟信号作为时钟输入信号分别输入四个所述电荷泵103。

工作时，参考图6，在输出电压第一次达到目标电压target_level前，四个电荷泵103同时工作，且时钟频率快，此时的pump_step（升压步进值）较大，输出电压的建立时间较短；在输出电压VPP_M第一次达到目标电压target_level后，每次输出电压VPP_M下降到目标电压target_level以下，都只有一个电荷泵103工作（见图6，此时只有一个电荷泵103的cp_on信号为1且对应的时钟输入信号翻转），此时的pump_step为电压建立阶段的四分之一，因此波纹ripple较小；可见该电荷泵电路有利于减小输出电压建立时间的同时减小输出电压的波纹。

优选地，见图2，所述输出电压采集单元102包括输出电压采样电路104和比较器105，所述输出电压采样电路104用于采集所述电荷泵模组101的输出电压值VPP_M并输入所述比较器105的负输入端，所述比较器105的正输入端连接对比电压vref，所述对比电压vref等于目标电压target_level，所述比较器105的输出端输出所述cp_on信号。

优选地，见图2，所述输出电压采集单元102包括输出电压采样电路104和比较器105，所述输出电压采样电路104用于采集所述电荷泵模组101的输出电压值并向所述比较器105的负输入端输入采样电压vsam，所述比较器105的正输入端连接对比电压vref，所述比较器105的输出端输出所述cp_on信号。

优选地，所述采样电压vsam等于所述输出电压VPP_M的除以预设倍率；所述对比电压vref等于目标电压target_level除以所述预设倍率。

工作时，当输出电压采样电路104采集到输出电压值VPP_M小于目标电压target_level时，采样电压vsam会小于对比电压vref，则比较器105输出值为1，从而cp_on信号为1，当输出电压采样电路104采集到输出电压值VPP_M不小于目标电压target_level时，采样电压vsam会不小于对比电压vref，则比较器105输出值为0从而cp_on信号为0。从而，当输出电压值VPP_M降到目标电压target_level以下时，cp_on信号为1，电荷泵103才会工作把输出电压值VPP_M拉回目标电压target_level以上，从而维持输出电压值VPP_M的稳定。其中，预设倍率可根据实际需要设置，该预设倍率一般大于1，从而使采样电压vsam小于输出电压值VPP_M，从而可降低对比电压vref的值，在实际应用中，对比电压vref的大小是有限的，不会高于系统的输入电压，通过设置适当的预设倍率，可保证所需的对比电压vref的值不超过系统的输入电压。优选地，输出电压采样电路104的输出电压和输入电压之比（即采样电压vsam和输出电压VPP_M之比，等于预设倍率）可调，从而可根据实际需要调整所述预设倍率。

优选地，见图4、5，所述时钟选择模块3包括检测电路301和时钟控制电路302；

所述检测电路301用于根据所述cp_on信号生成cp_on_mdd信号，所述cp_on信号第一次为1时，所述cp_on_mdd信号为0，当所述cp_on信号第一次从1变为0时，所述cp_on_mdd信号变为1且之后一直保持为1；

所述时钟控制电路302用于在所述cp_on_mdd信号为0时，把所述时钟信号osc_clk作为时钟输入信号输入四个所述电荷泵103，在所述cp_on_mdd信号为1时，把四个子时钟信号作为时钟输入信号分别输入四个所述电荷泵103。

工作时，在电压建立阶段，cp_on信号保持为1，从而cp_on_mdd信号保持为0，此时四个电荷泵103的时钟输入信号均为时钟信号osc_clk，从而四个电荷泵103同时工作，保证输出电压VPP_M快速上升；当电压建立后，cp_on_mdd保持为1，从而四个电荷泵103的时钟输入信号分别为四个子时钟信号（clkx<0>=clk _div<0>、clkx<1>=clk _div<1>、clkx<2>=clk _div<2>、clkx<3>=clk _div<3>，如图6所示），保证了每次输出电压VPP_M低于目标电压target_level时只有一个电荷泵103工作进行电压的拉升，进而保证波纹较小。

优选地，见图4，所述检测电路301包括与门器件303、第一非门器件304、第一延时器件305、第一RS存储器306、第二延时器件307以及第二RS存储器308；所述与门器件303的第一输入端输入所述cp_on信号；所述与门器件303的输出端、所述第一非门器件304和所述第一RS存储器306的第一输入端依次连接；所述与门器件303的第二输入端、所述第一延时器件305和所述第一RS存储器306的第二输入端依次连接，且所述与门器件303的第二输入端输入常为1的使能信号en；所述与门器件303的输出端通过连接线与所述第二RS存储器308的第一输入端连接；所述第一RS存储器306的输出端、所述第二延时器件307和所述第二RS存储器308的第二输入端依次连接；所述第二RS存储器308的输出端输出所述cp_on_mdd信号。从而可实现cp_on信号第一次为1时，所述cp_on_mdd信号为0，当所述cp_on信号第一次从1变为0时，所述cp_on_mdd信号变为1且之后一直保持为1。

优选地，见图5，所述时钟控制电路302包括第二非门器件309、四个第一与非门器件310、四个第二与非门器件311和四个第三与非门器件312；四个第一与非门器件310的第一输入端分别输入所述时钟信号osc_clk，四个第一与非门器件310的第二输入端均与所述第二非门器件309的输出端连接，所述第二非门器件309的输入端输入所述cp_on_mdd信号；四个第二与非门器件311的第一输入端分别输入四个子时钟信号，四个第二与非门器件311的第二输入端均输入所述cp_on_mdd信号；四个第一与非门器件310的输出端分别与四个第三与非门器件312的第一输入端连接，四个第二与非门器件311的输出端分别与四个第三与非门器件312的第二输入端连接；四个第三与非门器件312的输出端分别与四个电荷泵103的时钟输入信号连接端连接。

工作时，当cp_on_mdd为0时，四个第二与非门器件311的输出保持为1，四个第一与非门器件310的输出保持与时钟信号osc_clk相反，从而四个第三与非门器件312的输出等于时钟信号osc_clk；当cp_on_mdd为1时，四个第二与非门器件311的输出分别与四个子时钟信号相反，四个第一与非门器件310的输出保持为1，从而四个第三与非门器件312的输出分别与四个子时钟信号相等。从而实现了在电压建立过程中四个电荷泵103的时钟输入信号等于时钟信号osc_clk，当电压建立后四个电荷泵103的时钟输入信号分别等于四个子时钟信号。

此外，本申请实施例还提供一种存储器，包括所述的电荷泵电路。

进一步的，本申请实施例提供一种电荷泵电路控制方法，所述电荷泵电路包括四个电荷泵，四个所述电荷泵的电源输入端并接，四个所述电荷泵的电压输出端并接以输出输出电压；所述电荷泵只在输入的cp_on信号为1且对应的时钟输入信号翻转时工作；

所述电荷泵电路控制方法包括步骤：

在输出电压第一次达到目标电压前，向四个电荷泵输入其值为1的cp_on信号和预设频率的时钟信号，使输出电压逐渐升高；

在输出电压第一次达到目标电压后，分别向四个电荷泵输入四个子时钟信号以替代所述时钟信号，四个子时钟信号的频率为所述时钟信号的频率的四分之一，且四个子时钟信号的相位顺次相差45°；

在输出电压第一次达到目标电压后，在输出电压不小于目标电压时把cp_on信号调为0，并在输出电压小于目标电压时把cp_on信号调为1。

在一些优选实施方式中，该电荷泵电路控制方法基于前述的电荷泵电路。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术佩戴人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，其方案与本发明实质上相同。

Claims (6)

1.一种电荷泵电路，其特征在于，包括：

电荷泵主电路模块（1），包括电荷泵模组（101）和输出电压采集单元（102）；所述电荷泵模组（101）包括四个电荷泵（103），四个所述电荷泵（103）的电源输入端并接且电压输出端并接；所述输出电压采集单元（102）用于采集所述电荷泵模组（101）的输出电压，并根据所述输出电压输出cp_on信号，其中，当输出电压小于目标电压时cp_on信号为1，否则cp_on信号为0；所述cp_on信号输入四个电荷泵（103），所述电荷泵（103）只在cp_on信号为1且对应的时钟输入信号翻转时工作；

时钟分频电路模块（2），包括用于产生时钟信号的时钟信号生成器（201）、以及用于对所述时钟信号进行分频的时钟分频器（202）；所述时钟分频器（202）输出四个子时钟信号，四个子时钟信号的频率为所述时钟信号的频率的四分之一，且四个子时钟信号的相位顺次相差45°；

时钟选择模块（3），连接在所述时钟分频电路模块（2）和所述电荷泵主电路模块（1）之间，用于在输出电压第一次达到目标电压前把所述时钟信号作为时钟输入信号输入四个所述电荷泵（103），并在输出电压第一次达到目标电压后把四个子时钟信号作为时钟输入信号分别输入四个所述电荷泵（103）；

所述时钟选择模块（3）包括检测电路（301）和时钟控制电路（302）；

所述检测电路（301）用于根据所述cp_on信号生成cp_on_mdd信号，所述cp_on信号第一次为1时，所述cp_on_mdd信号为0，当所述cp_on信号第一次从1变为0时，所述cp_on_mdd信号变为1且之后一直保持为1；

所述时钟控制电路（302）用于在所述cp_on_mdd信号为0时，把所述时钟信号作为时钟输入信号输入四个所述电荷泵（103），在所述cp_on_mdd信号为1时，把四个子时钟信号作为时钟输入信号分别输入四个所述电荷泵（103）；

所述检测电路（301）包括与门器件（303）、第一非门器件（304）、第一延时器件（305）、第一RS存储器（306）、第二延时器件（307）以及第二RS存储器（308）；所述与门器件（303）的第一输入端输入所述cp_on信号；所述与门器件（303）的输出端、所述第一非门器件（304）和所述第一RS存储器（306）的第一输入端依次连接；所述与门器件（303）的第二输入端、所述第一延时器件（305）和所述第一RS存储器（306）的第二输入端依次连接，且所述与门器件（303）的第二输入端输入常为1的使能信号；所述与门器件（303）的输出端通过连接线与所述第二RS存储器（308）的第一输入端连接；所述第一RS存储器（306）的输出端、所述第二延时器件（307）和所述第二RS存储器（308）的第二输入端依次连接；所述第二RS存储器（308）的输出端输出所述cp_on_mdd信号。

2.根据权利要求1所述的电荷泵电路，其特征在于，所述输出电压采集单元（102）包括输出电压采样电路（104）和比较器（105），所述输出电压采样电路（104）用于采集所述电荷泵模组（101）的输出电压值并向所述比较器（105）的负输入端输入采样电压，所述比较器（105）的正输入端连接对比电压，所述比较器（105）的输出端输出所述cp_on信号。

3.根据权利要求2所述的电荷泵电路，其特征在于，所述采样电压等于所述输出电压的除以预设倍率；所述对比电压等于目标电压除以所述预设倍率。

4.根据权利要求1所述的电荷泵电路，其特征在于，所述时钟控制电路（302）包括第二非门器件（309）、四个第一与非门器件（310）、四个第二与非门器件（311）和四个第三与非门器件（312）；四个第一与非门器件（310）的第一输入端分别输入所述时钟信号，四个第一与非门器件（310）的第二输入端均与所述第二非门器件（309）的输出端连接，所述第二非门器件（309）的输入端输入所述cp_on_mdd信号；四个第二与非门器件（311）的第一输入端分别输入四个子时钟信号，四个第二与非门器件（311）的第二输入端均输入所述cp_on_mdd信号；四个第一与非门器件（310）的输出端分别与四个第三与非门器件（312）的第一输入端连接，四个第二与非门器件（311）的输出端分别与四个第三与非门器件（312）的第二输入端连接；四个第三与非门器件（312）的输出端分别与四个电荷泵（103）的时钟输入信号连接端连接。

5.一种存储器，其特征在于，包括权利要求1-4任一项所述的电荷泵电路。

6.一种电荷泵电路控制方法，其特征在于，基于权利要求1-4任一项所述的电荷泵电路；

所述电荷泵电路控制方法包括步骤：

在输出电压第一次达到目标电压前，向四个电荷泵输入其值为1的cp_on信号和预设频率的时钟信号，使输出电压逐渐升高；

在输出电压第一次达到目标电压后，分别向四个电荷泵输入四个子时钟信号以替代所述时钟信号，四个子时钟信号的频率为所述时钟信号的频率的四分之一，且四个子时钟信号的相位顺次相差45°；

在输出电压第一次达到目标电压后，在输出电压不小于目标电压时把cp_on信号调为0，并在输出电压小于目标电压时把cp_on信号调为1。

Images