KR100816214B1 - 플래쉬 메모리 장치의 전압 생성기 - Google Patents

플래쉬 메모리 장치의 전압 생성기 Download PDF

Info

Publication number
KR100816214B1
KR100816214B1 KR1020060096201A KR20060096201A KR100816214B1 KR 100816214 B1 KR100816214 B1 KR 100816214B1 KR 1020060096201 A KR1020060096201 A KR 1020060096201A KR 20060096201 A KR20060096201 A KR 20060096201A KR 100816214 B1 KR100816214 B1 KR 100816214B1
Authority
KR
South Korea
Prior art keywords
voltage
generator
power supply
response
output
Prior art date
Application number
KR1020060096201A
Other languages
English (en)
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096201A priority Critical patent/KR100816214B1/ko
Priority to US11/617,419 priority patent/US7417493B2/en
Priority to JP2006354190A priority patent/JP5160780B2/ja
Priority to CN2006101564543A priority patent/CN101154462B/zh
Application granted granted Critical
Publication of KR100816214B1 publication Critical patent/KR100816214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치의 전압 생성기에 관한 것으로, 소자의 온도가 높아질수록 독출 또는 검출 전압을 낮게 인가하고, 전원 전압이 높을 때는 독출 또는 검출 전압은 높게 인가함으로써 항상 일정한 프로그램셀 또는 소거셀의 문턱전압 마진을 유지하도록 하여 플래쉬 메모리 장치의 신뢰도를 높이도록 한다.
플래쉬 메모리, 문턱전압, 온도, 전원전압, 독출, 검출, 멀티 레벨 셀

Description

플래쉬 메모리 장치의 전압 생성기{Voltage generator of a flash memory device}
도 1은 종래 기술에 따른 셀들의 문턱전압의 분포를 설명하기 위한 그래프이다.
도 2는 본 발명의 전압 생성기를 포함하는 플래쉬 메모리 장치의 개략적인 블록도이다.
도 3은 도 2의 전압 생성기를 상세히 도시한 회로도이다.
도 4는 도 3의 전원전압 감지부의 상세한 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 전압 생성기 200 : 워드라인 블록 스위치
300 : 메모리 셀 어레이 110 : 제 1 전압 생성기
120 : 제 2 전압 생성기 130 : 버퍼부
140 : 제 3 전압 생성기 150 : 증폭기
111, 131, 141, 151 : 비교기 121 : NMOS 트랜지스터
R1~R9 : 저항
본 발명은 플래쉬 메모리 장치의 전압 생성기에 관한 것으로 특히, 독출 및 검출 동작시 소자의 온도 및 외부 전원전압의 영향을 받지 않고 전압을 공급하는 전압 생성기에 관한 것이다.
일반적으로 플래쉬 메모리 장치(flash memory device)에서 셀(cell)의 프로그램(program), 소거(erase), 독출(read) 및 검출(verify) 등의 동작은 문턱전압 분포에 따라 이루어지게 된다. 하지만, 문턱전압 분포는 프로그램 또는 소거시 전압에 따라 변하게 된다. 따라서, 선택된 셀의 게이트에 고정된 전압을 가하여 독출 또는 검출 동작을 수행하게 되면 잘못된 데이터가 독출되거나 검출될 가능성이 높아진다. 이는 셀의 메모리 셀의 문턱전압 및 게이트에 가해진 전압과의 마진(margin)이 줄어들기 때문에 발생할 수 있는 오류이다.
도 1은 종래 기술에 따른 셀들의 문턱전압의 분포를 설명하기 위한 그래프이다. 그래프의 x축은 문턱전압을 나타내고, y축은 셀의 개수를 나타낸다. 프로그램 동작시 기준전압을 고정시켜 놓고 보면, 소자의 동작으로 인하여 온도가 높아질수록 프로그램된 셀의 문턱전압은 높아진다(A). 반면에, 프로그램 동작 후 프로그램된 셀을 독출(read) 할 때에는 소자의 온도가 높아질수록 문턱전압은 낮아지게 된다(A'). 따라서, 독출 동작시 독출 전압과 프로그램 셀간의 전압 차이로 인하여 잘 못된 데이터를 독출 할 수 있다. 즉, 소자의 온도가 낮을 때 프로그램되고 소자의 온도가 높을 때 독출하게 되면 프로그램 셀을 소거 셀로 읽게 되는 오류를 발생하게 된다. 반대로, 소자의 온도가 낮아질수록 프로그램 동작시 프로그램된 셀의 문턱전압은 낮아진다(B). 또한, 프로그램 동작 후 프로그램된 셀의 데이터를 독출 할 때에는 소자의 온도가 낮아질수록 문턱전압은 높아지게 된다(B'). 따라서, 소자의 온도가 높을 때 프로그램되고 소자의 온도가 낮을 때 독출하게 되면 소거 셀을 프로그램 셀로 읽게 되는 오류를 발생할 수 있다.
따라서, 본 발명은 소자의 온도가 높아질수록 독출 또는 검출 전압을 낮게 인가하고, 전원 전압이 높을 때는 독출 또는 검출 전압은 높게 인가함으로써 안정적인 프로그램 셀 또는 소거 셀의 문턱전압 마진을 유지하도록 하여 플래쉬 메모리 장치의 신뢰도를 높이도록 한다.
본 발명은 플래쉬 메모리 장치의 전압 생성기에 관한 것으로, 기준전압 및 전원전압에 응답하여 일정한 제 1 전압을 생성하는 제 1 전압 생성기, 제 1 전압에 응답하여 제 2 전압을 생성하며, 제 2 전압이 온도의 변화에 따라 변동되는 제 2 전압 생성기, 제 2 전압에 응답하여 제 3 전압을 출력하는 버퍼부, 기준전압에 응답하여 제 4 전압을 출력하며, 전원전압의 변동에 따라 제 4 전압이 변동되는 제 3 전압 생성기 및 제 4 전압에 따라 제 3 전압을 증폭하는 증폭기를 포함하는 플래쉬 메모리 장치의 전압 생성기를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 전압 생성기를 포함하는 플래쉬 메모리 장치의 개략적인 블록도이다. 플래쉬 메모리 장치는 전압 생성기(100), 워드라인 블록 스위치(200), 메모리 셀 어레이(300) 및 주면 회로부(미도시)를 포함한다. 전압 생성기(100)는 메모리 셀에 저장된 데이터를 독출할 때 사용되는 독출전압(VREAD)을 출력한다. 워드라인 스위치(200)는 복수의 워드라인 블록(미도시) 중 어느 하나를 선택하고 독출전압(VREAD)을 인가받아 워드라인들(WL)에 전압을 발생한다. 메모리 셀 어레이(300)는 복수의 메모리 셀을 포함하며, 복수의 워드라인들(WL) 중 어느 하나와 복수의 비트라인들(미도시) 중 어느 하나에 의해 선택된 메모리 셀(미도시)에 데이터가 저장된다. 이때, 본 발명에 따른 전압 생성기(100)는 온도 및 전원전압의 변화에도 불구하고 일정한 레벨의 독출전압을 출력하여 워드라인에 일정한 레벨의 전압을 인가하도록 한다.
도 3은 도 2의 전압 생성기를 상세히 도시한 회로도이다. 전압 생성기(100)는 제 1 전압 생성기(110), 제 2 전압 생성기(120), 버퍼부(103), 제 3 전압 생성기(140) 및 증폭기(150)를 포함한다. 제 1 전압 생성기(110)는 기준 전압(VBG) 및 전원전압(Vcc)에 응답하여 제 1 전압(V1)을 출력한다. 제 2 전압 생성기(120)는 제 1 전압(V1)에 응답하여 제 2 전압(V2)을 출력한다. 버퍼부(130)는 제 2 전압(V2)에 응답하여 제 3 전압(V3)을 출력한다. 제 3 전압 생성기(140)는 기준 전압(VBG)에 응답하여 제 4 전압(V4)을 출력한다. 증폭기(150)는 제 3 전압(V3) 및 제 4 전압(V4)에 응답하여 독출전압(VREAD)을 출력한다. 각각의 회로부를 더욱 상세히 설명하면 다음과 같다.
제 1 전압 생성기(110)는 상기 제1 전압(V1)과 상기 전원전압(Vcc)에 응답하여 분배 전압(Vf1)을 출력하는 전압분배부(113)와, 상기 분배 전압(Vf1)과 상기 기준 전압(VBG)을 비교하여 상기 제 1 전압을 출력하는 비교기(111)를 포함한다.
상기 비교기(111)는 기준 전압(VBG) 및 노드(N2)에 인가된 분배전압(Vf1)을 비교하여 노드(N1)에 제 1 전압을 출력한다.
상기 전압 분배부(113)는 상기 노드(N1)와 접지 전압(Vss) 간에 직렬접속된 제 1 내지 제 3 저항들(R1~R3)을 포함한다. 제 4 저항(R4)은 제 2 및 제 3 저항(R2, R3)의 접속점인 노드(N3) 및 전원전압(Vcc) 단자간에 접속된다. 전원전압(Vcc)은 제 4 저항(R4)을 통하여 노드(N3)에 인가된다. 비교기(111)로부터 출력되는 제 1 전압(V1)은 제 1 및 제 2 저항(R1, R2)에 의해 결정된 노드(N2)에 인가되는 전압과 기준 전압(VBG)을 비교하여 출력된다. 제 1 전압(V1)의 레벨은 다음의 수학식 1과 같이 정의된다.
Figure 112006071738589-pat00001
Figure 112006071738589-pat00002
여기서, k는 문턱전압의 변화량을 나타낸다. 기준 전압(VBG)은 일정한 값으로 인가되므로, 전원전압(Vcc) 레벨의 변화량에 대한 제 1 전압(V1) 레벨의 변화량은 항상 음의 선형 의존성을 갖게 된다.
제 2 전압 생성기(120)는 NMOS 트랜지스터(121)와 저항(R5)을 포함한다. NMOS 트랜지스터(121)는 제 1 전압(V1)에 응답하여 전원전압(Vcc)과 노드(N4) 간에 접속된다. 저항(R5)은 노드(N4)와 접지전압(Vss) 간에 접속되고 노드(N4)에 인가된 전압이 제 2 전압(V2)으로 출력된다. NMOS 트랜지스터(121)의 베타(beta) 값과 저항의 곱이 매우 크다면 출력되는 제 2 전압(V2)은 NMOS 트랜지스터(121)의 게이트에 인가되는 제 1 전압(V1)에서 NMOS 트랜지스터(121)의 문턱전압(Vth)을 뺀 레벨값이 된다. 즉, 제 1 전압(V1)이 온도에 상관없이 인가되는 레벨이라면 제 2 전압(V2)의 온도 의존성은 문턱전압(Vth)의 온도 의존성과 반대가 된다.
버퍼부(130)는 비교기(131)를 포함한다. 비교기(131)는 제 2 전압(V2)과 노드(N5)의 전압을 비교하여 제 3 전압(V3)을 다시 노드(N5)로 출력한다. 비교기(131)는 입력된 전압과 동일한 전압이 출력되지만 이는 출력 구동력을 높이기 위 해 사용된다.
제 3 전압 생성기(140)는 상기 기준 전압과 상기 제 4 전압을 비교하는 비교기(141)와, 상기 전원전압의 변동에 따라 저항값이 변화하는 복수의 가변저항으로 상기 비교기의 출력 전압을 분배하여 상기 제 4 전압을 출력하는 전압분배부(143)를 포함한다.
상기 비교기(141)는 기준 전압(VBG)과 상기 전압분배부(143)의 분배전압(Vf2)을 인가받아 출력전압(VREG)을 발생한다.
상기 전압 분배부(143)는 상기 비교기(141)의 출력단과 접지전압(Vss)간에 직렬접속된 제 1 및 제 2 가변저항들(R6, R7)을 포함한다.
노드(N6)에 인가되는 전위는 제 1 및 제 2 저항단(R6, R7) 간의 전위로써 다시 비교기(141)의 음극 입력부로 인가된다. 제 1 및 제 2 저항단(R6, R7)을 더욱 상세히 설명하기 위해 도 4를 참조하면 다음과 같다.
도 4를 참조하면, 도 4는 도 3의 전원전압 감지부의 상세한 회로도이다. 제 1 가변저항(R6)은 복수의 저항들(Ra1~Rai)과 복수의 스위치들(SW1~SWi)을 포함한다. 복수의 스위치들(SW1~SWi)은 서로 병렬 연결된다. 복수의 저항들(Ra1~Rai)은 병렬 접속된 스위치들(SW1~SWi) 사이에 각각 하나씩 연결된다. 제 2 가변저항(R7)은 복수의 저항들(Rb1~Rbj)과 복수의 스위치들(SC1~SCj)을 포함한다. 복수의 스위치들(SC1~SCj)은 서로 병렬 연결된다. 복수의 저항들(Rb1~Rbj)은 병렬 접속된 스위치들(SC1~SCj) 사이에 각각 하나씩 연결된다. 이렇게 구성된 제 1 가변저항(R6)과 제 2 가변저항(R7)에서처럼 저항을 여러 개로 구성한 후 원하는 전압에 해당하는 스위치를 출력에 연결하면(일 예로, 도 4에서는 스위치(SW3)를 연결하였다.) 하나의 회로로 여러가지의 전압 값에 대응하는 다양한 레벨의 제 4 전압(V4)을 출력할 수 있다. 이는 멀티 레벨 셀(MLC)과 같이 독출(read)과 검출(verify) 전압이 여러 개인 경우에 유용하다. 출력 전압인 제 4 전압(V4)의 출력 레벨은 다음과 같은 수 학식 2로 정의할 수 있다.
Figure 112006071738589-pat00003
V4는 출력전압인 제 4 전압, R6은 제 1 저항단의 저항값, R7은 제 2 저항단의 저항값, VBG는 기준 전압을 나타낸다.
증폭기(150)는 비교기(151)와 복수의 저항들(R8, R9)을 포함한다. 저항(R8)은 노드(N5) 와 노드(N7) 간에 접촉된다. 비교기(151)는 노드(N7)에 인가된 제 3 전압(V3)과 전원전압 감지부(140)에서 출력되는 제 4 전압(V4)을 인가받고 두 전압(V3, V4) 간의 차이를 저항비(R9/R8)에 해당하는 전압 레벨만큼 제 4 전압(V4)을 증폭하여 노드(N8)에 독출전압(VREAD)을 출력한다. 이때, 저항(R9)은 노드(N7)와 노드(N8) 간에 접속된다. 독출전압(VREAD)은 다음의 수학식 3과 같이 정의된다.
Figure 112006071738589-pat00004
수학식 3에서 알 수 있듯이, 비교기(151)에 입력되는 제 3 및 제 4 전압(V3, V4)의 차이를 저항비에 해당되는 양만큼 증폭하게 된다.
상기 각 회로부의 결과를 모두 종합하면 전압 생성기(100)의 최종 출력인 독출전압(VREAD)은 다음의 수학식 4와 같다.
Figure 112006071738589-pat00005
수학식 4에서 (T, Vcc)는 온도 및 전원전압에 대한 전압 레벨을 의미한다. 즉, 수학식 3에서 V2(T,Vcc)는 온도 및 전원전압이 변수로 작용하여 레벨값이 달라지는 V2 값을 의미한다. 각각의 요소에서 온도 및 전원전압의 의존성을 다음의 수학식 5 및 수학식 6으로 정의할 수 있다. 수학식 5는 온도에 대한 의존성을 나타낸 식이고, 수학식 6은 전원전압에 대한 의존성을 나타낸 식이다.
Figure 112006071738589-pat00006
Figure 112006071738589-pat00007
Figure 112006071738589-pat00008
Figure 112006071738589-pat00009
수학식 5에서 온도(T)가 높아질수록 독출전압(VREAD)이 작아짐을 알 수 있다. 수학식 6에서는 전원전압이 높아질수록 독출전압(VREAD)은 커짐을 알 수 있다. 따라서, 소자의 온도 및 외부전원의 변화에도 프로그램 셀과 소거 셀의 문턱전압을 유지시키는 방향으로 변화가 가능하게 된다.
좀 더 정확하게, 온도에 대한 메모리 셀의 문턱전압(Vth) 변화를 상쇄시키려면 저항 R9/R8의 값을 조절하면 되는데, 이에 대한 관계식은 다음의 수학식 7과 같다.
Figure 112006071738589-pat00010
수학식 7에서 Vth(NMOS)는 NMOS 트랜지스터(121)의 문턱전압이고, Vth(Cell)는 셀의 문턱전압이다.
좀 더 정확하게, 전원전압(Vcc)에 대한 메모리 셀의 문턱전압(Vth) 변화를 상쇄시키려면 전원전압(Vcc)에 따라서 메모리 셀의 문턱전압(Vth)이 변동된 량(k)이 소정의 값을 가지도록 저항값들을 조절한다. 이때, 문턱전압(Vth)이 변동된 량(k)은 다음의 수학식 8과 같이 정의될 수 있다.
Figure 112006071738589-pat00011
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 새로운 전압 생성 회로를 구현함에 따라 온도 및 전원전압이 변하더라도 독출 동작시 문턱전압 마진을 일정하게 유지함으로써 프로그램 셀과 소거 셀의 구분을 명확히 하여 소자의 신뢰성을 높일 수 있다.

Claims (5)

  1. 기준전압 및 전원전압에 응답하여 일정한 제 1 전압을 생성하는 제 1 전압 생성기;
    상기 제 1 전압에 응답하여 제 2 전압을 생성하며, 상기 제 2 전압이 온도의 변화에 따라 변동되는 제 2 전압 생성기;
    상기 제 2 전압에 응답하여 제 3 전압을 출력하는 버퍼부;
    상기 기준전압에 응답하여 제 4 전압을 출력하며, 상기 전원전압의 변동에 따라 상기 제 4 전압이 변동되는 제 3 전압 생성기; 및
    상기 제 3 전압에 따라 상기 제 4 전압을 증폭하는 증폭기를 포함하는 플래쉬 메모리 장치의 전압 생성기.
  2. 제 1 항에 있어서, 상기 제 1 전압 생성기는,
    상기 제1 전압과 상기 전원전압에 응답하여 분배 전압을 출력하는 전압분배부;
    상기 분배 전압과 상기 기준 전압을 비교하여 상기 제 1 전압을 출력하는 비교기를 포함하는 플래쉬 메모리 장치의 전압 생성기.
  3. 제 1 항에 있어서, 상기 제 2 전압 생성기는,
    상기 제 1 전압에 따라 동작하고 주변 온도에 따라 문턱전압이 변화하는 NMOS 트랜지스터를 포함하고,
    상기 NMOS 트랜지스터의 온도 의존성과 상반되는 온도 의존성을 가지는 제 2 전압을 출력하는 플래쉬 메모리 장치의 전압 생성기.
  4. 제 1 항에 있어서, 제 3 전압 생성기는,
    상기 기준 전압과 상기 제 4 전압을 비교하는 비교기;
    상기 전원전압의 변동에 따라 저항값이 변화하는 복수의 가변저항으로 상기 비교기의 출력 전압을 분배하여 상기 제 4 전압을 출력하는 전압분배부를 포함하는 플래쉬 메모리 장치의 전압 생성기.
  5. 제 4 항에 있어서, 상기 가변저항들은,
    복수의 저항들 및 복수의 스위치를 포함하고,
    상기 스위치의 온 또는 오프 상태에 따라 다양한 레벨의 전압이 출력되는 플래쉬 메모리 장치의 전압 생성기.
KR1020060096201A 2006-09-29 2006-09-29 플래쉬 메모리 장치의 전압 생성기 KR100816214B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060096201A KR100816214B1 (ko) 2006-09-29 2006-09-29 플래쉬 메모리 장치의 전압 생성기
US11/617,419 US7417493B2 (en) 2006-09-29 2006-12-28 Voltage generator in a flash memory device
JP2006354190A JP5160780B2 (ja) 2006-09-29 2006-12-28 フラッシュメモリ装置の電圧生成器
CN2006101564543A CN101154462B (zh) 2006-09-29 2006-12-31 闪存器件中的电压发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096201A KR100816214B1 (ko) 2006-09-29 2006-09-29 플래쉬 메모리 장치의 전압 생성기

Publications (1)

Publication Number Publication Date
KR100816214B1 true KR100816214B1 (ko) 2008-03-21

Family

ID=39256039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096201A KR100816214B1 (ko) 2006-09-29 2006-09-29 플래쉬 메모리 장치의 전압 생성기

Country Status (4)

Country Link
US (1) US7417493B2 (ko)
JP (1) JP5160780B2 (ko)
KR (1) KR100816214B1 (ko)
CN (1) CN101154462B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933846B1 (ko) 2008-05-30 2009-12-24 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
KR100933845B1 (ko) * 2008-05-28 2009-12-24 주식회사 하이닉스반도체 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
JP2009123292A (ja) * 2007-11-15 2009-06-04 Toshiba Corp 半導体記憶装置
TWI387186B (zh) * 2009-11-04 2013-02-21 Richtek Technology Corp 提供具有適應性溫度係數之參考信號的參考信號產生器及方法
JP2011187104A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
KR101143446B1 (ko) * 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 전압 발생 회로
US20130313995A1 (en) * 2012-05-25 2013-11-28 Laurence P. Sadwick Dimmable LED Driver
US9318154B2 (en) * 2012-09-20 2016-04-19 Dell Products L.P. Method and system for preventing unreliable data operations at cold temperatures
ES2672387T3 (es) 2014-12-08 2018-06-14 Steerable Instruments nv Amplificador de movimiento para un mecanismo de orientación de una herramienta orientable

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014879A (ja) 1999-06-04 2001-01-19 Stmicroelectronics Srl 不揮発性メモリの読み出し回路
JP2002025285A (ja) 2000-07-04 2002-01-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184881A (ja) * 1999-12-28 2001-07-06 Toshiba Corp 不揮発性半導体メモリの読み出し回路
JP3866481B2 (ja) * 2000-05-12 2007-01-10 株式会社東芝 半導体集積回路
JP3633864B2 (ja) * 2000-11-29 2005-03-30 Ｎｅｃマイクロシステム株式会社 不揮発性メモリの基準電圧発生回路
KR100476888B1 (ko) * 2002-04-04 2005-03-17 삼성전자주식회사 온도보상기능을 가진 멀티비트 플래쉬메모리
JP4025167B2 (ja) * 2002-10-17 2007-12-19 株式会社東芝 抵抗素子を有する半導体装置
US7319314B1 (en) * 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014879A (ja) 1999-06-04 2001-01-19 Stmicroelectronics Srl 不揮発性メモリの読み出し回路
JP2002025285A (ja) 2000-07-04 2002-01-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933845B1 (ko) * 2008-05-28 2009-12-24 주식회사 하이닉스반도체 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자
US7889559B2 (en) 2008-05-28 2011-02-15 Hynix Semiconductor Inc. Circuit for generating a voltage and a non-volatile memory device having the same
KR100933846B1 (ko) 2008-05-30 2009-12-24 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
US8050099B2 (en) 2008-05-30 2011-11-01 Hynix Semiconductor Inc. Apparatus for generating a voltage and non-volatile memory device having the same

Also Published As

Publication number Publication date
CN101154462A (zh) 2008-04-02
US20080111615A1 (en) 2008-05-15
US7417493B2 (en) 2008-08-26
JP5160780B2 (ja) 2013-03-13
JP2008090991A (ja) 2008-04-17
CN101154462B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR100816214B1 (ko) 플래쉬 메모리 장치의 전압 생성기
KR101224919B1 (ko) 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
KR100923834B1 (ko) 불휘발성 메모리 장치
KR100927782B1 (ko) 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
US7236409B2 (en) Semiconductor memory device provided with constant-current circuit having current trimming function
JP3688899B2 (ja) 半導体集積回路装置
JP5667260B1 (ja) 半導体記憶装置
US9105357B2 (en) Semiconductor memory device and defective judging method thereof
KR20120043522A (ko) 반도체 메모리 소자의 내부 전압 발생기
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
JP5909294B1 (ja) 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置
KR19990078214A (ko) 비휘발성 반도체 메모리장치
US8638610B2 (en) Semiconductor storage device
US20100124125A1 (en) Nonvolatile semiconductor memory device
US11342010B2 (en) Managing bit line voltage generating circuits in memory devices
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
KR101053700B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
KR100933845B1 (ko) 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자
CN107958688B (zh) 非易失性存储装置的感测电路及方法
KR101950918B1 (ko) 저항성 메모리 및 그 메모리 셀
CN105304129A (zh) 电阻可变型存储器及其写入方法
KR20100088923A (ko) 오피 앰프 회로
KR100885789B1 (ko) 불휘발성 메모리 장치
JP2012203931A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee