CN111123207A - 一种基于全裸片的tr组件控制电路 - Google Patents

Abstract

本发明公开一种基于全裸片的TR组件控制电路，包括：裸片组，用于接收波控机输出的控制信号；所述裸片组包括以串联结构电连接的多级裸片，每个所述裸片分别电连接有多功能子电路、功放子电路以及环放子电路。本发明提高了TR组件的可靠性。

Description

一种基于全裸片的TR组件控制电路

技术领域

本发明涉及集成电路技术领域。更具体地，涉及一种基于全裸片的TR组件控制电路。

背景技术

随着有源相控阵雷达技术的不断发展，阵面TR组件的可靠性、小型化及轻量化变得越来越重要。传统的TR组件控制电路主要由电源、监测电路、可编程逻辑器件、驱动器、电阻及电容构成，如图1所示。可编程逻辑器件输出所有控制信号，经驱动器处理后控制功放电路、环放电路及多功能电路。

然而可编程逻辑器件及驱动器在控制电路中所占体积较大，不利于TR组件小型化及轻量化，在高低温环境中或恶劣电源环境中一定概率下会发生加载软件失败的情况，不利于TR组件可靠性。

发明内容

为解决背景技术中所提出的技术问题，本发明采用下述技术方案：一种基于全裸片的TR组件控制电路，包括：

裸片组，用于接收波控机输出的控制信号；

所述裸片组包括以串联结构电连接的多级裸片，每个所述裸片分别电连接有多功能子电路、功放子电路以及环放子电路。

可选地，在串行模式下，所述波控机输出串行数据输入信号SDI，第一级所述裸片响应于所述串行数据信号SDI向下一级裸片输出串行数据输出信号SDO；

其中，N级所述裸片响应于N-1级所述裸片所输出的串行数据输入信号SDI来向N+1级所述裸片输出串行数据输出信号SDO。

可选地，所述波控机还用于输出清零信号CLEAR、使能信号ENABLE、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR中的一种或多种至所述裸片组。

可选地，所述裸片输出DP0～DP5信号、K1～K3信号、DA0～DA5信号至所述多功能子电路，所述裸片输出TR_T信号至功放子电路，所述裸片输出TR_R至所述环放子电路。

可选地，在并行模式下，所述波控机输出使能信号ENABLE1，第一级所述裸片相应于所述使能信号ENABLE1向下一级裸片输出使能信号ENABLE2；

其中，N级所述裸片响应于N-1级所述裸片所输出的使能信号ENABLEN来向N+1级所述裸片输出使能信号ENABLEN+1。

可选地，所述波控机还用于输出清零信号CLEAR、串行数据输入信号SDI、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR中的一种或多种至所述裸片组。

可选地，所述裸片输出DP0～DP5信号、K1～K3信号、DA0～DA5信号至所述多功能子电路，所述裸片输出TR_T信号至功放子电路，所述裸片输出TR_R至所述环放子电路。

本发明的有益效果如下：

本发明的目的在于提供一种基于全裸片形式的TR组件控制电路，通过串联或并联多级裸片，外围连接必要的电阻、电容及电源构成TR组件控制电路，实现收发链路中延时器及衰减器的控制、电路状态控制、电源调制信号控制、串行数据回读、串行数据移出及奇偶校验等功能。基于专用集成电路技术的全裸片使得控制电路具有上电加载不失败、芯片内部电路延时固定以及控制电路规格灵活等特点，提高了TR组件的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出现有技术中的TR组件控制电路的架构图；

图2示出本发明实施例提出的一种基于全裸片形式的TR组件控制电路在串行模式下的架构图；

图3示出本发明实施例提出的一种基于全裸片形式的TR组件控制电路在并行模式下的架构图；

图4示出本发明实施例提出的一种基于全裸片形式的TR组件控制电路的功能构图；

图5示出本发明实施例提出的一种基于全裸片形式的TR组件控制电路的数据信号工作时序图；

图6示出本发明实施例提出的一种基于全裸片形式的TR组件控制电路的TR_T与TR_R时序关系图；

图7示出本发明实施例提出的一种基于全裸片形式的TR组件控制电路的TR_T与TR_R时序关系图。

具体实施方式

为使本发明的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提出的一种基于全裸片形式的TR组件控制电路，所述控制电路包括：裸片组。

具体的，裸片组用于接收波控机所输出的控制信号，所述裸片组包括以串联结构电连接的多级裸片(在本实施例中，裸片的数量可定义为N个，其中，N为大于1的整数，本领域技术人员应知的是，裸片的数量可自行进行设定，本申请对此不做具体限定)，在这里，每个裸片分别电连接有多功能子电路、功放子电路以及环放子电路。

在本发明实施例中，相控阵雷达阵面T/R组件收发通道数量较多，单片全裸片难以满足需求，全裸片之间级联方式的差异使得控制电路可分为串行模式与并行模式两种架构，在一些可选地实现方式中，如图2所示，在串行模式下，所述波控机输出串行数据输入信号SDI，第一级所述裸片响应于所述串行数据信号SDI向下一级裸片输出串行数据输出信号SDO；其中，N级所述裸片响应于N-1级所述裸片所输出的串行数据输入信号SDI来向N+1级所述裸片输出串行数据输出信号SDO。

具体的，波控机输出串行数据输入信号SDI，与第一级裸片连接；第一级裸片输出串行数据输出信号SDO，与第二级裸片的SDI输入连接；以此类推，第N-1级裸片的SDO输出与第N级裸片的SDI输入连接。通过上述方式将第一级裸片至第N级裸片以串行模式级联。

进一步的，所述波控机还用于输出清零信号CLEAR、使能信号ENABLE、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR中的一种或多种至所述裸片组。

具体地，串行模式下波控机输出清零信号CLEAR、使能信号ENABLE、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR，与第一级裸片至第N级裸片的输入端连接。

更进一步的，所述裸片输出DP0～DP5信号、K1～K3信号、DA0～DA5信号至所述多功能子电路，所述裸片输出TR_T信号至功放子电路，所述裸片输出TR_R至所述环放子电路。

具体的，裸片输出的DP0～DP5信号、K1～K3信号、DA0～DA5信号与多功能子电路的输入端连接；裸片输出的TR_T、TR_R信号分别与功放子电路和环放子电路输入端连接。

在本发明实施例的一些可选地实现方式中，如图3所示，在并行模式下，所述波控机输出使能信号ENABLE1，第一级所述裸片相应于所述使能信号ENABLE1向下一级裸片输出使能信号ENABLE2；其中，N级所述裸片响应于N-1级所述裸片所输出的使能信号ENABLEN来向N+1级所述裸片输出使能信号ENABLEN+1。

具体的，波控机输出使能信号ENABLE1与第一级裸片的输入端相连，使能信号ENABLE2与第二级裸片的输入端相连，以此类推，使能信号ENABLEN与第N级裸片的输入端相连。通过上述方式将第一级裸片至第N级裸片以并行模式级联。

进一步的，所述波控机还用于输出清零信号CLEAR、串行数据输入信号SDI、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR中的一种或多种至所述裸片组。

具体的，并行模式下波控机输出清零信号CLEAR、串行数据输入信号SDI、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR，与第一级裸片至第N级裸片的输入端连接。

更进一步的，所述裸片输出DP0～DP5信号、K1～K3信号、DA0～DA5信号至所述多功能子电路，所述裸片输出TR_T信号至功放子电路，所述裸片输出TR_R至所述环放子电路。

具体的，裸片输出的DP0～DP5信号、K1～K3信号、DA0～DA5信号与多功能子电路的输入端连接；裸片输出的TR_T、TR_R信号分别与功放子电路和环放子电路的输入端连接。

相关信号的控制方式如下，如图4所示，首先实现波控机串行数据转为并行数据：CLEAR信号用于清零裸片内数据，当信号为低电平时将移位寄存器、第一级和第二级缓存寄存器全部清零。ENABLE信号作为串行数据写入使能信号，当信号为低电平时，串行数据信号SDI才可以在时钟信号SCK上升沿下逐位移入裸片移位寄存器内。

如图5所示，DLK信号作为第一级缓存使能信号，上升沿时有效；在一个完整的写入周期之后，DLK上升沿使得数据从第一级32位移位寄存器写入第一级缓存。

PX信号作为第二级缓存使能信号，上升沿有效；第一级缓存使能信号DLK延迟一段时间后，在第二级缓存使能信号PX上升沿处，使得数据从第一级缓存进入第二级缓存。串行数据信号SDI同时通过SCK下降沿逐位移出，输出SDO信号用于多片裸片级联。

裸片内集成电源欠压保护模块，当供电正负电压绝对值均大于3.6V时，内部保护信号Vd有效，实现电源监测保护。

收发选择、收发通道调制及三态开关控制与TRT信号与TRR信号有关：TRT信号与TRR信号分别用于控制T/R组件发射和接收的时序，在裸片内部将其与电源保护信号Vd进行组合逻辑运算，输出TR_T与TR_R信号，使TR模块在正常工作情况下可以根据控制信号切换发射态、接收态及负载态；在异常情况下，TR_T与TR_R信号无效，保护TR模块避免烧毁。TR_T与TR_R信号高电平有效时，时序关系如图6所示；TR_T高电平、TR_R低电平有效时，时序关系如图7所示。当TR_T信号有效、TR_R信号无效时，状态开关信号K1～K3控制TR模块处于发射态；当TR_T信号无效、TR_R信号有效时，状态开关信号K1～K3控制TR模块处于接收态；当TR_T信号无效、TR_R信号无效时，状态开关信号K1～K3控制TR模块处于负载态。

多次相位选择由PX信号完成，所有相位信息均通过SDI移入裸片内，PX信号第一次上升沿实现第一组相位配相，第二次上升沿实现第二组相位配相，以此类推，可根据协议要求灵活调整。

TRC0～TRC3信号为模拟输入信号，裸片内部完成TRC0～TRC3信号的电平监测功能，在2.4V至5V之间内部信号TR_C0～TR_C3输出逻辑高，在0至0.8V之间内部信号TR_C0～TR_C3输出逻辑低。控制电路全裸片对串并转换后的信号进行奇偶校验，以SCK时钟为基准，信号包含奇数个高电平时，s内部信号EOC输出逻辑高，否则为逻辑低。串行回读SJO信号可实现Vd信号、TR_C0～TR_C3信号、EOC信号及相位信息可按协议调整信号之间的顺序，经过裸片并行转串行模块输出SJO信号。

延时器控制信号DP0～DP5控制移相器或延时线，衰减器控制信号DA0～DA5控制衰减器。

综上所述，本发明实施例提供的一种基于全裸片形式的TR组件控制电路，通过串联或并联多级裸片，外围连接必要的电阻、电容及电源构成TR组件控制电路，实现收发链路中延时器及衰减器的控制、电路状态控制、电源调制信号控制、串行数据回读、串行数据移出及奇偶校验等功能。基于专用集成电路技术的全裸片使得控制电路具有上电加载不失败、芯片内部电路延时固定以及控制电路规格灵活等特点，提高了TR组件的可靠性。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (7)

1.一种基于全裸片的TR组件控制电路，其特征在于，包括：

裸片组，用于接收波控机输出的控制信号；

所述裸片组包括以串联结构电连接的多级裸片，每个所述裸片分别电连接有多功能子电路、功放子电路以及环放子电路。

2.根据权利要求1所述的控制电路，其特征在于，

在串行模式下，所述波控机输出串行数据输入信号SDI，第一级所述裸片响应于所述串行数据信号SDI向下一级裸片输出串行数据输出信号SDO；

其中，N级所述裸片响应于N-1级所述裸片所输出的串行数据输入信号SDI来向N+1级所述裸片输出串行数据输出信号SDO。

3.根据权利要求2所述的控制电路，其特征在于，

所述波控机还用于输出清零信号CLEAR、使能信号ENABLE、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR中的一种或多种至所述裸片组。

4.根据权利要求2所述的控制电路，其特征在于，

所述裸片输出DP0～DP5信号、K1～K3信号、DA0～DA5信号至所述多功能子电路，所述裸片输出TR_T信号至功放子电路，所述裸片输出TR_R至所述环放子电路。

5.根据权利要求1所述的控制电路，其特征在于，

在并行模式下，所述波控机输出使能信号ENABLE1，第一级所述裸片相应于所述使能信号ENABLE1向下一级裸片输出使能信号ENABLE2；

其中，N级所述裸片响应于N-1级所述裸片所输出的使能信号ENABLEN来向N+1级所述裸片输出使能信号ENABLEN+1。

6.根据权利要求5所述的控制电路，其特征在于，

所述波控机还用于输出清零信号CLEAR、串行数据输入信号SDI、数据时钟信号SCK、一级缓存使能信号DLK、二级缓存使能信号PX、发射同步信号TRT、接收同步信号TRR中的一种或多种至所述裸片组。

7.根据权利要求5所述的控制电路，其特征在于，

所述裸片输出DP0～DP5信号、K1～K3信号、DA0～DA5信号至所述多功能子电路，所述裸片输出TR_T信号至功放子电路，所述裸片输出TR_R至所述环放子电路。

Images