CN110489363B - 基于ddr写通道的发送电路 - Google Patents

基于ddr写通道的发送电路 Download PDF

Info

Publication number
CN110489363B
CN110489363B CN201910950342.2A CN201910950342A CN110489363B CN 110489363 B CN110489363 B CN 110489363B CN 201910950342 A CN201910950342 A CN 201910950342A CN 110489363 B CN110489363 B CN 110489363B
Authority
CN
China
Prior art keywords
register
clock
ddr
clock selector
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910950342.2A
Other languages
English (en)
Other versions
CN110489363A (zh
Inventor
王亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canxin Semiconductor Shanghai Co ltd
Original Assignee
Canxin Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canxin Semiconductor Shanghai Co ltd filed Critical Canxin Semiconductor Shanghai Co ltd
Priority to CN201910950342.2A priority Critical patent/CN110489363B/zh
Publication of CN110489363A publication Critical patent/CN110489363A/zh
Application granted granted Critical
Publication of CN110489363B publication Critical patent/CN110489363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种基于DDR写通道的发送电路，包括第一至第七寄存器以及第一至第三时钟选择器；所述第一寄存器和所述第三寄存器的各自输出端分别连接所述第一时钟选择器的两个输入端；所述第二寄存器和所述第四寄存器的各自输出端分别连接所述第二时钟选择器的两个输入端；所述第一时钟选择器的输出端连接所述第五寄存器的输入端；所述第二时钟选择器的输出端连接所述第六寄存器的输入端；所述第六寄存器的输出端连接所述第七寄存器的输入端；所述第五寄存器和所述第七寄存器的各自输出端分别连接所述第三时钟选择器的两个输入端。从而可以降低电路的时序要求，使得时序收敛更容易。

Description

基于DDR写通道的发送电路
技术领域
本发明涉及基于DDR(双倍速率同步动态随机存储器)写通道的发送电路。
背景技术
现有的DDR写通道的发送，一般都是采用2倍DDR时钟来驱动时序电路的方式来实现DDR数据的双沿有效。因为采用了2倍频，所以会对电路的时序要求很高，DDR是高速接口，现在主要频率已经达到3200Mpbs(兆比特每秒)，DDR PHY(物理层)的时钟为1600Mhz(兆赫兹)，越来越高的频率，在时序收敛方面变得越来越难做。
发明内容
本发明的目的在于提供一种基于DDR写通道的发送电路，可以降低电路的时序要求，使得时序收敛更容易。
实现上述目的的技术方案是：
一种基于DDR写通道的发送电路，包括第一至第七寄存器以及第一至第三时钟选择器；
所述第一至第四寄存器的各自clk(时钟)端均接收一DDR同频时钟信号的2分频时钟；
所述第一寄存器和所述第三寄存器的各自输出端分别连接所述第一时钟选择器的两个输入端；
所述第二寄存器和所述第四寄存器的各自输出端分别连接所述第二时钟选择器的两个输入端；
所述第一时钟选择器和所述第二时钟选择器的各自控制信号端接收所述DDR同频时钟信号的2分频时钟；
所述第一时钟选择器的输出端连接所述第五寄存器的输入端；
所述第二时钟选择器的输出端连接所述第六寄存器的输入端；
所述第六寄存器的输出端连接所述第七寄存器的输入端；
所述第五寄存器和所述第七寄存器的各自输出端分别连接所述第三时钟选择器的两个输入端；
所述第三时钟选择器的控制信号端接收所述DDR同频时钟信号；
所述第五至第七寄存器的各自clk端均接收所述DDR同频时钟信号。
优选的，所述的第一至第七寄存器均为单比特的寄存器；
所述的第一至第三时钟选择器均为二选一的时钟选择器。
优选的，所述第一至第四寄存器的各自输入端分别接收4bit(比特)数据中的1bit数据。
本发明的有益效果是：本发明把写通道数据从控制器时钟切换到PHY时钟频率，最后发送到总线上，这样就用一种通用的结构来实现数据在不同时钟的转换，在不提高内部频率的情况下最终实现DDR写通道的数据双沿有效，更好的解决了时序收敛的问题。
附图说明
图1是本发明的基于DDR写通道的发送电路的电路图。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参阅图1，本发明的基于DDR写通道的发送电路，包括第一至第七寄存器reg0-reg6，以及第一至第三时钟选择器mux0-mux2。本实施例中，第一至第七寄存器reg0-reg6均为单比特的寄存器。第一至第三时钟选择器mux0-mux2均为二选一的时钟选择器。
第一至第四寄存器reg0-reg3的各自clk端均接收一DDR同频时钟信号的2分频时钟half_rate_clk。
第一寄存器reg0和第三寄存器reg2的各自输出端分别连接第一时钟选择器mux0的两个输入端。第二寄存器reg1和第四寄存器reg3的各自输出端分别连接第二时钟选择器mux1的两个输入端。第一时钟选择器mux0和第二时钟选择器mux1的各自控制信号端接收DDR同频时钟信号的2分频时钟half_rate_clk。
第一时钟选择器mux0的输出端连接第五寄存器reg4的输入端。第二时钟选择器mux1的输出端连接第六寄存器reg5的输入端。第六寄存器reg5的输出端连接第七寄存器reg6的输入端。第五寄存器reg4和第七寄存器reg6的各自输出端分别连接第三时钟选择器mux2的两个输入端。
第三时钟选择器mux2的控制信号端接收DDR同频时钟信号full_rate_clk。第五至第七寄存器reg4-reg6的各自clk端均接收DDR同频时钟信号full_rate_clk。
DDR控制器也采用DDR时钟的2分频，所以，DDR控制器的一个时钟的一笔数据需要分成4bit传输到DDR的DQ总线上去。如图1，4bit数据分别用2分频时钟half_rate_clk打一拍，bit0对应第一寄存器reg0，bit1对应第二寄存器reg1，bit2对应第三寄存器reg2，bit3对应第四寄存器reg3。bit0和bit1采用正沿触发的方式，bit2和bit3采用负沿触发的方式，然后把bit0和bit2经过触发器的数据用选择器选择，这样，经过第一时钟选择器mux0后，数据bit0和bit2被组合到了一起。同理，bit1和bit3的数据经过第二时钟选择器mux1后，也被组合到了一起。bit0和bit2的数据经过第五寄存器reg4被同步到了DDR同频时钟信号full_rate_clk的正沿上，bit1和bit3的数据经过第六寄存器reg5和第七寄存器reg6也被同步到了DDR同频时钟信号full_rate_clk的负沿上。第三时钟选择器mux2的作用和第一时钟选择器mux0/第二时钟选择器mux1一样，经过第三时钟选择器mux2，数据bit0/bit1/bit2/bit3都被组合到了一起，并且和DDR同频时钟信号full_rate_clk保持同步。最终，4bit数据就被完整的发送到了DDR总线上。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims (1)

1.一种基于DDR写通道的发送电路，其特征在于，包括第一至第七寄存器以及第一至第三时钟选择器；
所述第一至第四寄存器的各自clk端均接收一DDR同频时钟信号的2分频时钟；
所述第一寄存器和所述第三寄存器的各自输出端分别连接所述第一时钟选择器的两个输入端；
所述第二寄存器和所述第四寄存器的各自输出端分别连接所述第二时钟选择器的两个输入端；
所述第一时钟选择器和所述第二时钟选择器的各自控制信号端接收所述DDR同频时钟信号的2分频时钟；
所述第一时钟选择器的输出端连接所述第五寄存器的输入端；
所述第二时钟选择器的输出端连接所述第六寄存器的输入端；
所述第六寄存器的输出端连接所述第七寄存器的输入端；
所述第五寄存器和所述第七寄存器的各自输出端分别连接所述第三时钟选择器的两个输入端；
所述第三时钟选择器的控制信号端接收所述DDR同频时钟信号；
所述第五至第七寄存器的各自clk端均接收所述DDR同频时钟信号；
DDR控制器也采用DDR时钟的2分频，DDR控制器的一个时钟的一笔数据需要分成4bit传输到DDR的DQ总线上去；
所述的第一至第七寄存器均为单比特的寄存器；
所述的第一至第三时钟选择器均为二选一的时钟选择器；
所述第一至第四寄存器的各自输入端分别接收4bit数据中的1bit数据。
CN201910950342.2A 2019-10-08 2019-10-08 基于ddr写通道的发送电路 Active CN110489363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910950342.2A CN110489363B (zh) 2019-10-08 2019-10-08 基于ddr写通道的发送电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910950342.2A CN110489363B (zh) 2019-10-08 2019-10-08 基于ddr写通道的发送电路

Publications (2)

Publication Number Publication Date
CN110489363A CN110489363A (zh) 2019-11-22
CN110489363B true CN110489363B (zh) 2024-03-22

Family

ID=68544792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910950342.2A Active CN110489363B (zh) 2019-10-08 2019-10-08 基于ddr写通道的发送电路

Country Status (1)

Country Link
CN (1) CN110489363B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111210861B (zh) * 2019-12-30 2020-09-29 深圳市芯天下技术有限公司 一种快闪存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862703A (zh) * 2005-05-03 2006-11-15 三星电子株式会社 半导体存储器件及其延时信号生成方法
CN102354291A (zh) * 2011-06-10 2012-02-15 中国航天科技集团公司第九研究院第七七一研究所 一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法
CN103684698A (zh) * 2013-12-30 2014-03-26 龙芯中科技术有限公司 数据信号的处理方法和装置
CN109378024A (zh) * 2018-11-21 2019-02-22 灿芯半导体(上海)有限公司 一种多模式的onfi接口写通道发送电路
CN210199744U (zh) * 2019-10-08 2020-03-27 灿芯半导体(上海)有限公司 基于ddr写通道的发送电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269412B2 (en) * 2013-03-05 2016-02-23 Samsung Electronics Co., Ltd. Memory device and method for driving the same
US10171106B2 (en) * 2017-05-26 2019-01-01 Micron Technology, Inc. Systems and methods for multi-stage data serialization in a memory system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862703A (zh) * 2005-05-03 2006-11-15 三星电子株式会社 半导体存储器件及其延时信号生成方法
CN102354291A (zh) * 2011-06-10 2012-02-15 中国航天科技集团公司第九研究院第七七一研究所 一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法
CN103684698A (zh) * 2013-12-30 2014-03-26 龙芯中科技术有限公司 数据信号的处理方法和装置
CN109378024A (zh) * 2018-11-21 2019-02-22 灿芯半导体(上海)有限公司 一种多模式的onfi接口写通道发送电路
CN210199744U (zh) * 2019-10-08 2020-03-27 灿芯半导体(上海)有限公司 基于ddr写通道的发送电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Hardware design of an efficient high speed multi channel data acquisition using DDR";Priyanka Chauhan等;《2017 2nd International Conference for Convergence in Technology》;20171221;全文 *
"面向多核DSP的低功耗时钟复位系统设计";杨清发;《中国优秀硕士学位论文全文库》;20160315;全文 *

Also Published As

Publication number Publication date
CN110489363A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN103346977B (zh) 一种数据资源的动态分配方法
US11431531B2 (en) Termination for high-frequency transmission lines
US10110334B2 (en) High speed serializer using quadrature clocks
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN115296965B (zh) 降低延时的Retimer均衡配置方法、系统及装置
CN110489363B (zh) 基于ddr写通道的发送电路
CN101894086A (zh) 串口集线器及多串口高速通讯方法
CN105446699A (zh) 数据帧队列管理方法
CN210199744U (zh) 基于ddr写通道的发送电路
CN103078667A (zh) 一种基于超五类线的lvds高速数据传输方法
CN111313869B (zh) 一种千兆以太网收发器的时钟切换电路
CN106339341A (zh) 一种片上并行SerDes系统及实现方法
KR20230093046A (ko) 64B/66B 변환의 serdes 아키텍처
US20090063736A1 (en) Low power digital interface
CN108365920A (zh) 一种基于fpga芯片的dvp转mipi方法和系统
CN111123207B (zh) 一种基于全裸片的tr组件控制电路
CN112688709B (zh) Fpga接口单元、fpga接口模块及fpga接口系统
CN201796361U (zh) 串口集线器
CN105553801A (zh) 一种低延迟1394物理层转发电路
CN221127259U (zh) 一种SPI Slave芯片设计中去毛刺的电路
CN205304755U (zh) 一种用于异步电路四相位握手协议的非对称延时装置
CN220569170U (zh) 芯片、通信设备及通信系统
CN103258560B (zh) 一种串行接口快闪存储器及时钟倍频电路
CN110162854A (zh) 一种高速自适应判决反馈均衡器
CN110661687B (zh) 一种全联通双总线交换平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant after: Canxin semiconductor (Shanghai) Co.,Ltd.

Address before: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Applicant before: BRITE SEMICONDUCTOR (SHANGHAI) Corp.

GR01 Patent grant
GR01 Patent grant