CN111599689A - 一种基于wb芯片的双面挖腔陶瓷封装工艺 - Google Patents

一种基于wb芯片的双面挖腔陶瓷封装工艺 Download PDF

Info

Publication number
CN111599689A
CN111599689A CN202010458856.9A CN202010458856A CN111599689A CN 111599689 A CN111599689 A CN 111599689A CN 202010458856 A CN202010458856 A CN 202010458856A CN 111599689 A CN111599689 A CN 111599689A
Authority
CN
China
Prior art keywords
ceramic
chip
ceramic substrate
digging
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010458856.9A
Other languages
English (en)
Inventor
胡孝伟
代文亮
伊海伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sinbo Electronic Technology Co ltd
Original Assignee
Shanghai Sinbo Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sinbo Electronic Technology Co ltd filed Critical Shanghai Sinbo Electronic Technology Co ltd
Priority to CN202010458856.9A priority Critical patent/CN111599689A/zh
Publication of CN111599689A publication Critical patent/CN111599689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明的一种基于WB芯片的双面挖腔陶瓷封装工艺，在陶瓷基板两侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片分别沉到相应的陶瓷腔里并与陶瓷基板连接，连接后进行底面封帽和顶面封帽，在陶瓷基板底面焊接引脚并弯曲成型，完成封装。通过在陶瓷基板两侧面分别设置上挖腔和下挖腔，使得陶瓷基板的空间得到增大，且上挖腔和下挖腔内均设有WB芯片，使得陶瓷基板的封装空间变大，提高了陶瓷封装的空间利用率且降低了陶瓷封装的外形尺寸。

Description

一种基于WB芯片的双面挖腔陶瓷封装工艺
技术领域
本发明属于芯片陶瓷封装技术领域，具体来说是一种基于WB芯片的双面挖腔陶瓷封装工艺。
背景技术
随着半导体技术的不断发展，越来越多的芯片种类被开发出来以适用于不同的市场需求，其中WB芯片是为现阶段封装所使用的主流芯片之一。然而现有的WB芯片的陶瓷封装结构由于内部空间小，存在难以满足需求的问题。
发明内容
1.发明要解决的技术问题
本发明的目的在于解决现有的WB芯片陶瓷封装结构由于内部空间小，难以满足需求的问题。
2.技术方案
为达到上述目的，本发明提供的技术方案为：
本发明的一种基于WB芯片的双面挖腔陶瓷封装工艺，在陶瓷基板两侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片分别沉到相应的陶瓷腔里并与陶瓷基板连接，连接后进行底面封帽和顶面封帽，在陶瓷基板底面焊接引脚并弯曲成型，完成封装。
优选的，所述封装工艺具体包括如下步骤：
S100、挖腔，在陶瓷基板两侧面的芯片贴装位置进行挖腔；
S200、焊接可伐环，在陶瓷基板上的焊接区上焊接可伐环；
S300、绝缘，对同一侧面的腔体之间进行绝缘密封；
S400、贴装，将WB芯片分别沉到相应的陶瓷腔里并进行固定；
S500、导通，将WB芯片与陶瓷基板导通；
S600、封帽，对陶瓷基板进行底面封帽和顶面封帽；
S700、焊接引脚，在陶瓷基板底面焊接引脚并弯曲成型。
优选的，所述步骤S100中的挖腔具体为先将各生瓷片通过激光或者机械冲制在相应位置开出槽，再将各层生瓷片叠加在一起进行烧结，该相应位置的槽在叠加一起之后形成了腔体。
优选的，所述步骤S200中的焊接区的宽度为1.5～2.0mm。
优选的，所述步骤S400中的贴装具体为将WB芯片使用银胶粘接在陶瓷基板的腔体中，芯片粘接精度控制在±35um以内。
优选的，所述步骤S500中的导通具体为使用金线或者铝线将WB芯片上的信号和陶瓷基板的引脚通过键合的方式完成连接。
优选的，所述用于贴装WB芯片的挖腔深度为0.4～0.6mm。
优选的，所述陶瓷基板上侧面设有至少两个挖腔结构。
优选的，所述步骤S600中的底面封帽具体为使用金锡焊料将下盖板通过合金熔封的方式焊接在陶瓷基板的焊接区，完成陶瓷基板底部封帽。
优选的，所述步骤S600中的顶面封帽具体为平行缝焊的方式将上盖板焊接在可伐环的顶部，完成陶瓷基板顶部封帽。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
本发明的一种基于WB芯片的双面挖腔陶瓷封装工艺，在陶瓷基板两侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片分别沉到相应的陶瓷腔里并与陶瓷基板连接，连接后进行底面封帽和顶面封帽，在陶瓷基板底面焊接引脚并弯曲成型，完成封装。通过在陶瓷基板两侧面分别设置上挖腔和下挖腔，使得陶瓷基板的空间得到增大，且上挖腔和下挖腔内均设有WB芯片，使得陶瓷基板的封装空间变大，提高了陶瓷封装的空间利用率且降低了陶瓷封装的外形尺寸。
附图说明
图1为本实施例的制备的封装结构的上侧面的结构示意图；
图2为本实施例的制备的封装结构的下侧面的结构示意图；
图3为本实施例的制备的封装结构的整体结构示意图；
图4为本发明的工艺流程图。
示意图中的标号说明：
1、陶瓷基板；2、焊接区；3、上挖腔；4、WB芯片；5、金线；6、金手指；9、可伐环；10、上盖板；11、下挖腔；12、下盖板；13、引脚。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述，附图中给出了本发明的若干实施例，但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件；当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件；本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明；本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
参照图1-图4，本实施例的一种基于WB芯片的双面挖腔陶瓷封装工艺，在陶瓷基板1两侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片4分别沉到相应的陶瓷腔里并与陶瓷基板1连接，连接后进行底面封帽和顶面封帽，在陶瓷基板1底面焊接引脚并弯曲成型，完成封装。
封装工艺具体包括如下步骤：
S100、挖腔，在陶瓷基板1两侧面的芯片贴装位置进行挖腔；
S200、焊接可伐环，在陶瓷基板1上的焊接区2上焊接可伐环9；
S300、绝缘，对同一侧面的腔体之间进行绝缘密封；
S400、贴装，将WB芯片4分别沉到相应的陶瓷腔里并进行固定；
S500、导通，将WB芯片4与陶瓷基板1导通；
S600、封帽，对陶瓷基板1进行底面封帽和顶面封帽；
S700、焊接引脚，在陶瓷基板1底面焊接引脚13并弯曲成型。
步骤S100中的挖腔挖腔具体为先将各生瓷片通过激光或者机械冲制在相应位置开出槽，再将各层生瓷片叠加在一起进行烧结，该相应位置的槽在叠加一起之后形成了腔体。通过预先在各生瓷片上进行开槽然后组装烧结形成腔体，比整体烧结后进行开孔形成腔体更加稳定且腔体尺寸可控，且降低烧结后开孔过程对陶瓷基板1造成的结构性损害，大大提升了陶瓷基板1的完整性和稳定性。
步骤S200中的焊接区2的宽度为1.5～2.0mm。
步骤S400中的贴装具体为将WB芯片4使用银胶粘接在陶瓷基板1的腔体中，芯片粘接精度控制在±35um以内。
步骤S500中的导通具体为使用金线或者铝线将WB芯片4上的信号和陶瓷基板1的引脚13通过键合的方式完成连接。
用于贴装WB芯片4的挖腔深度为0.4～0.6mm。
陶瓷基板1上侧面设有至少两个挖腔结构。
步骤S600中的底面封帽具体为使用金锡焊料将下盖板12通过合金熔封的方式焊接在陶瓷基板1的焊接区2，完成陶瓷基板1底部封帽。
步骤S600中的顶面封帽具体为平行缝焊的方式将上盖板10焊接在可伐环9的顶部，完成陶瓷基板1顶部封帽。
本实施例的方法制备的封装结构包括陶瓷基板1和WB芯片4，所述陶瓷基板1两侧面分别向内凹陷形成上挖腔3和下挖腔11，所述上挖腔3和下挖腔11内均贴合有WB芯片4，所述陶瓷基板1上侧面覆盖有上盖板10，所述陶瓷基板1下侧面覆盖有下盖板12，所述上盖板10通过可伐环9与陶瓷基板1上侧面的焊接区2固定连接，所述下盖板12与陶瓷基板1下侧面的焊接区2固定连接。本实施例通过在陶瓷基板1两侧面分别设置上挖腔3和下挖腔11，使得陶瓷基板1的空间得到增大，且上挖腔3和下挖腔11内均设有WB芯片4，使得陶瓷基板1的封装空间变大，提高了陶瓷封装的空间利用率且降低了陶瓷封装的外形尺寸。
本实施例的上盖板10侧边为阶梯型，阶梯型边缘的上盖板10与可伐环9相配合，不仅便于上盖板10与可伐环9的安装，还可以提升上盖板10与可伐环9之间的稳定性和牢固性。
本实施例的上挖腔3的数量设为至少一个。上盖板10的面积大于上挖腔3的面积，下盖板12的面积小于下挖腔11的面积。WB芯片4连接有金线5与陶瓷基板1上的金手指6连接。陶瓷基板1侧边均匀设置有若干个引脚13。上盖板10与陶瓷基板1相互平行，所述下盖板12中心相对于下挖腔11向外凸起
以上所述实施例仅表达了本发明的某种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：在陶瓷基板两侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片分别沉到相应的陶瓷腔里并与陶瓷基板连接，连接后进行底面封帽和顶面封帽，在陶瓷基板底面焊接引脚并弯曲成型，完成封装。
2.根据权利要求1所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述封装工艺具体包括如下步骤：
S100、挖腔，在陶瓷基板两侧面的芯片贴装位置进行挖腔；
S200、焊接可伐环，在陶瓷基板上的焊接区上焊接可伐环；
S300、绝缘，对同一侧面的腔体之间进行绝缘密封；
S400、贴装，将WB芯片分别沉到相应的陶瓷腔里并进行固定；
S500、导通，将WB芯片与陶瓷基板导通；
S600、封帽，对陶瓷基板进行底面封帽和顶面封帽；
S700、焊接引脚，在陶瓷基板底面焊接引脚并弯曲成型。
3.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述步骤S100中的挖腔具体为先将各生瓷片通过激光或者机械冲制在相应位置开出槽，再将各层生瓷片叠加在一起进行烧结，该相应位置的槽在叠加一起之后形成了腔体。
4.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述步骤S200中的焊接区的宽度为1.5～2.0mm。
5.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述步骤S400中的贴装具体为将WB芯片使用银胶粘接在陶瓷基板的腔体中，芯片粘接精度控制在±35um以内。
6.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述步骤S500中的导通具体为使用金线或者铝线将WB芯片上的信号和陶瓷基板的引脚通过键合的方式完成连接。
7.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述用于贴装WB芯片的挖腔深度为0.4～0.6mm。
8.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述陶瓷基板上侧面设有至少两个挖腔结构。
9.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述步骤S600中的底面封帽具体为使用金锡焊料将下盖板通过合金熔封的方式焊接在陶瓷基板的焊接区，完成陶瓷基板底部封帽。
10.根据权利要求2所述的一种基于WB芯片的双面挖腔陶瓷封装工艺，其特征在于：所述步骤S600中的顶面封帽具体为平行缝焊的方式将上盖板焊接在可伐环的顶部，完成陶瓷基板顶部封帽。
CN202010458856.9A 2020-05-27 2020-05-27 一种基于wb芯片的双面挖腔陶瓷封装工艺 Pending CN111599689A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010458856.9A CN111599689A (zh) 2020-05-27 2020-05-27 一种基于wb芯片的双面挖腔陶瓷封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010458856.9A CN111599689A (zh) 2020-05-27 2020-05-27 一种基于wb芯片的双面挖腔陶瓷封装工艺

Publications (1)

Publication Number Publication Date
CN111599689A true CN111599689A (zh) 2020-08-28

Family

ID=72190680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010458856.9A Pending CN111599689A (zh) 2020-05-27 2020-05-27 一种基于wb芯片的双面挖腔陶瓷封装工艺

Country Status (1)

Country Link
CN (1) CN111599689A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652614A (zh) * 2020-12-22 2021-04-13 中国电子科技集团公司第五十五研究所 一种堆叠型三维封装组件结构及制作方法
CN116207050A (zh) * 2023-05-05 2023-06-02 成都恪赛科技有限公司 一种相控阵tr芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN103456699A (zh) * 2013-09-29 2013-12-18 中国兵器工业集团第二一四研究所苏州研发中心 集成电路封装结构及其封装方法
CN105140040A (zh) * 2015-09-25 2015-12-09 株洲宏达电子有限公司 一种陶瓷封装结构片式固体钽电容器及其封装方法
CN107634044A (zh) * 2017-09-15 2018-01-26 成都睿腾万通科技有限公司 一种大功率sip金锡焊接封装结构及封装方法
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微系统的陶瓷双面三维集成架构及封装方法
CN210272313U (zh) * 2019-09-27 2020-04-07 无锡美偌科微电子有限公司 一种半导体陶瓷封装外壳
CN111146151A (zh) * 2019-12-27 2020-05-12 中国电子科技集团公司第十三研究所 同时实现倒装芯片散热和气密性的封装结构及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN103456699A (zh) * 2013-09-29 2013-12-18 中国兵器工业集团第二一四研究所苏州研发中心 集成电路封装结构及其封装方法
CN105140040A (zh) * 2015-09-25 2015-12-09 株洲宏达电子有限公司 一种陶瓷封装结构片式固体钽电容器及其封装方法
CN107634044A (zh) * 2017-09-15 2018-01-26 成都睿腾万通科技有限公司 一种大功率sip金锡焊接封装结构及封装方法
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微系统的陶瓷双面三维集成架构及封装方法
CN210272313U (zh) * 2019-09-27 2020-04-07 无锡美偌科微电子有限公司 一种半导体陶瓷封装外壳
CN111146151A (zh) * 2019-12-27 2020-05-12 中国电子科技集团公司第十三研究所 同时实现倒装芯片散热和气密性的封装结构及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652614A (zh) * 2020-12-22 2021-04-13 中国电子科技集团公司第五十五研究所 一种堆叠型三维封装组件结构及制作方法
CN112652614B (zh) * 2020-12-22 2022-07-22 中国电子科技集团公司第五十五研究所 一种堆叠型三维封装组件结构及制作方法
CN116207050A (zh) * 2023-05-05 2023-06-02 成都恪赛科技有限公司 一种相控阵tr芯片封装结构
CN116207050B (zh) * 2023-05-05 2023-07-07 成都恪赛科技有限公司 一种相控阵tr芯片封装结构

Similar Documents

Publication Publication Date Title
CN101578695B (zh) 半导体元件的安装结构体及半导体元件的安装方法
CN102142398B (zh) 制造半导体器件的方法
CN111599689A (zh) 一种基于wb芯片的双面挖腔陶瓷封装工艺
US7247520B2 (en) Microelectronic component assemblies and microelectronic component lead frame structures
CN203983265U (zh) 半导体装置
CN205177808U (zh) 芯片封装结构
CN206349359U (zh) 引线框架结构及片结构
CN205187842U (zh) Mems芯片封装结构
CN106298729A (zh) 封装结构及其制作方法
CN205187841U (zh) 可缓解盖板应力的mems封装结构
JP3650970B2 (ja) 半導体装置の製造方法
CN100382297C (zh) 装填型电子部件的引线端子的切断方法
CN111599690A (zh) 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺
CN105552054B (zh) 一种晶圆级封装结构及其制造方法
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN111599691A (zh) 一种基于fc芯片的双面挖腔陶瓷封装工艺
CN211792008U (zh) 连接结构改进的微机电麦克风
CN208284496U (zh) 具有堆叠芯片的封装体
CN203277350U (zh) 多芯片封装体
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
CN213958948U (zh) 一种用于倒装芯片的top四合一led支架
CN101308804A (zh) 射频模块的封装结构及其制造方法
CN211828730U (zh) 一种基于wb芯片的双面挖腔陶瓷封装结构
EP3553828A1 (en) Photoelectric device package structure based on metallic bonding and manufacturing method thereof
JP2003204033A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200828