JP2003204033A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003204033A
JP2003204033A JP2002001569A JP2002001569A JP2003204033A JP 2003204033 A JP2003204033 A JP 2003204033A JP 2002001569 A JP2002001569 A JP 2002001569A JP 2002001569 A JP2002001569 A JP 2002001569A JP 2003204033 A JP2003204033 A JP 2003204033A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
wafer
spacer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002001569A
Other languages
English (en)
Inventor
Koichi Ikeda
功一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002001569A priority Critical patent/JP2003204033A/ja
Publication of JP2003204033A publication Critical patent/JP2003204033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を高精度に積み重ねて搭載するこ
とができ、信頼性の高い半導体装置を得るとともに、半
導体装置を効率的に製造可能とする。 【解決手段】 ダイシングにより個片の半導体素子が得
られる半導体ウエハ４０の裏面の全面に、スペーサ体と
なる基体３０ａを接着してウエハ体を形成し、ウエハ体
の前記基体３０ａを貼着した面側に、前記半導体ウエハ
４０を個片にダイシングするダイシング位置に沿って研
削加工を施して凹溝４４を形成し、該凹溝４４の幅より
も幅狭に前記凹溝４４に沿ってウエハ体をダイシングす
ることにより、前記ウエハ体から個片に分割され、スペ
ーサ体の側面あるいはスペーサ体の側面から半導体素子
の裏面側にかけて切り欠かれた段差部が形成された、ス
ペーサ体付きの半導体素子を形成し、基板に搭載されて
いる半導体素子の電極端子形成面に、該スペーサ体付き
の半導体素子を積み重ねて搭載する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、詳細には複数個の半導体素子を積み重ねて搭
載する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高速化、小型化、多
機能化の要請から、１つのパッケージ内に複数の半導体
素子を搭載した半導体装置（マルチチップパッケージ）
が実用化されている。とくに、半導体素子を積み重ねて
搭載する半導体装置の場合は効果的にパッケージの小型
化を図ることができることから、広く使用されている。
図４は半導体素子を積み重ねて搭載した半導体装置の従
来の構成を示す説明図である。基板１０に２つの半導体
素子１２、１４を積み重ねて搭載し、ワイヤボンディン
グによって半導体素子１２、１４の電極端子と基板１０
に設けた配線パターン１５のボンディング部１６とを電
気的に接続している。
【０００３】図４に示す半導体装置では、上側の半導体
素子１４の大きさを下側の半導体素子１２よりも小さく
して、半導体素子１２の電極端子が配置されている領域
の内側領域に上側の半導体素子１４が接合されるように
している。このように、大きさの異なる半導体素子１
２、１４を積み重ねて搭載する場合は、半導体素子１
２、１４を積み重ねて搭載した後、１回のワイヤボンデ
ィング工程で下側と上側の半導体素子１２、１４の双方
についてワイヤボンディングすることができる。
【０００４】なお、半導体素子１４を半導体素子１２に
積み重ねて接合する方法としては、半導体ウエハから個
片に半導体素子１４をダイシングする前の半導体ウエハ
の裏面（電極端子形成面とは反対側の面）に熱圧着シー
トを貼り付けた後、個片にダイシングして裏面に熱圧着
シートが貼り付けられた半導体素子１４を形成し、この
熱圧着シートが貼り付けられた半導体素子１４を半導体
素子１２に熱圧着する方法もある（特開平１１−２０４
７２０号公報）。この方法によると、半導体素子１４に
あらかじめ熱圧着シートを貼着しておくことによって、
半導体素子１４を簡単に半導体素子１２に接合すること
ができる。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
素子を積み重ねて搭載する場合、積み重ねる半導体素子
が同じ大きさのものであったり、上側に重ねる半導体素
子の方が下側の半導体素子よりも大きかったりすると、
上側の半導体素子と下側の半導体素子にボンディングさ
れたボンディングワイヤとが干渉するためそのまま積み
重ねることができない。撮像装置で使用する半導体装置
などでは、受光素子とロジック用の半導体素子とを積み
重ねて搭載する場合があるが、このような半導体装置で
は、受光素子の画素数が増大するとともに受光素子自体
が大きくなり、受光素子は必ず上側に配置しなければな
らないといった制約があることから、下側の半導体素子
よりも大きな半導体素子を積み重ねて搭載するといった
半導体装置の構成が必要となってくる。
【０００６】このように、積み重ねる半導体素子が同じ
大きさであったり、上側の半導体素子の方が下側の半導
体素子よりも大きかったりした場合には、下側の半導体
素子と上側の半導体素子との間にスペーサを挟んで半導
体素子を積み重ねるようにして搭載する方法が行われて
いる。図５は、この半導体装置の製造方法を示す説明図
であり、図５(a)、(b)は基板１０に半導体素子１２を搭
載し、半導体素子１２と基板１０に設けた配線パターン
１５のボンディング部１６とをワイヤボンディングによ
って接続した状態を示す。図５(c)は、半導体素子１２
の電極端子形成面にスペーサ１８を接合した状態、図５
(d)は、スペーサ１８に上側の半導体素子１４を接合し
た状態であり、図５(e)は、上側の半導体素子１４と基
板１０の表面に形成された配線パターン１５のボンディ
ング部１６とをワイヤボンディングした状態を示す。な
お、配線パターン１５はその一端側がスルーホール１３
を介して基板１０の裏面に形成されたランド１１と電気
的に接続されている。
【０００７】スペーサ１８は、下側の半導体素子１２と
上側の半導体素子１４とを離間して支持し、下側の半導
体素子１２とボンディング部１６とを接続するボンディ
ングワイヤ２０が半導体素子１４に接触しないようにす
る作用をなす。このように、スペーサ１８を用いて上側
の半導体素子１４を下側の半導体素子１２に積み重ねる
場合は、半導体素子１２、１４とは別部品として別個に
スペーサ１８を用意しなければならず、また、半導体素
子１２、１４を位置合わせして接合する操作の他に、ス
ペーサ１８を位置合わせして接合するといった操作が必
要になる。
【０００８】なお、スペーサ１８を介して半導体素子１
２、１４を積み重ねて搭載する際には、スペーサ１８の
接合領域をできるだけ大きくして、上側の半導体素子１
４をワイヤボンディングする際にボンディングダイ（ヒ
ータブロック）から上側の半導体素子１４へ好適に熱伝
導するようにし、かつ上側の半導体素子１４の支持性を
良好にするのがよい。しかしながら、このような配置と
するためには、半導体素子１２の電極端子の配置位置に
接近させて精度よくスペーサ１８を位置合わせして接合
する必要があり、スペーサ１８を接合する操作に高精度
な位置合わせが求められるという問題が生じてくる。
【０００９】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、組み
立て工程を簡略化することができて製造効率を向上させ
ることができるとともに、スペーサを介して高精度に半
導体素子を積み重ねて搭載することができる半導体装置
の製造方法を提供するにある。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するために次の構成を備える。すなわち、半導体素子の
裏面にスペーサ体が接着されたスペーサ体付きの半導体
素子を、基板に搭載されている半導体素子の電極端子形
成面に前記スペーサ体を介して搭載し、当該半導体素子
の電極端子と前記基板に形成されたボンディング部とを
ワイヤボンディングして製造する半導体装置の製造方法
であって、ダイシングにより個片の半導体素子が得られ
る半導体ウエハの裏面の全面に、前記スペーサ体となる
基体を接着してウエハ体を形成し、該ウエハ体の前記基
体を貼着した面側に、前記半導体ウエハを個片にダイシ
ングするダイシング位置に沿って溝加工を施して凹溝を
形成し、該凹溝の幅よりも幅狭に前記凹溝に沿ってウエ
ハ体をダイシングすることにより、前記ウエハ体から個
片に分割され、スペーサ体の側面あるいはスペーサ体の
側面から半導体素子の裏面側にかけて切り欠かれた段差
部が形成された、スペーサ体付きの半導体素子を形成
し、前記基板に搭載されている半導体素子の電極端子形
成面に、該スペーサ体付きの半導体素子を積み重ねて搭
載することを特徴とする。また、前記基体としては、ミ
ラーウエハが好適に使用できる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図１は
本発明に係る半導体装置の製造方法によって得られた半
導体装置の構成を示す断面図である。この半導体装置
は、基板１０の一方の面に２つの半導体素子１２、５０
が積み重ねて搭載され、各々の半導体素子１２、５０の
電極端子と基板１０の表面に形成されている配線パター
ン１５のボンディング部１６とをワイヤボンディングし
て電気的に接続されている。２０がボンディングワイヤ
である。図では、ワイヤボンディング後に樹脂封止し、
基板１０の下面に露出するランドに外部接続端子２４を
接合した状態を示す。２２が封止樹脂、２６が配線パタ
ーン１５とランドとを電気的に接続するスルーホールで
ある。なお、図示例の半導体装置では下側の半導体素子
１２にくらべて上側の半導体素子５０の方が若干大きく
形成されている。
【００１２】この半導体装置において特徴的な構成は、
下側の半導体素子１２の電極端子形成面に接合されてい
る半導体素子５０が、半導体素子５０の裏面にスペーサ
体３０があらかじめ貼着されて提供されたものであるこ
とにある。すなわち、半導体素子５０はスペーサ体３０
を介して半導体素子１２の電極端子形成面に接合する
が、本実施形態においては半導体素子５０とスペーサ体
３０とがあらかじめ一体化されて提供され、スペーサ体
３０を半導体素子１２の電極端子形成面に位置合わせし
て接合することにより、半導体素子５０が半導体素子１
２に積み重ねて搭載されている。
【００１３】半導体素子５０とスペーサ体３０とは正確
に位置決めして接着されているから、スペーサ体３０を
半導体素子１２に位置決めして接合することによって、
半導体素子１２に対して半導体素子５０が正確に位置合
わせして搭載される。また、スペーサ体３０は半導体素
子１２の電極端子形成面の接合領域に合わせた平面寸法
に形成され、また、ボンディングワイヤ２０と半導体素
子５０とが接触しないように半導体素子１２と半導体素
子５０との離間間隔に合わせた厚さ寸法に形成されてい
る。
【００１４】図２、３は、本発明に係る半導体装置の製
造方法を示す説明図である。図２は、本発明に係る半導
体装置を製造する際に使用するスペーサ体と半導体素子
とが一体に形成されたスペーサ体付きの半導体素子を製
造する方法を示す。図２(a)は一方の面が配線層４０ａ
に形成された半導体ウエハ４０であり、半導体素子はこ
の半導体ウエハ４０をダイシングすることによって得ら
れる。本実施形態では半導体ウエハ４０をウエハ状態の
まま、まず、半導体ウエハ４０の裏面４０ｂに基体３０
ａを貼り付けたウエハ体を形成する（図２(b)）。基体
３０ａは、積み重ねて搭載する半導体素子のスペーサ体
３０となるものであり、半導体素子を下側の半導体素子
上に搭載した際に、下側の半導体素子と離間して支持す
るのに十分な厚さに形成されている。
【００１５】なお、基体３０ａに使用する素材は所定の
厚さが確保できるものであればとくに限定されるもので
はなく、導体あるいは不導体が使用でき、樹脂材、半導
体ウエハ基体（ミラーウエハ）等が使用できる。基体３
０ａとして配線が形成されていない半導体ウエハ基体
（ミラーウエハ）を使用した場合は、半導体素子と同質
材であることから半導体素子と熱膨張係数がマッチング
し、半導体装置を組み立てた際の装置の信頼性を高める
ことが可能となる。また、半導体ウエハ４０とも同質材
であることから、基体３０ａとともに研削等による溝加
工が容易にできる。また、半導体ウエハ基体は樹脂材等
とくらべて熱伝導性が良好であるから、ワイヤボンディ
ングの際にヒータブロックから半導体素子に熱が伝導し
やすくなり、これによってワイヤボンディングが確実に
行えるという利点がある。基体３０ａの熱伝導性は、半
導体素子を積み重ねて搭載する場合には重要となる。
【００１６】半導体ウエハ基体等を基体３０ａとして使
用する場合は、半導体ウエハ基体の片面に熱圧着用の接
着シートを貼り付けておき、半導体ウエハ４０の裏面４
０ｂに接着シートを介して半導体ウエハ基体を熱圧着
し、図２(b)に示すように半導体ウエハ４０と基体３０
ａとを一体に接着すればよい。基体３０ａとして樹脂材
を使用するような場合は、スペーサとして必要となる厚
さの接着シートあるいは両面が接着性を有する樹脂シー
トを使用し、半導体ウエハ４０の裏面４０ｂに接着して
基体３０ａとする。接着シートあるいは樹脂シートを使
用する場合は、接着作用を兼ねた基体３０ａとして形成
できるという利点がある。
【００１７】図２(c)は、次に、半導体ウエハ４０の基
体３０ａを貼り付けた面側から幅広のブレード４２を用
いた研削加工により凹溝４４を形成している状態を示
す。この凹溝４４は半導体ウエハ４０を個片の半導体素
子にダイシングする際のダイシング位置にブレード４２
の研削位置を一致させ、ダイシング方向に沿ってブレー
ド４２を移動させて形成する。このブレード４２によっ
て形成する凹溝４４は断面形状が矩形に形成され、凹溝
４４の幅はダイシング刃によって最終的にウエハ体をダ
イシングする際の切断幅よりも幅広に形成されている。
【００１８】図２(d)は、半導体ウエハ４０の基体３０
ａを貼り付けた面側から凹溝４４の幅方向の中央位置に
沿ってダイシング刃４６を移動させてウエハ体をダイシ
ングしている状態を示す。同図で、Ａがダイシング刃４
６による切断幅、Ｂがブレード４２によって形成する凹
溝４４の幅である。このように、ブレード４２によって
形成する凹溝４４の幅Ｂをダイシング刃４６による切断
幅Ａよりも幅広に形成するのは、スペーサ体３０と一体
化した半導体素子を形成した際に、スペーサ体３０の外
側面に当該半導体素子が搭載される下側の半導体素子の
ボンディングワイヤと接触しないようにするための逃げ
部４４ａとなる段差部を形成するためである。ブレード
４２の厚さおよびダイシング刃４６の厚さは適宜選択す
ればよいが、ダイシング刃４６の厚さは１００〜２００
μｍ程度であり、このときブレード４２の厚さは５００
μｍ程度でよい。
【００１９】図２(d)に示すように、基体３０ａを貼り
付けた面側からダイシング刃４６によりウエハ体をダイ
シングする際には、半導体ウエハ４０の電極端子形成面
に保護テープを貼着し電極端子形成面を保護した状態で
半導体ウエハ４０の面にダイシングテープを貼着してダ
イシングし、ダイシング加工後にダイシングテープと保
護テープとを剥離するようにするとよい。なお、ウエハ
体を基体３０ａを貼り付けた面とは反対側の面側から凹
溝４４に沿ってダイシングすることも可能である。この
場合は半導体ウエハ４０の電極端子形成面に保護テープ
を貼着する必要はない。
【００２０】上述した実施形態ではダイシング刃４６を
使用してウエハ体をダイシングしているが、ダイシング
刃４６のかわりに、レーザ加工によってウエハ体をダイ
シングすることも可能である。レーザ加工によってウエ
ハ体をダイシングする場合も、本実施形態と同様に、凹
溝４４内を凹溝４４に沿って、凹溝４４の幅よりも幅狭
にダイシングすることができる。
【００２１】図２(e)は、ダイシング刃４６によって半
導体ウエハ４０をダイシングして個片のスペーサ体付き
の半導体素子５０を形成した状態を示す。個片に形成さ
れた半導体素子５０はその裏面にスペーサ体３０が接着
され、側面が段差状に形成されている。このスペーサ体
付きの半導体素子５０は、下側の半導体素子の電極端子
形成面にスペーサ体３０を接着することにより、下側の
半導体素子に積み重ねて搭載する。スペーサ体付きの半
導体素子５０の側面に形成された段差部は、下側の半導
体素子にボンディングされているボンディングワイヤ
と、スペーサ体３０の側面および上側の半導体素子の裏
面側部分とが接触しないようにする逃げ部４４ａとな
る。逃げ部４４ａの大きさはブレード４２によって形成
する凹溝４４の幅寸法と凹溝４４の深さ寸法によって規
定される。すなわち、ウエハ体を深く研削して凹溝４４
の深さを深くすれば逃げ部４４ａの逃げ領域が広くなる
し、凹溝４４の深さを浅くすれば逃げ部４４ａの逃げ領
域は狭くなる。
【００２２】凹溝４４は半導体ウエハ４０の裏面に貼着
した基体３０ａの側から半導体ウエハ４０の裏面側に向
けて研削加工を施して形成するから、凹溝４４の深さは
適宜調節することができ、基体３０ａの厚さ範囲内で止
めるようにすることもできるし、基体３０ａを厚さ方向
に通過して半導体ウエハ４０の裏面部分に一部入り込む
ようにすることもできる。半導体ウエハ４０の裏面側に
は配線が形成されていないからブレード４２によって研
削しても問題はない。半導体ウエハ４０の裏面側まで若
干研削して凹溝４４を形成した場合は、半導体素子５０
の一部が実質的にスペーサとして作用する。したがっ
て、基体３０ａの厚さはウエハ体に形成する凹溝４４の
深さを考慮して設定すればよい。
【００２３】なお、ブレード４２によりウエハ体を研削
してウエハ体に凹溝４４を形成する場合、ブレード４２
は半導体ウエハ４０を個片にダイシングするダイシング
位置に沿って移動させる。この場合、ウエハ体を個片に
ダイシングする縦横のすべてのダイシング位置に沿って
ブレード４２を移動させると、スペーサ体３０の４辺の
すべてに逃げ部４４ａが形成され、縦あるいは横の一方
のダイシング位置に沿ってブレード４２を移動させる
と、スペーサ体３０の対向する２辺にのみ逃げ部４４ａ
が形成される。このようにブレード４２によりウエハ体
を研削加工する際のブレード４２の移動方向を選択する
ことにより、スペーサ体付きの半導体素子の適宜辺に段
差部を形成することができる。
【００２４】図３は、上記のようにして形成したスペー
サ体３０が裏面に接着された半導体素子５０を使用して
半導体装置を組み立てる方法を示す説明図である。図３
(a)、(b)は、基板１０に半導体素子１２を搭載し、半導
体素子１２の電極端子と基板１０の表面に形成されてい
る配線パターンのボンディング部１６とをワイヤボンデ
ィングした状態を示す。次いで、図３(c)は、下側の半
導体素子１２の電極端子形成面にスペーサ体付きの半導
体素子５０を接合した状態を示す。半導体素子５０はス
ペーサ体３０を半導体素子１２の電極端子形成面で位置
合わせして接合することにより半導体素子１２に対して
位置合わせして搭載される。
【００２５】図３(d)は、次に、上側の半導体素子５０
の電極端子と基板１０に形成されているボンディング部
１６とをワイヤボンディングによって接続した状態を示
す。半導体素子５０とボンディング部１６とをワイヤボ
ンディングする方法は通常のワイヤボンディング法によ
ればよい。半導体素子５０とボンディング部１６とをワ
イヤボンディングした後、半導体素子１２、５０および
ボンディングワイヤ２０を封止するように樹脂封止し、
基板１０の下面のランドに外部接続端子を接合すること
によって、図１に示す半導体装置が得られる。
【００２６】本実施形態の半導体装置の製造方法の場合
は、半導体素子１２の上に積み重ねて半導体素子５０を
搭載する際には、スペーサ体３０を半導体素子１２に位
置合わせして接合する１回の操作のみで搭載することが
できる。この搭載方法は、別部品として形成したスペー
サ体３０を半導体素子１２にまず接合し、さらにスペー
サ体３０に位置合わせして半導体素子１４を接合する従
来方法と比較して、はるかに効率的にかつ正確に半導体
素子５０を搭載できるという利点がある。
【００２７】また、本発明に係る製造方法においては、
スペーサ体付きの半導体素子５０を、半導体ウエハ４０
に基体３０ａを貼着したウエハ状態の被加工品に対して
凹溝４４を形成し、被加工品をダイシングして得ている
から、スペーサ体３０と半導体素子５０との相互位置を
正確に位置出しできること、半導体ウエハ４０をダイシ
ングして個片の半導体素子を形成する製造工程にスペー
サ体３０を組み込む工程を付加することで、効率的にス
ペーサ体付きの半導体素子を得ることができるという利
点がある。
【００２８】なお、上記実施形態では、基板１０に２つ
の半導体素子１２、１４を積み重ねて搭載した例を示し
たが、半導体素子をさらに積み重ねる場合も、図２(e)
に示すスペーサ体付きの半導体素子を使用することによ
って、容易にかつ確実に製造することができる。スペー
サ体３０と半導体素子との相互位置がきわめて正確に位
置出しされていることから、半導体素子をさらに積み重
ねて搭載した場合でも、半導体素子の位置ずれが累積す
ることなく、高精度に半導体素子を搭載することが可能
である。
【００２９】このように、スペーサを介して半導体素子
を積み重ねて搭載するタイプの半導体装置を製造する際
には、上述したようにあらかじめスペーサ体３０を一体
に接合した半導体素子を形成することにより、半導体装
置の組み立て工程を簡略化して、半導体装置を容易に製
造することができる。また、下側の半導体素子よりも大
きな半導体素子を積み重ねて搭載するといったことが容
易にかつ確実に可能となり、種々の用途の半導体装置製
として提供することが可能になる。
【００３０】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、上述したように、半導体素子を精度よく積み重ね
て搭載することができ、これによって信頼性の高い半導
体装置を製造することができる。また、半導体素子を積
み重ねて搭載する組み立て作業を容易にかつ確実に行う
ことができ、これによって製造工程を効率化することが
できる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明方法によって製造した半導体装置の構成
を示す断面図である。
【図２】スペーサ体付きの半導体素子の製造方法を示す
説明図である。
【図３】半導体装置を組み立てる方法を示す説明図であ
る。
【図４】従来の半導体装置の構成を示す断面図である。
【図５】従来の半導体装置の製造方法を示す説明図であ
る。
【符号の説明】
１０ 基板 １２、１４ 半導体素子 １５ 配線パターン １６ ボンディング部 ２０ ボンディングワイヤ ２２ 封止樹脂 ２４ 外部接続端子 ３０ スペーサ ３０ａ 基体 ４０ 半導体ウエハ ４０ａ 配線層 ４０ｂ 裏面 ４２ ブレード ４４ 凹溝 ４４ａ 逃げ部 ４６ ダイシング刃 ５０ 半導体素子

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の裏面にスペーサ体が接着さ
    れたスペーサ体付きの半導体素子を、基板に搭載されて
    いる半導体素子の電極端子形成面に前記スペーサ体を介
    して搭載し、当該半導体素子の電極端子と前記基板に形
    成されたボンディング部とをワイヤボンディングして製
    造する半導体装置の製造方法であって、 ダイシングにより個片の半導体素子が得られる半導体ウ
    エハの裏面の全面に、前記スペーサ体となる基体を接着
    してウエハ体を形成し、 該ウエハ体の前記基体を貼着した面側に、前記半導体ウ
    エハを個片にダイシングするダイシング位置に沿って溝
    加工を施して凹溝を形成し、 該凹溝の幅よりも幅狭に前記凹溝に沿ってウエハ体をダ
    イシングすることにより、前記ウエハ体から個片に分割
    され、スペーサ体の側面あるいはスペーサ体の側面から
    半導体素子の裏面側にかけて切り欠かれた段差部が形成
    された、スペーサ体付きの半導体素子を形成し、 前記基板に搭載されている半導体素子の電極端子形成面
    に、該スペーサ体付きの半導体素子を積み重ねて搭載す
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記基体として、ミラーウエハを使用す
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
JP2002001569A 2002-01-08 2002-01-08 半導体装置の製造方法 Pending JP2003204033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002001569A JP2003204033A (ja) 2002-01-08 2002-01-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002001569A JP2003204033A (ja) 2002-01-08 2002-01-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003204033A true JP2003204033A (ja) 2003-07-18

Family

ID=27641662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002001569A Pending JP2003204033A (ja) 2002-01-08 2002-01-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003204033A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221555A (ja) * 2002-12-27 2004-08-05 Sumitomo Bakelite Co Ltd フィルム付き半導体素子、半導体装置およびそれらの製造方法
US6777797B2 (en) 2002-06-27 2004-08-17 Oki Electric Industry. Co., Ltd. Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
JP2004303841A (ja) * 2003-03-28 2004-10-28 Lintec Corp 半導体装置、半導体装置の製造方法およびスペーサ
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2006222470A (ja) * 2006-05-29 2006-08-24 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR100767963B1 (ko) * 2006-05-15 2007-10-18 앰코 테크놀로지 코리아 주식회사 반도체 웨이퍼 소잉방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777797B2 (en) 2002-06-27 2004-08-17 Oki Electric Industry. Co., Ltd. Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US7179685B2 (en) 2002-06-27 2007-02-20 Oki Electric Industry Co., Ltd. Fabrication method for stacked multi-chip package
JP2004221555A (ja) * 2002-12-27 2004-08-05 Sumitomo Bakelite Co Ltd フィルム付き半導体素子、半導体装置およびそれらの製造方法
JP2004303841A (ja) * 2003-03-28 2004-10-28 Lintec Corp 半導体装置、半導体装置の製造方法およびスペーサ
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR100767963B1 (ko) * 2006-05-15 2007-10-18 앰코 테크놀로지 코리아 주식회사 반도체 웨이퍼 소잉방법
JP2006222470A (ja) * 2006-05-29 2006-08-24 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3420153B2 (ja) 半導体装置及びその製造方法
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US20130127029A1 (en) Two level leadframe with upset ball bonding surface and device package
US7473581B2 (en) Wafer stacking package method
US7553745B2 (en) Integrated circuit package, panel and methods of manufacturing the same
JP3408987B2 (ja) 半導体装置の製造方法及び半導体装置
US7732912B2 (en) Semiconductor chip packages and assemblies with chip carrier units
JP2011524647A (ja) ウェハレベルでの縁部の積重ね
JP2007201478A (ja) 半導体チップの積層
JPH06244360A (ja) 半導体装置
JP3732194B2 (ja) 半導体装置
JP2003204033A (ja) 半導体装置の製造方法
JP2003249604A (ja) 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
US20220028699A1 (en) Chip-substrate composite semiconductor device
JPH08241940A (ja) 半導体装置およびその製造方法
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
JP2002076175A (ja) 半導体パッケージおよびその製造方法
US10510683B2 (en) Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
US6281043B1 (en) Fabrication of hybrid semiconductor devices
JP3173493B2 (ja) 半導体装置及び半導体装置の製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JP4123131B2 (ja) 半導体装置