CN100530636C - 三维多芯片封装模块和制作方法 - Google Patents

三维多芯片封装模块和制作方法 Download PDF

Info

Publication number
CN100530636C
CN100530636C CN 200710048038 CN200710048038A CN100530636C CN 100530636 C CN100530636 C CN 100530636C CN 200710048038 CN200710048038 CN 200710048038 CN 200710048038 A CN200710048038 A CN 200710048038A CN 100530636 C CN100530636 C CN 100530636C
Authority
CN
China
Prior art keywords
chip
packaging
base plate
cavity
multiple chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710048038
Other languages
English (en)
Other versions
CN101159259A (zh
Inventor
吴燕红
徐高卫
罗乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN 200710048038 priority Critical patent/CN100530636C/zh
Publication of CN101159259A publication Critical patent/CN101159259A/zh
Application granted granted Critical
Publication of CN100530636C publication Critical patent/CN100530636C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提出了一种基于印制电路板实现三维立体高密度封装的多芯片模块结构(3D-MCM)。在封装基板上加工制作出独特的腔体结构，用于放置芯片和分布电路连接走线，从而形成立体封装结构。回型球栅阵列(BGA)的引脚输出形式的设计，既满足了对模块I/O数目的要求又为腔体的设计提供了空间。多个芯片的互连采用了传统的引线键合和新型的芯片倒装方法相结合的方式。这种多芯片模块集多种封装技术于一体，有效地提高了封装密度，减少了封装尺寸，缩短了互连距离。

Description

三维多芯片封装模块和制作方法
技术领域
本发明涉及一种三维多芯片封装模块和制作方法，更确切地说本发明是将多个芯片利用叠装的方式封装于一种带腔体结构设计的印制电路板(PCB)上，实现多芯片立体(3D-MCM)封装。属于微电子封装领域。
背景技术
随着电子技术的飞速发展，电子器件封装的作用越来越重要，电子技术的发展趋势是重量更轻、体积更小、功能更强，封装也向着高密度、轻量化、多功能、适于表面安装的方向发展。多芯片封装、三维立体封装就是应运而生的先进封装技术。
多芯片封装(MCM)是将多个芯片放置在一个封装内的基板上，它比其他方法能得到更高的封装密度。基板多芯片组件(MCM-L)是一种基于印制电路板的多芯片封装技术，多个芯片贴装在封装基板的一面或两面，封装基板上的走线实现芯片之间的互连。
在多芯片封装(MCM)X、Y平面二维封装的基础上发展出了三维多芯片封装(3D-MCM)。它是将芯片沿Z轴叠层在一起，更大限度地提高封装密度、缩小封装尺寸。本发明就是在这种需求背景下产生的。
发明内容
本发明的目的在于提出一种三维多芯片封装模块的互连结构和制作方法。
本发明为一种三维多芯片(3D-MCM)封装模块。以多层印制电路板(PCB)作为封装基板，利用印制电路板(PCB)制作过程中的多层布线和层压技术，在封装基板内部形成一个有图形布线的腔体，用于放置芯片和形成芯片的电气连接。在与腔体同侧的封装基板表面采用植球的方式制作回型焊球阵列作为引脚输出。在封装基板的另一表面进行BGA芯片的贴装，从而形成三维多芯片封装模块。
本发明的具体工艺步骤如下：
1.采用植球工艺制作回型球栅阵列输出引脚
a.在封装基板的回型阵列引脚焊点图形上均匀的涂覆无铅助焊膏；
b.将无铅锡球放置于已涂好助焊膏的焊点图形上；
c.已植好球的封装基板按照高温回流曲线进行回流固化；回流固化曲线峰值为290℃；
2.采用表面贴装工艺(SMT)在基板正面贴装球栅阵列(BGA)芯片；
a.完成步骤1后，在封装基板的另一表面上用丝网印刷技术印刷铅锡焊膏；
b.用SMT贴片机将球栅阵列(BGA)芯片贴装在已涂好铅锡焊膏的焊点图形上；
c.贴装好球栅阵列(BGA)芯片的封装基板再次按照低温回流曲线进行回流固化；
d.在已完成贴装的球栅阵列(BGA)芯片底部用填充底料进行底部填充，加热固化；
所述的铅锡焊膏中铅锡的为37/63铅锡焊料(质量百分比)；
所述的低温回流曲线峰值为260℃；
所述的加热固化条件是，固化温度130℃，固化时间1小时；
3.采用引线键合(WB)互连工艺组装腔体内的裸芯片
a.完成步骤2后，用低温固化胶把裸芯片固化在腔体内的贴装位置上，低温加热固化；
b.已固化的芯片用引线键合工艺将芯片上的焊点与腔体内的电路走线相连接，实现芯片与其他电路之间的电气互连；
c.用包封胶填充在腔体内，充满整个腔体，并将键合引线一同包封住，包封胶为室温固化胶，室温下24小时自行固化。用于保护已完成引线键合的芯片；
所述的低温加热固化条件是，固化温度为100℃，固化时间30分钟；经过上述工艺完成的三维多芯片封装模块具有以下特征：
1.封装基板具有腔体结构，腔体内贴装芯片，从而和封装基板表面贴装的芯片形成三维叠装的互连封装结构。
2.模块的结构互连是传统的引线键合技术和新型的倒装芯片技术以及印刷电路板立体走线相结合而形成的。
3.封装基板凹陷腔体是在多层印制电路板(PCB)制作中形成的，腔体内有电路图形走线，走线形成腔体内所贴装芯片与其他芯片之间的互连。
4.在封装基板上形成焊点阵列作为整个封装结构的输入输出引脚。其焊点阵列是采用锡球种植再回流固化的方式得到的。
本发明的技术优势有以下几点：
1.在封装基板上设计凹陷腔体结构，将芯片放置在腔体中，使芯片完全凹陷于基板内部，这样就充分利用了封装基板的立体空间，便于在腔体外围以BGA的形式实现引脚输出，从而大大减少了封装面积，提高了封装密度。
2，采用多层印刷电路板(PCB)作为封装基板，通过对印刷电路板(PCB)制作工艺的控制，就可得到有图形分布的腔体结构；多层印刷电路板(PCB)还可以提供芯片之间、芯片与I/O之间的电气连接。PCB材料制作成本低廉，可批量生产。
3.采用无铅焊球和普通37/63铅锡焊料的配合使用，可以通过控制回流温度，解决二次回流可能引起的焊球塌陷问题。
4.通过回流焊技术，将焊球固化在基板表面作为I/O引脚，能够实现高密度的引脚输出，从而增加I/O数目。BGA适用于表面贴装技术，具有很好的兼容性。
附图说明
图1是带凹陷腔体的封装基板的俯视图
图2是带凹陷腔体的封装基板的仰视图
图3是带凹陷腔体的封装基板的侧面剖视图
图4是采用植球工艺在基板背面制作BGA输出引脚的流程图
a.在封装基板BGA引脚焊点上涂覆无铅助焊剂
b.在焊点上放置无铅锡球
c.封装基板回流固化
图5是采用表面贴装工艺在基板正面贴装BFA芯片的流程图
a.在封装基板CSP芯片图形上印刷铅锡焊膏
b.将BGA芯片贴装在焊点图形上
c.贴装好BGA芯片的封装基板二次回流固化
d.在完成BGA芯片的底部用填充底料进行底部填充，加热固化图6是采用引线键合互连工艺组装腔体内的裸芯片流程图
a.低温固化胶加热固化裸芯片
b.芯片上的焊点进行引线键合
c.包封胶填充保护芯片，室温固化；
具体实施方式
为了能使本发明的优点和效果得到充分体现，下面结合附图和实施例对本发明实质性特点和显著的进步作进一步说明。
在图1中，多层PCB制成的封装基板101，正面为CSP芯片的焊点图形102，通过PCB板内部的多层布线实现CSP芯片与其他电路的电气连接。
在图2中，在封装基板101的背面中间位置有一个凹陷腔体103，而在四周还有回型阵列焊点图形104，这是用于制作BGA输入输出引脚的图形。
图3为封装基板101的剖面图，可以看到凹陷腔体结构103和腔体内的电路连接走线105。
图4是植球形成BGA引脚的示意图。用无铅焊球制作BGA阵列引脚。a.在BGA引脚焊点图形104上涂覆无铅助焊剂106，如图4-a；b.将无铅焊球107放置在已涂好助焊剂的焊点图形上，如图4-b；c.放置好锡球的封装基板进行回流固化，回流曲线峰值温度290度，如图4-c。
图5是贴装CSP芯片流程图。a.在基板正面BGA的焊点图形102上用网板印刷37/63铅锡焊膏108，如图5-a；b.将BGA芯片201对准放置在其焊点图形上，如图5-b；c.贴好BGA芯片201的封装基板进行二次回流固化，固化温度要低于一次回流固化的温度，回流曲线峰值温度260℃，如图5-c；d.在BGA芯片和封装基板之间进行底部填充，将底部填充胶109点入BGA芯片与基板之间的间隙。填充胶的固化温度130℃，固化时间1小时，如图5-d。
图6组装腔体内的芯片流程图。a.用低温固化绝缘胶110把裸芯片301固化在相对应的图形上，低温加热固化，固化温度100℃，固化时间30分钟，如图6-a；b.采用引线键合工艺把芯片上的焊点和基板内部的电路走线相连接，实现芯片与其他电路的电气连接，如图6-b；c.用包封胶111填充基板的腔体，使之充满整个腔体，并将键合引线一同包封住，包封胶采用室温固化胶，放置24小时固化，如图6-c。

Claims (7)

1、一种三维多芯片封装模块，其包括以多层印刷电路板作为封装基板，在封装基板内部形成一个有电路图形布线的凹陷腔体，腔体内贴装芯片；该贴装芯片与封装基板表面贴装的芯片形成三维叠装的互连封装结构；在与凹陷腔体同侧的封装基板表面有回型焊球阵列作为引脚输出，在封装基板的另一表面进行球栅阵列芯片的贴装，从而形成三维多芯片封装模块；其特征在于三维叠装的互连结构是传统的引线键合工艺和芯片倒装方法及印刷电路立体走线相结合形成的。
2、制作如权利要求1所述的三维多芯片封装模块的方法，其特征在于具体步骤是：
A)采用植球的方式制作回型球栅阵列输出引脚：
a)在封装基板的回型阵列引脚焊点图形上均匀的涂覆无铅助焊膏；
b)将无铅锡球放置于已涂好助焊膏的焊点图形上；
c)已植好球的封装基板按照高温回流曲线进行回流固化；
B)采用表面贴装工艺在基板正面贴装球栅阵列芯片：
a)步骤A完成后，在封装基板的另一表面上用丝网印刷技术印刷铅锡焊膏；
b)用表面贴装的贴片机将球栅阵列芯片贴装在已涂好铅锡焊膏的焊点图形上；
c)贴装好球栅阵列芯片的封装基板再次按照低温回流曲线进行回流固化；
d)在已完成贴装的球栅阵列芯片底部用填充底料进行底部填充，加热固化；
C)采用引线键合互连工艺组装腔体内的裸芯片：
a)步骤B完成后，用低温固化胶把裸芯片固化在腔体内的贴装位置上，低温加热固化；
b)已固化的芯片用引线键合工艺将芯片上的焊点与腔体内引线相连接，实现芯片与其他电路之间的电气互连；
c)用包封胶填充在腔体内，充满整个腔体，并将键合引线一起包封住，用于保护已完成引线键合的芯片。
3、按权利要求2所述的三维多芯片封装模块的制作方法，其特征在于步骤A中c)所述的回流固化曲线的峰值为290℃。
4、按权利要求2所述的三维多芯片封装模块的制作方法，其特征在于步骤B中a)和b)所述的铅锡焊膏中铅锡的质量百分比为37/63。
5、按权利要求2所述的三维多芯片封装模块的制作方法，其特征在于步骤B中c)所述的低温回流峰值为260℃。
6、按权利要求2所述的三维多芯片封装模块的制作方法，其特征在于步骤B中d)所述的加热固化温度为130℃，固化时间为1小时。
7、按权利要求2所述的三维多芯片封装模块的制作方法，其特征在于步骤C中a)所述的低温固化温度为100℃，固化时间为30分钟。
CN 200710048038 2007-11-09 2007-11-09 三维多芯片封装模块和制作方法 Expired - Fee Related CN100530636C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710048038 CN100530636C (zh) 2007-11-09 2007-11-09 三维多芯片封装模块和制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710048038 CN100530636C (zh) 2007-11-09 2007-11-09 三维多芯片封装模块和制作方法

Publications (2)

Publication Number Publication Date
CN101159259A CN101159259A (zh) 2008-04-09
CN100530636C true CN100530636C (zh) 2009-08-19

Family

ID=39307272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710048038 Expired - Fee Related CN100530636C (zh) 2007-11-09 2007-11-09 三维多芯片封装模块和制作方法

Country Status (1)

Country Link
CN (1) CN100530636C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656244B (zh) * 2009-07-10 2012-07-04 中国科学院上海微系统与信息技术研究所 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
CN102064159B (zh) * 2010-11-05 2013-09-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
CN102163590A (zh) * 2011-03-09 2011-08-24 中国科学院上海微系统与信息技术研究所 基于埋置式基板的三维多芯片封装模块及方法
CN102241388B (zh) * 2011-05-18 2015-02-18 中国科学院上海微系统与信息技术研究所 Mems圆片级三维混合集成封装结构及方法
CN103311214A (zh) * 2013-05-14 2013-09-18 中国科学院微电子研究所 一种用于叠层封装的基板
CN103281876A (zh) * 2013-05-28 2013-09-04 中国电子科技集团公司第十研究所 凹坑埋置型电路基板立体组装方法
CN107871675B (zh) * 2017-10-13 2019-09-20 天津大学 一种纳米银焊膏连接裸铜dbc的功率模块制作方法
CN110473794B (zh) * 2019-07-23 2024-08-27 中国科学技术大学 可扩展的量子芯片封装盒结构及其制作方法
CN111498791A (zh) * 2020-04-30 2020-08-07 青岛歌尔微电子研究院有限公司 微机电系统封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274930B1 (en) * 1999-08-17 2001-08-14 Micron Technology, Inc. Multi-chip module with stacked dice
CN1484308A (zh) * 2002-09-17 2004-03-24 ���˻�˹�����̩�˹ɷ����޹�˾ 开口式多芯片堆叠封装体
CN1505149A (zh) * 2002-12-02 2004-06-16 华泰电子股份有限公司 多芯片集成电路的立体封装装置
US20060081967A1 (en) * 2004-10-18 2006-04-20 Chippac, Inc Multichip leadframe package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274930B1 (en) * 1999-08-17 2001-08-14 Micron Technology, Inc. Multi-chip module with stacked dice
CN1484308A (zh) * 2002-09-17 2004-03-24 ���˻�˹�����̩�˹ɷ����޹�˾ 开口式多芯片堆叠封装体
CN1505149A (zh) * 2002-12-02 2004-06-16 华泰电子股份有限公司 多芯片集成电路的立体封装装置
US20060081967A1 (en) * 2004-10-18 2006-04-20 Chippac, Inc Multichip leadframe package

Also Published As

Publication number Publication date
CN101159259A (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
CN100530636C (zh) 三维多芯片封装模块和制作方法
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
KR102562518B1 (ko) 매립형 와이어 본드 와이어
CN103022021B (zh) 半导体装置及其制造方法
US7294928B2 (en) Components, methods and assemblies for stacked packages
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
CN103208487B (zh) 用于较薄堆叠封装件结构的方法和装置
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
KR20180054817A (ko) 간섭 차폐를 위한 와이어 본드 와이어
TWI559443B (zh) 具有柱型互連接件之積體電路封裝系統及其製造方法
KR20180089457A (ko) 별개의 표면 장착 및 와이어 본드 장착 표면과의 수직 통합을 위한 매립형 와이어 본드 와이어
TW201630137A (zh) 半導體封裝以及其之製造方法
CN101877348A (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
CN208722864U (zh) 多层芯片基板及多功能芯片晶圆
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN102254898A (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN103560119A (zh) 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
CN103094291B (zh) 一种具有双层基板的影像感测器封装结构
CN105140255B (zh) 一种覆晶摄像头封装片及其制作方法
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN103594433B (zh) 一种制作刚柔结合板的三维封装散热结构的方法
US20090212409A1 (en) Stackable Semiconductor Package and Stack Method Thereof
CN110739526B (zh) 天线射频前端封装制造方法
CN103560090A (zh) 一种用于PoP封装的散热结构的制作方法
CN110364490A (zh) 一种芯片封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20161109