CN103560090A - 一种用于PoP封装的散热结构的制作方法 - Google Patents

一种用于PoP封装的散热结构的制作方法 Download PDF

Info

Publication number
CN103560090A
CN103560090A CN201310533245.6A CN201310533245A CN103560090A CN 103560090 A CN103560090 A CN 103560090A CN 201310533245 A CN201310533245 A CN 201310533245A CN 103560090 A CN103560090 A CN 103560090A
Authority
CN
China
Prior art keywords
packaging body
encapsulation
upper strata
bga
lower floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310533245.6A
Other languages
English (en)
Other versions
CN103560090B (zh
Inventor
侯峰泽
刘丰满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, National Center for Advanced Packaging Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201310533245.6A priority Critical patent/CN103560090B/zh
Publication of CN103560090A publication Critical patent/CN103560090A/zh
Application granted granted Critical
Publication of CN103560090B publication Critical patent/CN103560090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明公开了一种用于PoP封装的散热结构的制作方法，包括：制作上层封装基板，其中上层封装基板内有thermal via，还有若干层大面积铜箔，四周有填充满铜的半过孔；将多个上层封装导热芯片或器件贴在或者焊在上层封装基板中的多个thermal via上，形成上层封装体；制作下层封装体；在上层封装基板背面焊盘上刷锡膏，钢网植BGA球并回流，形成BGA支撑球；在下层封装体基板上表面焊盘上刷焊锡膏，下层封装焊盘与上层封装体BGA支撑球对齐后，回流实现上层封装体与下层封装体互联；在下层封装体基板背面焊盘上刷锡膏，钢网植BGA球，回流实现下层封装体植球；在上层封装体顶部上设置一个散热罩，在上层封装导热芯片或器件与散热罩之间涂一层高导热率热界面材料。

Description

一种用于PoP封装的散热结构的制作方法
技术领域
本发明涉及内存和处理器集成以及射频(Radio Frequency，RF)收发组件集成的叠层封装(Pacakge on Package，PoP)技术领域，尤其是一种用于PoP封装的散热结构的制作方法。
背景技术
图1是现有技术中PoP封装结构的示意图，其中10为上层封装结构；11为球栅阵列(Ball Grid Array，BGA)焊球；20为下层封装结构；21为导电柱；22为模塑封材料；23为PCB基板；30为连接层；连接层30由焊料层31、金属层32和粘结层33组成。
该PoP封装结构由上层封装结构10和下层封装结构20通过BGA焊球11和连接层30互连形成的。BGA焊球11起到电气互连的作用，下层封装结构20的模塑封材料22内有与BGA焊球11电气连接的导电柱21。连接层30的作用是避免应力集中到焊球与下层封装结构的接合部位的边角部分，将应力分散到中央部位，从而防止焊球的翘曲。然而，上层封装的散热是一个瓶颈，上层封装芯片产生的大部分热量经上层封装体，BGA支撑球，下层封装体，再传导至基板，最后散出外界环境，热量不容易散出，影响封装体结温升高，限制堆叠芯片功率和堆叠数量。一般堆叠的封装体数量不超过两个。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提高一种用于PoP封装的散热结构的制作方法，以解决上层封装体的散热问题。
(二)技术方案
为达到上述目的，本发明提供了一种用于PoP封装的散热结构的制作方法，包括：步骤1：制作上层封装基板100；步骤2：将多个上层封装导热芯片或器件201贴在或者焊在上层封装基板100中多个导热孔(thermalvia)101上，形成上层封装体；步骤3：制作下层封装体；步骤4：在上层封装基板100背面焊盘上刷锡膏，钢网植BGA球并回流，形成BGA支撑球400；步骤5：在下层封装体300基板上表面焊盘上刷焊锡膏，下层封装焊盘与上层封装体BGA支撑球400对齐后，回流实现上层封装体与下层封装体互联；步骤6：在下层封装体300基板背面焊盘上刷锡膏，钢网植BGA球500，回流实现下层封装体植球；步骤7：在上层封装体顶部上设置一个散热罩700，在上层封装导热芯片或器件201与散热罩700之间涂一层高导热率热界面材料600。
上述方案中，所述步骤1包括：先将大面积铜箔102与介质层103依次交叉叠层形成基板，然后在该基板表面的中间部分打孔并填充铜形成多个thermal via101，并在该基板表面的四周打半孔并填充铜形成多个半过孔104。所述大面积铜箔102采用厚铜，且大面积铜箔102与半过孔104互联，半过孔104中填充满铜，半过孔104与散热罩700连接。
上述方案中，所述步骤3包括：将多个下层封装导热芯片或器件202贴在或者焊在下层封装基板300上，形成下层封装体。
上述方案中，步骤4中所述BGA支撑球400一方面能够实现上下两层封装体的电互联，另一方面用以支撑上层封装体。
上述方案中，步骤7中所述散热罩700作为屏蔽罩，采用轻薄的材料，用以实现上层封装导热芯片或器件201散热以及屏蔽。
上述方案中，步骤7中所述高导热率热界面材料600用以减小上层封装体与散热罩700的接触热阻。
(三)有益效果
本发明提供的用于PoP封装的散热结构的制作方法，上层封装体采用thermal via+大面积铜箔+半过孔+高导热率热界面材料的散热结构，上层封装导热芯片或器件201产生的一部分热量经thermal via101传导至任一层大面积铜箔102上，然后被传导至填充满铜的半过孔104，最后经散热罩700散出去；一部分热量经高热导率的热界面材料600传导到散热罩700上，再传导到外部环境中；还有一部分热量依次经上层封装体、BGA支撑球400、下层封装体以及传导至下层封装体下的PCB板，最后散出至外界环境，有效地解决了上层封装体的散热问题。
附图说明
图1是现有技术中PoP封装结构的示意图；
图2是依照本发明实施例的用于PoP封装的散热结构的示意图；
图3至图9为依照本发明实施例的制作用于PoP封装的散热结构的工艺流程图；其中：
图3是依照本发明实施例的含有大面积铜箔、thermal via和半过孔的上层封装基板的结构示意图；
图4是依照本发明实施例的含有大面积铜箔、thermal via和半过孔的上层封装基板的俯视图；
图5是依照本发明实施例的在上层封装基板贴片后形成上层封装体的结构示意图；
图6是依照本发明实施例的在下层封装基板贴片后形成下层封装体的结构示意图；
图7是依照本发明实施例的在上层封装基板背面植BGA球后的结构示意图；
图8是依照本发明实施例的上层封装体与下层封装体实现互联后的结构示意图；
图9是依照本发明实施例的在下层封装体基板背面植BGA球后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图2所示，图2是依照本发明实施例的用于PoP封装的散热结构的示意图，该用于PoP封装的散热结构，包括：
上层封装体，包括上层封装基板100和贴在或焊在上层封装体的上层封装基板100中多个thermal via101上的多个上层封装导热芯片或器件201；
下层封装体，包括下层封装基板300和贴在或焊在下层封装基板300表面的多个下层封装导热芯片或器件202；
BGA支撑球400，形成在上层封装体与下层封装体之间，实现上下两层封装体的电互联，并支撑上层封装体；
BGA球500，形成于下层封装体的下层封装基板300的背面，以支撑上下两层封装体；
散热罩700，覆盖于上层封装体之上，以实现上层封装体的上层封装导热芯片或器件201散热及屏蔽；以及
热界面材料600，形成于上层封装体的上层封装导热芯片或器件201与散热罩700之间，以减小上层封装体与散热罩之间的接触热阻。
其中，上层封装基板100包括：多层大面积铜箔102；多层介质层103，形成于多层大面积铜箔102之间；多个thermal via101，分布在上层封装基板表面中间部分，贯穿多层大面积铜箔102和多层介质层103，且在thermal via101中填充满铜；以及多个半过孔104，分布在上层封装基板表面周边部分，贯穿多层大面积铜箔102和多层介质层103，且在半过孔104中填充满铜。
大面积铜箔102采用厚铜，厚度范围为12～36tm，且大面积铜箔102与半过孔104互联，半过孔104中填充满铜，半过孔104与散热罩700连接。散热罩700作为屏蔽罩，采用轻薄的材料，例如铝，锌铝合金等。
上层封装导热芯片或器件201产生的一部分热量经thermal via101传导至任一层大面积铜箔102上，然后被传导至填充满铜的半过孔104，最后经散热罩700散出去；一部分热量经高热导率的热界面材料600传导到散热罩700上，再传导到外部环境中；还有一部分热量依次经上层封装体、BGA支撑球400、下层封装体以及传导至下层封装体下的PCB板，最后散出至外界环境。
下层封装导热芯片或器件202产生的热量依次经下层封装体、BGA球以及下层封装体下的PCB板传导到外部环境中。
基于图2所示的用于PoP封装的散热结构，图3至图9示出了依照本发明实施例的制作用于PoP封装的散热结构的工艺流程图，具体包括以下步骤：
步骤1：制作上层封装基板100；其制作方法是先将大面积铜箔102与介质层103依次交叉叠层形成基板，然后在该基板表面的中间部分打孔并填充铜形成多个thermal via101，并在该基板表面的四周打半孔并填充铜形成多个半过孔104；如图3和图4所示。
步骤2：将多个上层封装导热芯片或器件201贴在或者焊在上层封装基板100中多个thermal via101上，形成上层封装体；如图5所示。
步骤3：制作上层封装体；将多个下层封装导热芯片或器件202贴在或者焊在下层封装基板300上，形成下层封装体；如图6所示。
步骤4：在上层封装基板100背面焊盘上刷锡膏，钢网植BGA球并回流，形成BGA支撑球400，其中BGA支撑球400一方面实现上下两层封装体的电互联，另一方面起到支撑上层封装体的作用；如图7所示。
步骤5：在下层封装体300基板上表面焊盘上刷焊锡膏，下层封装焊盘与上层封装体BGA支撑球400对齐后，回流实现上层封装体与下层封装体互联，从而达到三维封装的目的；如图8所示。
步骤6：在下层封装体300基板背面焊盘上刷锡膏，钢网植BGA球500，回流实现下层封装体植球；如图9所示。
步骤7：为了实现上层封装导热芯片或器件201散热以及屏蔽的目的，在上层封装体顶部上设置一个散热罩700，为了减小上层封装体与散热罩700的接触热阻，在上层封装导热芯片或器件201与散热罩700之间涂一层高导热率热界面材料600。最终形成的用于PoP封装的散热结构如图2所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种用于PoP封装的散热结构的制作方法，其特征在于，包括：
步骤1：制作上层封装基板(100)；
步骤2：将多个上层封装导热芯片或器件(201)贴在或者焊在上层封装基板(100)中多个thermal via(101)上，形成上层封装体；
步骤3：制作下层封装体；
步骤4：在上层封装基板(100)背面焊盘上刷锡膏，钢网植BGA球并回流，形成BGA支撑球(400)；
步骤5：在下层封装体(300)基板上表面焊盘上刷焊锡膏，下层封装焊盘与上层封装体BGA支撑球(400)对齐后，回流实现上层封装体与下层封装体互联；
步骤6：在下层封装体(300)基板背面焊盘上刷锡膏，钢网植BGA球(500)，回流实现下层封装体植球；
步骤7：在上层封装体顶部上设置一个散热罩(700)，在上层封装导热芯片或器件(201)与散热罩(700)之间涂一层高导热率热界面材料(600)。
2.根据权利要求1所述的用于PoP封装的散热结构的制作方法，其特征在于，所述步骤1包括：
先将大面积铜箔(102)与介质层(103)依次交叉叠层形成基板，然后在该基板表面的中间部分打孔并填充铜形成多个thermal via(101)，并在该基板表面的四周打半孔并填充铜形成多个半过孔(104)。
3.根据权利要求2所述的用于PoP封装的散热结构的制作方法，其特征在于，所述大面积铜箔(102)采用厚铜，厚度范围为12～36μm，且大面积铜箔(102)与半过孔(104)互联，半过孔(104)中填充满铜，半过孔(104)与散热罩(700)连接。
4.根据权利要求1所述的用于PoP封装的散热结构的制作方法，其特征在于，所述步骤3包括：
将多个下层封装导热芯片或器件(202)贴在或者焊在下层封装基板(300)上，形成下层封装体。
5.根据权利要求1所述的用于PoP封装的散热结构的制作方法，其特征在于，步骤4中所述BGA支撑球(400)一方面能够实现上下两层封装体的电互联，另一方面用以支撑上层封装体。
6.根据权利要求1所述的用于PoP封装的散热结构的制作方法，其特征在于，步骤7中所述散热罩(700)作为屏蔽罩，采用的材料为铝或锌铝合金，用以实现上层封装导热芯片或器件(201)散热以及屏蔽。
7.根据权利要求1所述的用于PoP封装的散热结构的制作方法，其特征在于，步骤7中所述高导热率热界面材料(600)用以减小上层封装体与散热罩(700)的接触热阻。
CN201310533245.6A 2013-10-31 2013-10-31 一种用于PoP封装的散热结构的制作方法 Active CN103560090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310533245.6A CN103560090B (zh) 2013-10-31 2013-10-31 一种用于PoP封装的散热结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310533245.6A CN103560090B (zh) 2013-10-31 2013-10-31 一种用于PoP封装的散热结构的制作方法

Publications (2)

Publication Number Publication Date
CN103560090A true CN103560090A (zh) 2014-02-05
CN103560090B CN103560090B (zh) 2016-06-15

Family

ID=50014306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310533245.6A Active CN103560090B (zh) 2013-10-31 2013-10-31 一种用于PoP封装的散热结构的制作方法

Country Status (1)

Country Link
CN (1) CN103560090B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409774A (zh) * 2015-07-31 2017-02-15 富葵精密组件(深圳)有限公司 屏蔽罩、封装结构及封装结构制作方法
CN107611108A (zh) * 2017-08-31 2018-01-19 西安龙腾新能源科技发展有限公司 功率半导体单管的封装方法
CN113632218A (zh) * 2019-03-28 2021-11-09 株式会社电装 电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102156A1 (en) * 2001-11-30 2003-06-05 Spielberger Richard K. Ball grid array package
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法
CN102687255A (zh) * 2010-02-03 2012-09-19 马维尔国际贸易有限公司 凹陷半导体衬底

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102156A1 (en) * 2001-11-30 2003-06-05 Spielberger Richard K. Ball grid array package
CN102687255A (zh) * 2010-02-03 2012-09-19 马维尔国际贸易有限公司 凹陷半导体衬底
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409774A (zh) * 2015-07-31 2017-02-15 富葵精密组件(深圳)有限公司 屏蔽罩、封装结构及封装结构制作方法
CN106409774B (zh) * 2015-07-31 2019-04-26 鹏鼎控股(深圳)股份有限公司 屏蔽罩、封装结构及封装结构制作方法
CN107611108A (zh) * 2017-08-31 2018-01-19 西安龙腾新能源科技发展有限公司 功率半导体单管的封装方法
CN113632218A (zh) * 2019-03-28 2021-11-09 株式会社电装 电子装置

Also Published As

Publication number Publication date
CN103560090B (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
TWI582920B (zh) 半導體封裝以及其之製造方法
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
CN203659838U (zh) 一种用于PoP封装的散热结构
CN104900634B (zh) 封装结构及其所适用的堆栈式封装模块
KR101550847B1 (ko) 열 분산기를 구비한 멀티-다이 반도체 패키지
US9443744B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
CN101467249B (zh) 阵列型封装及其制造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
CN103843467B (zh) 布线基板、部件内置基板以及安装结构体
CN106129030A (zh) 半导体芯片封装构件
JP2014179611A5 (zh)
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20170122245A (ko) 언더필 컨테인먼트 공동을 갖는 반도체 디바이스 어셈블리
TW201203400A (en) Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
CN103594432B (zh) 一种刚柔结合板的三维封装散热结构
CN103346131A (zh) 一种细间距pop式封装结构和封装方法
TWI659509B (zh) 電子封裝件及其製法
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
CN103594433B (zh) 一种制作刚柔结合板的三维封装散热结构的方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN103560090B (zh) 一种用于PoP封装的散热结构的制作方法
CN207116412U (zh) 电子封装件及其封装基板
CN103560117A (zh) 一种用于PoP封装的散热结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190523

Address after: 214213 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee after: National Center for Advanced Packaging Co., Ltd.

Address before: 100083 3 north Tu Cheng West Road, Chaoyang District, Beijing

Co-patentee before: National Center for Advanced Packaging Co., Ltd.

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right