CN105489587A - 封装结构、封装方法及光模块 - Google Patents

封装结构、封装方法及光模块 Download PDF

Info

Publication number
CN105489587A
CN105489587A CN201510874145.9A CN201510874145A CN105489587A CN 105489587 A CN105489587 A CN 105489587A CN 201510874145 A CN201510874145 A CN 201510874145A CN 105489587 A CN105489587 A CN 105489587A
Authority
CN
China
Prior art keywords
substrate
weld layer
fusing point
encapsulating structure
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510874145.9A
Other languages
English (en)
Inventor
方习贵
王克武
周新军
王祥忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolight Technology Suzhou Ltd
Original Assignee
Innolight Technology Suzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolight Technology Suzhou Ltd filed Critical Innolight Technology Suzhou Ltd
Priority to CN201510874145.9A priority Critical patent/CN105489587A/zh
Publication of CN105489587A publication Critical patent/CN105489587A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array

Abstract

本申请揭示了一种封装结构、封装方法及光模块，所述封装结构包括相对设置的第一基板和第二基板，所述第一基板和/或第二基板上设有若干电子器件，所述封装结构还包括连接基板，所述连接基板包括相对设置的第一表面和第二表面，第一表面和第二表面上分别设置有第一焊接层和第二焊接层，所述第一焊接层和第二焊接层电性连接，所述第一基板和连接基板通过第一焊接层电性连接，所述第二基板和连接基板通过第二焊接层电性连接。本申请中连接基板采用双面焊接层分别与独立电路基板电性连接，能够有效实现独立电路基板之间的电性互联。

Description

封装结构、封装方法及光模块
技术领域
本申请属于光通信技术领域，具体涉及一种封装结构、封装方法及光模块。
背景技术
随着4G通信的飞速发展和云计算需求的日益旺盛，市场对高速光模块的需求与日俱增。由于光模块兼容多源协议(MSA)对光模块整体封装的限制，光模块基板尺寸受限，并且高速线采用微带设计，占用基板表面贴装空间，再加上随着电路复杂度的上升，单基板的贴装面积已成为瓶颈，多层基板成为解决这一问题的关键。
多层基板通常采用子母板、或者软硬结合板。由于软硬结合板通常为非对称结构，会有较大翘曲影响贴装，并且成本较高。而常规子母板的子板和母板之间通常采用排针等连接器固定，连接器本身尺寸较大，为通孔设计，收效有限，而且对于高速信号没有阻抗控制，不能用于高速信号的传输。
因此针对上述问题，有必要提供一种封装结构、封装方法及光模块。
发明内容
本申请一实施例提供一种封装结构，所述封装结构包括相对设置的第一基板和第二基板，所述第一基板和/或第二基板上设有若干电子器件，所述封装结构还包括连接基板，所述连接基板包括相对设置的第一表面和第二表面，第一表面和第二表面上分别设置有第一焊接层和第二焊接层，所述第一焊接层和第焊接层电性连接，所述第一基板和连接基板通过第一焊接层电性连接，所述第二基板和连接基板通过第二焊接层电性连接。
一实施例中，所述第一焊接层包括若干第一焊接球，第二焊接层包括若干第二焊接球，所述第一焊接球和所述第二焊接球至少部分相互电性连接。
一实施例中，所述第一基板位于所述第二基板的正投影中。
一实施例中，所述第一焊接层的熔点高于第二焊接层的熔点。
一实施例中，所述连接基板的第一焊接层和第二焊接层之间通过导电过孔电性连接。
一实施例中，所述第一基板上表面与下表面和第二基板的上表面与下表面均设有若干电子器件。
一实施例中，所述封装结构还包括第三基板，所述第三基板与第一基板或第二基板通过另一连接基板电性连接。
一实施例中，所述封装结构还包括多个第三基板，所述第三基板与第一基板和/或第二基板、以及相邻第三基板之间通过若干连接基板电性连接。
本申请另一实施例提供一种封装方法，所述封装方法包括：
提供连接基板，在连接基板的第一表面上形成第一焊接层，第一焊接层的熔点为第一熔点；
提供第一基板，在第一焊接温度下，将连接基板上的第一焊接层与第一基板进行焊接，所述第一焊接温度大于或等于第一熔点；
在连接基板的第二表面上形成第二焊接层，第二焊接层的熔点为第二熔点，所述第二熔点小于第一熔点；
提供第二基板，在第二焊接温度下，将连接基板上的第二焊接层与第二基板进行焊接，所述第二焊接温度大于或等于第二熔点且小于第一熔点。
一实施例中，所述封装方法还包括：
提供另一连接基板，在该连接基板的第一表面上形成第三焊接层，第三焊接层的熔点为第三熔点；
提供第三基板，在第三焊接温度下，将连接基板上的第三焊接层与第三基板进行焊接，所述第三焊接温度大于或等于第三熔点；
在连接基板的第二表面上形成第四焊接层，第四焊接层的熔点为第四熔点，所述第四熔点小于第三熔点；
在第四焊接温度下，将连接基板上的第四焊接层与第一基板或第二基板进行焊接，所述第四接温度大于或等于第四熔点且小于第三熔点。
本申请再一实施例中提供一种光模块，所述光模块包括外壳及与外壳固定安装的封装结构，所述封装结构为上述的封装结构，所述封装结构的第一基板和第二基板设置于所述外壳内。
与现有技术相比，本申请具有以下有益效果：
连接基板采用双面焊接层分别与独立电路基板电性连接，能够有效实现独立电路基板之间的电性互联；
阵列排布的焊接球能够保证较小的面积上实现大容量的连接，连接基板在连接时可以进行阻抗控制，从而实现基板间高速信号的传输；
连接基板的两面采用不同熔点的焊接层，在后续回流焊接中不会损害之前的焊接层，封装结构稳定性高；
连接基板的厚度可调，第一基板或第二基板的长度可调，使得光模块中光学器件或电子器件的设计更加自由。
附图说明
图1是本申请第一实施方式中封装结构的剖面结构示意图；
图2是本申请第一实施方式中连接基板的结构示意图；
图3是本申请第二实施方式中封装结构的剖面结构示意图；
图4是本申请第三实施方式中光模块的平面结构示意图；
图5是本申请第三实施方式中光模块的剖面结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本申请进行详细描述。但这些实施方式并不限制本申请，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分扩大，因此，仅用于图示本申请的主题的基本结构。
本文使用的例如“左”、“右”、“左侧”、“右侧”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“右侧”的单元将位于其他单元或特征“左侧”。因此，示例性术语“右侧”可以囊括左侧和右侧这两种方位。设备可以以其他方式被定向（旋转90度或其他朝向），并相应地解释本文使用的与空间相关的描述语。
当元件或层被称为与另一部件或层“连接”时，其可以直接在该另一部件或层上、连接到该另一部件或层，或者可以存在中间元件或层。相反，当部件被称为“直接连接在另一部件或层上”时，不能存在中间部件或层。
参图1所示，介绍本申请封装结构100的第一实施方式。该封装结构100包括相对设置的第一基板110和第二基板120，第一基板110和第二基板120均为硬质基板，第一基板110上贴装有若干第一电子器件111，第二基板120上贴装有若干第二电子器件121。第一基板110和第二基板120之间设有连接基板130，连接基板130用于电性连接第一基板110和第二基板120以形成互联结构。
具体地，本实施方式中第一基板110为子基板，第二基板120为母基板，连接基板130用于电性连接第一基板110和第二基板120。其中，第一基板110的上表面和第二基板120的下表面分别预留有用于封装连接基板130的区域。
参图2所示封装结构中连接基板130的结构示意图。连接基板130包括相对设置的第一表面1301和第二表面1302。第一表面1301和第二表面1302上分别设置有第一焊接层131和第二焊接层132。第一焊接层131和第二焊接层132之间通过导电过孔133电性连接，导电过孔133的设计可以控制过孔的阻抗，适用于高速信号传输。
本实施方式中第一基板110的大小略小于第二基板120的大小，且第一基板110位于第二基板120的正投影内。在其他优选实施方式中，第一基板110还可以与第二基板120的大小相同，第一基板110与第二基板120的正投影完全重合，如此可以充分利用封装结构的空间，在一定的安装空间内使第一基板最大化，能够收容更多的第一电子器件111。
优选地，本实施方式中第一焊接层131包括若干阵列排布的第一焊接球，第二焊接层132包括若干阵列排布的第二焊接球，第一焊接球131和第二焊接球132至少部分相互电性连接。第一焊接球之间的间距和第二焊接球之间的间距均大于或等于0.4mm。现有焊接工艺中，阵列排布的焊接球可以做到0.4mm的间距，这样可以保证较小的面积上实现大容量的连接。
本实施方式中连接基板130的第一表面1301和第二表面1302通过第一焊接层131和第二焊接层132分别与第一基板110的上表面以及第二基板120的下表面焊接。第一基板110和第二基板120上在焊接位置均设置有用于焊接的焊盘（未图示）。
第一焊接层131和第二焊接层132由熔点不同的焊料形成，第一焊接层131的熔点为第一熔点tm1，第二焊接层132的熔点为第二熔点tm2，且第二熔点tm2高于第一熔点tm1。在封装过程中，按照熔点由高到低依次进行，先将连接基板130焊接于第一基板110上，然后再将连接基板130焊接于第二基板120上，最终形成第一基板、第二基板和连接基板的封装结构。
具体地，本实施方式中封装结构的封装方法具体包括：
提供连接基板130，在连接基板130的第一表面1301上形成第一焊接层131，第一焊接层的熔点为第一熔点tm1；
提供第一基板110，在第一焊接温度T1下，将连接基板130上的第一焊接层131与第一基板110进行焊接，第一焊接温度T1大于或等于第一熔点tm1；
在连接基板130的第二表面1302上形成第二焊接层132，第二焊接层132的熔点为第二熔点tm2，所述第二熔点tm2小于第一熔点tm1；
提供第二基板120，在第二焊接温度T2下，将连接基板130上的第二焊接层132与第二基板120进行焊接，第二焊接温度T2大于或等于第二熔点tm2且小于第一熔点tm1。
本实施方式中连接基板的两面分别设有熔点不同的焊接层，连接基板先后与第一基板和第二基板完成焊接，焊接方法可以采用现有技术中的回流焊等方式，由于首先焊接熔点较高的第一焊接层，在对第二焊接层焊接时焊接温度小于第一焊接层的熔点，不会对已经焊接好的第一焊接层造成影响，保证了封装结构的稳定性。
应当理解的是，本发明中的焊接步骤按照熔点由高到低依次进行，本实施方式中第一焊接层的第一熔点大于第二焊接层的第二熔点，在其他实施方式中，第一焊接层的第一熔点也可以小于第二焊接层的第二熔点，如此，在焊接过程中需首先将连接基板与第二基板进行焊接，而后再将连接基板与第一基板进行焊接，同样可以实现第一基板、第二基板及连接基板的封装。
参图3所示，介绍本申请封装结构200的第二实施方式。该封装结构200包括第一基板210、第二基板220及第三基板230，第一基板210、第二基板220及第三基板230均为硬质基板，第一基板210上贴装有若干第一电子器件211，第二基板220上贴装有若干第二电子器件221，第三基板230上贴装有第三电子器件231。第一基板210和第二基板220之间设有第一连接基板240，第一基板210和第三基板230之间设有第二连接基板250，第一连接基板240和第二连接基板250电性连接第一基板210和第二基板220、以及第一基板210和第三基板230以形成互联结构。
具体地，本实施方式中第一基板210和第三基板230为子基板，第二基板220为母基板，第一基板210和第二基板220通过第一连接基板240电性连接，第一基板210和第三基板230通过第二连接基板250电性连接，第一基板210、第二基板220和第三基板230上分别预留有用于封装第一连接基板240和/或第二连接基板250的区域。
本实施方式中的第一连接基板240和第二连接基板250与第一实施方式中连接基板130结构类似，第一连接基板240的两个表面分别设置有第一焊接层241和第二焊接层242，第二连接基板250的两个表面分别设置有第三焊接层251和第四焊接层252，各个焊接层包括若干排布的焊接球，以上均与第一实施方式相同，此处不再进行赘述。
第一连接基板240与第一基板210、第二基板220分别通过第一焊接层241和第二焊接层242电性连接，第二连接基板250与第三基板230、第一基板210分别通过第三焊接层251和第四焊接层252电性连接。
其中，第一焊接层241、第二焊接层242由熔点不同的焊料形成，第三焊接层251、第四焊接层252由熔点不同的焊料形成，第一焊接层241、第二焊接层242、第三焊接层251和第四焊接层252的熔点分别为tm1、tm2、tm3、tm4，且满足tm3＞tm4＞tm1＞tm2。
本实施方式中的焊接步骤同样是按照熔点由高到低依次进行，具体地，本实施方式中的封装方法具体包括：
提供第二连接基板250，在第二连接基板250的下表面形成第三焊接层251，第三焊接层的熔点为tm3；
提供第三基板230，在第一焊接温度T1下，将第二连接基板250上的第三焊接层251与第三基板230进行焊接，第一焊接温度T1大于或等于熔点tm3；
在第二连接基板250的上表面形成第四焊接层252，第四焊接层的熔点为tm4，且tm4＜tm3；
提供第一基板210，在第二焊接温度T2下，将第二连接基板250上的第四焊接层252与第一基板210进行焊接，第二焊接温度T2大于或等于熔点tm4且小于熔点tm3；
提供第一连接基板240，在第一连接基板240的下表面形成第一焊接层241，第一焊接层的熔点为tm1，且tm1＜tm4；
在第三焊接温度T3下，将第一连接基板240上的第一焊接层251与第一基板210进行焊接，第三焊接温度T3大于或等于熔点tm1且小于熔点tm4；
在第一连接基板240的上表面形成第二焊接层242，第二焊接层的熔点为tm2，且tm2＜tm1；
提供第二基板220，在第四焊接温度T4下，将第二连接基板250上的第二焊接层242与第二基板220进行焊接，第四焊接温度T4大于或等于熔点tm2且小于熔点tm1。
本实施方式中对应于第一焊接层241、第二焊接层242、第三焊接层251和第四焊接层252的熔点分别为tm1、tm2、tm3、tm4，且tm3＞tm4＞tm1＞tm2，焊接步骤按照熔点由高到低依次进行，依次对第三焊接层251、第四焊接层252、第一焊接层241和第二焊接层242进行焊接，最终形成第二基板-第二连接基板-第一基板-第一连接基板-第三基板的封装结构。同时，焊接温度也依次降低，后一次的焊接温度小于前一次焊接层的熔点，不会对已经焊接好的焊接层造成影响，保证了封装结构的稳定性。
进一步地，本实施方式的封装方法中还可以先对第二焊接层242和第三焊接层251进行焊接，再对第一焊接层241和第四焊接层252进行焊接，此种情况下需满足第二焊接层242的熔点tm2大于第一焊接层241和第四焊接层252的熔点tm1和tm4，且第三焊接层251的熔点tm3大于第一焊接层241和第四焊接层252的熔点tm1和tm4。其中，第二焊接层242的熔点tm2e第三焊接层251的熔点tm3可以相同，也可以不同，该两个焊接层为分别焊接，焊接顺序不受限制；第一焊接层241和第四焊接层252的焊接顺序由tm1和tm4的大小决定，首先焊接熔点较小的焊接层。如此同样不会对焊接好的焊接层造成影响，保证封装结构的稳定性。
本实施方式中的焊接步骤由各焊接层的熔点tm1、tm2、tm3、tm4决定，当tm1、tm2、tm3、tm4的大小关系不同时，焊接步骤也相应变化，如当tm3＞tm1＞tm4＞tm2时，依次对第三焊接层、第一焊接层、第四焊接层和第二焊接层进行焊接，此处不再一一举例进行说明。
进一步地，当本实施方式中tm3=tm1＞tm4＞tm2时，第一焊接层和第三焊接层的焊接顺序不受限定，第一焊接层和第三焊接层可以单独焊接或同时焊接，然后再依次对第四焊接层和第二焊接层进行焊接。
综上所述，本申请的封装方法中需满足：在每一次焊接过程中，所需焊接的焊接层的熔点需大于参与焊接的基板中已经焊接完成的焊接层的熔点，如此不会对已经焊接好的焊接层造成影响，保证了封装结构的稳定性。
参图4、图5所示，介绍本申请光模块300的第三实施方式。本实施方式中光模块300包括壳体310、以及与外壳310固定安装的封装结构，该封装结构具体包括：
母基板320，母基板320的下表面与外壳310固定安装，且母基板320上包括金手指端321；
子基板330，子基板330位于母基板320的上方，且子基板330的上表面设有若干电子器件331；
连接基板340，连接基板340位于母基板320和子基板330之间，且连接基板340的上下表面分别通过焊接层与子基板330和母基板320电性连接，详参第一实施方式中关于连接基板的说明。
该封装结构与光电元件配合即可实现光信号的发送和接收。此处的光电元件可包括光发射器、光接收器、隔离器、透镜等。部分光电元件可以设置在封装结构的母基板和/或子基板上。
参图4所示，本实施方式中的子基板330上还设有若干导电过孔333以及若干回流地孔334，导电过孔333可以为贯穿子基板330设置，连接基板340上也可以对应设有导电过孔，高速传输线332从电子器件331经过子基板330上的导电过孔333、连接基板340上的导电过孔，最后与母基板320上的金手指端321相连，从而可以实现子基板和母基板之间的高速信号传输。
与现有技术中子母板通过插针连接的方式相比，本实施方式中连接基板连接子基板和母基板时可以进行阻抗控制，从而实现子基板和母基板间的高速信号传输。
另外，本实施方式中连接基板的厚度可根据不同的外壳进行调节，子基板的长度也可根据不同的光模块进行调节，母基板和子基板的相对位置关系也可以根据实际布置需要进行调整，可使得光模块中光学器件或电子器件的设计更加自由，集成度更高。
本实施方式中的光模块以一个母基板和一个子基板为例进行说明，在其他实施方式中与外壳固定的封装结构也可以为第二实施方式中的封装结构，在母基板上可设有多个子基板，而子基板与子基板以及子基板与母基板之间分别通过连接基板连接。
本申请通过上述实施方式，具有以下有益效果：
连接基板采用双面焊接层分别与独立电路基板电性连接，能够有效实现独立电路基板之间的电性互联；
阵列排布的焊接球能够保证较小的面积上实现大容量的连接，连接基板在连接时可以进行阻抗控制，从而实现基板间高速信号的传输；
连接基板的两面采用不同熔点的焊接层，在后续回流焊接中不会损害之前的焊接层，封装结构稳定性高；
连接基板的厚度可调，第一基板或第二基板的长度可调，使得光模块中光学器件或电子器件的设计更加自由，光模块的集成度更高。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本申请的可行性实施方式的具体说明，它们并非用以限制本申请的保护范围，凡未脱离本申请技艺精神所作的等效实施方式或变更均应包含在本申请的保护范围之内。

Claims (11)

1.一种封装结构，所述封装结构包括相对设置的第一基板和第二基板，所述第一基板和/或第二基板上设有若干电子器件，其特征在于，所述封装结构还包括连接基板，所述连接基板包括相对设置的第一表面和第二表面，第一表面和第二表面上分别设置有第一焊接层和第二焊接层，所述第一焊接层和第二焊接层电性连接，所述第一基板和连接基板通过第一焊接层电性连接，所述第二基板和连接基板通过第二焊接层电性连接。
2.根据权利要求1所述的封装结构，其特征在于，所述第一焊接层包括若干第一焊接球，第二焊接层包括若干第二焊接球，所述第一焊接球和所述第二焊接球至少部分相互电性连接。
3.根据权利要求2所述的封装结构，其特征在于，所述第一基板位于所述第二基板的正投影中。
4.根据权利要求1或2所述的封装结构，其特征在于，所述第一焊接层的熔点高于第二焊接层的熔点。
5.根据权利要求1所述的封装结构，其特征在于，所述连接基板的第一焊接层和第二焊接层之间通过导电过孔电性连接。
6.根据权利要求1所述的封装结构，其特征在于，所述第一基板上表面与下表面和第二基板的上表面与下表面均设有若干电子器件。
7.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括第三基板，所述第三基板与第一基板或第二基板通过另一连接基板电性连接。
8.根据权利要求7所述的封装结构，其特征在于，所述封装结构还包括多个第三基板，所述第三基板与第一基板和/或第二基板、以及相邻第三基板之间通过若干连接基板电性连接。
9.一种封装方法，其特征在于，所述封装方法包括：
提供连接基板，在连接基板的第一表面上形成第一焊接层，第一焊接层的熔点为第一熔点；
提供第一基板，在第一焊接温度下，将连接基板上的第一焊接层与第一基板进行焊接，所述第一焊接温度大于或等于第一熔点；
在连接基板的第二表面上形成第二焊接层，第二焊接层的熔点为第二熔点，所述第二熔点小于第一熔点；
提供第二基板，在第二焊接温度下，将连接基板上的第二焊接层与第二基板进行焊接，所述第二焊接温度大于或等于第二熔点且小于第一熔点。
10.根据权利要求9所述的封装方法，其特征在于，所述封装方法还包括：
提供另一连接基板，在该连接基板的第一表面上形成第三焊接层，第三焊接层的熔点为第三熔点；
提供第三基板，在第三焊接温度下，将连接基板上的第三焊接层与第三基板进行焊接，所述第三焊接温度大于或等于第三熔点；
在连接基板的第二表面上形成第四焊接层，第四焊接层的熔点为第四熔点，所述第四熔点小于第三熔点；
在第四焊接温度下，将连接基板上的第四焊接层与第一基板或第二基板进行焊接，所述第四接温度大于或等于第四熔点且小于第三熔点。
11.一种光模块，其特征在于，所述光模块包括外壳及与外壳固定安装的封装结构，所述封装结构为权利要求1~8中任一项所述的封装结构，所述封装结构的第一基板和第二基板设置于所述外壳内。
CN201510874145.9A 2015-12-02 2015-12-02 封装结构、封装方法及光模块 Pending CN105489587A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510874145.9A CN105489587A (zh) 2015-12-02 2015-12-02 封装结构、封装方法及光模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510874145.9A CN105489587A (zh) 2015-12-02 2015-12-02 封装结构、封装方法及光模块

Publications (1)

Publication Number Publication Date
CN105489587A true CN105489587A (zh) 2016-04-13

Family

ID=55676475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510874145.9A Pending CN105489587A (zh) 2015-12-02 2015-12-02 封装结构、封装方法及光模块

Country Status (1)

Country Link
CN (1) CN105489587A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387907A (zh) * 2017-08-11 2019-02-26 苏州旭创科技有限公司 光模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069025A (en) * 1994-11-15 2000-05-30 Lg Semicon Co., Ltd. Method for packaging a semiconductor device
CN101057325A (zh) * 2003-04-24 2007-10-17 国际商业机器公司 用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件
CN101427613A (zh) * 2006-04-27 2009-05-06 松下电器产业株式会社 基板接合部件以及使用该基板接合部件的三维连接结构体
CN102064159A (zh) * 2010-11-05 2011-05-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
US20120162928A1 (en) * 2010-10-22 2012-06-28 Endicott Interconnect Technologies, Inc. Electronic package and method of making same
CN102543911A (zh) * 2010-12-21 2012-07-04 财团法人工业技术研究院 半导体装置
CN103460815A (zh) * 2011-04-04 2013-12-18 松下电器产业株式会社 安装结构体及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069025A (en) * 1994-11-15 2000-05-30 Lg Semicon Co., Ltd. Method for packaging a semiconductor device
CN101057325A (zh) * 2003-04-24 2007-10-17 国际商业机器公司 用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件
CN101427613A (zh) * 2006-04-27 2009-05-06 松下电器产业株式会社 基板接合部件以及使用该基板接合部件的三维连接结构体
US20120162928A1 (en) * 2010-10-22 2012-06-28 Endicott Interconnect Technologies, Inc. Electronic package and method of making same
CN102064159A (zh) * 2010-11-05 2011-05-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
CN102543911A (zh) * 2010-12-21 2012-07-04 财团法人工业技术研究院 半导体装置
CN103460815A (zh) * 2011-04-04 2013-12-18 松下电器产业株式会社 安装结构体及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387907A (zh) * 2017-08-11 2019-02-26 苏州旭创科技有限公司 光模块
CN109387907B (zh) * 2017-08-11 2021-07-09 苏州旭创科技有限公司 光模块

Similar Documents

Publication Publication Date Title
US9335500B2 (en) Hybrid electro-optical package for an opto-electronic engine
US8285087B2 (en) Optical interconnection system using optical printed circuit board having one-unit optical waveguide integrated therein
US9647762B2 (en) Integrated parallel optical transceiver
TW201643488A (zh) 封裝光電模組
TW201911509A (zh) 積體電路封裝
CN204405902U (zh) 光模块
US9917647B2 (en) Combination underfill-dam and electrical-interconnect structure for an opto-electronic engine
US9256029B2 (en) Surface-mount connector structure for embedded optical and electrical traces
CN105489587A (zh) 封装结构、封装方法及光模块
TWI591394B (zh) 一種電光校準之方法及其裝置
JP2004235636A (ja) 可撓性を有する電気的接続を用いたａｓｉｃモジュール上の集積化ｖｃｓｅｌ
US20050205957A1 (en) Integrated VCSELs on traditional VLSI packaging
US9354410B2 (en) Monolithically integrated, self-aligning, optical-fiber ferrule
CN216248443U (zh) 一种光模块
US20070252283A1 (en) High speed, high density board to board interconnect
WO2020135561A1 (zh) 芯片与背板连接器互连装置及通信设备
US20230317694A1 (en) Architecture and device using optical element and computer chip for optical signal transmission
TWI811876B (zh) 一種可隨時更換相機模組的電子裝置
WO2023015972A1 (zh) 一种在板光互连装置及通信设备
JP4449593B2 (ja) 光電気複合モジュール
TW201441688A (zh) 光學通訊模組
Luo et al. 3D optical interconnect mesh network for on-board parallel multiprocessor system based on EOPCB
EP4197036A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
JP5927165B2 (ja) １つ又は複数の並列光トランシーバモジュールをシステムの回路基板と相互接続するためのコネクタアセンブリ、システム及び方法
Liu et al. 12-channel board-level multi-GHz optical link using cross-switch chips and optoelectronic multi-chip package modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413

RJ01 Rejection of invention patent application after publication