JP2004235636A - 可撓性を有する電気的接続を用いたａｓｉｃモジュール上の集積化ｖｃｓｅｌ - Google Patents

可撓性を有する電気的接続を用いたａｓｉｃモジュール上の集積化ｖｃｓｅｌ Download PDF

Info

Publication number
JP2004235636A
JP2004235636A JP2004017927A JP2004017927A JP2004235636A JP 2004235636 A JP2004235636 A JP 2004235636A JP 2004017927 A JP2004017927 A JP 2004017927A JP 2004017927 A JP2004017927 A JP 2004017927A JP 2004235636 A JP2004235636 A JP 2004235636A
Authority
JP
Japan
Prior art keywords
vcsel
module
asic
substrate
flexible connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004017927A
Other languages
English (en)
Inventor
Terrel L Morris
テレル・エル・モリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004235636A publication Critical patent/JP2004235636A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】より小さなフットプリントを有する高密度の素子を提供すること。
【解決手段】少なくとも１つの特定用途向け集積回路（ASIC）504及び複数の垂直共振器型面発光レーザ（VCSEL）アレイモジュール520を含む回路モジュールが、標準的なセラミック又は有機マルチチップモジュール（MCM）パッケージ基板500を使用して形成され、その結果として小さなフットプリントを有する高密度の素子が得られる。電子的な素子とVCSELアレイモジュールとの間の配線は、標準的な集積回路パッケージング技術及び可撓性コネクタ518を使用して達成される。VCSELアレイから光ファイバケーブルへの光学的な接続は、工業規格による光コネクタをパッケージ上に集積化させることにより実施することが可能である。光学的な受信器及び送受信モジュールもまた回路モジュールに組み込むことが可能である。
【選択図】図５

Description

本発明は一般に集積回路モジュールの分野に関し、特に垂直共振器型面発光レーザを含む集積回路モジュールの分野に関する。
垂直共振器型面発光レーザ（VCSEL:Vertical Cavity Surface Emitting Laser）アレイは光ファイバ通信で用いられることが多い。かかるVCSELアレイは、細い光ファイバ上で大量のデータを送信することができるものである。単一の1/8インチファイババンドルは、比較的高速で動作する12〜20ビットの論理ポート全体の伝送を行うことが可能である。VCSELアレイは、シリコン集積回路で用いられるものと類似した半導体プロセス技術を使用して構成されるが、VCSELアレイに用いられるプロセス技術は、高速のシリコン集積回路を構成するのに最適でない可能性がある。これは、VCSELアレイと高速の回路とを同一のシリコン素子上に集積化するのを難しくする。
VCSEL技術の数多くの現在の用途は、光ファイバを介して長距離にわたり信号を送信するために精確な動作仕様を必要とする。しかし、１コンピュータサーバ内もしくは単一のデータセンター内といった短い距離しか必要とされない状況では、VCSELアレイに必要とされる動作仕様は一層厳密性の低いものとなる。
現在、回路基板によっては、コンピュータ間で通信するためにVCSELアレイモジュールと受信モジュールとを含むものもある。一般に、これらのモジュールは、基板の一端に沿って配置され、該基板に取り付けられる１つ又は２つ以上の電子装置に対して電気的に接続される。かかる解決策はうまく機能するが、コンピュータの処理速度が上昇し続けているため、電子装置から基板内へ該基板の電気コネクタに沿ってVCSELアレイモジュール内へ信号を送出する際の固有の遅延が、高速コンピュータを設計する技術者を益々悩ませるようになっている。
更に、基板空間は、デスクトップシステム又はブレードサーバといった装置では特に、極めて貴重（高価）であり且つ不足している可能性がある。個々のVCSELアレイモジュール（及び必要な場合にはそのトランスレータ／ターミネータ装置）のフットプリントは、全基板面積のかなりの部分を占める可能性があり、それゆえコンピュータのサイズ及びコストが増大する可能性がある。
少なくとも１つの特定用途向け集積回路（ASIC）及び複数の垂直共振器型面発光レーザ（VCSEL）アレイモジュールを含む回路モジュールが、標準的なセラミック又は有機マルチチップモジュール（MCM）パッケージ基板を使用して形成され、その結果として小さなフットプリントを有する高密度の素子が得られる。電子的な素子とVCSELアレイモジュールとの間の配線は、標準的な集積回路パッケージング技術及び可撓性コネクタを使用して達成される。VCSELアレイから光ファイバケーブルへの光学的な接続は、工業規格による光コネクタをパッケージ上に集積化させることにより実施することが可能である。光学的な受信器及び送受信モジュールもまた回路モジュールに組み込むことが可能である。
本発明の他の態様及び利点は、本発明の原理を例示する図面に関連して行う以下の詳細な説明から明らかとなろう。
図１は、本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な実施形態の平面図である。この本発明の例示的な一実施形態では、セラミック又は有機材料といった一般的なパッケージ材料から構成される標準的なマルチチップモジュール（MCM）基板100が示されており、単一の大きな特定用途向け集積回路（ASIC）102が標準的なヒートスプレッダ114の下方で基板100に取り付けられる。集積化VCSELを含むもう１つの発明が、2002年12月12日出願の「Circuit Module Including Integrated VCSELs」と題する米国特許出願第10/318,473号に記載されている。マルチチップモジュール（MCM）基板上にあるVCSELを含む別の発明が、2003年1月31日出願の「Integrated VCSELs on Traditional VLSI Packaging」と題する米国特許出願第10/355,419号に記載されている。ASIC 102は、マイクロプロセッサ、メモリ、クロスバー、キャッシュコントローラ、FPGA、又は多数の大規模集積回路（LSI）又は超大規模集積回路（VLSI）のうちの任意のものといった、多数の集積回路素子のうちの任意のものとすることが可能である。基板上にはまた、複数のVCSELアレイモジュール106、受信器108、及び送受信器110が存在する。信号ポート112は、ASIC 102を、小型の可撓性コネクタ104を介して、VCSELアレイモジュール106、受信器108、及び送受信器110に接続する。該小型の可撓性コネクタ104は、信号の方向を光学的な経路ではなく電気的に90°変化させることを可能とし、その結果として製造の複雑性が低減し、製造が容易になる。VCSELからの光ビームが該VCSELの表面と垂直な方向に放射されるので、90°の曲がりを含む可撓性コネクタ104にVCSELを取り付ける際には、該VCSEL自体はその時点でMCM基板100の平面に対して垂直であり、該VCSELからの光は、MCM基板100の平面と平行な平面内に放射される。MCM基板100内にあるASIC 102を信号ポート112に接続する複数の信号線は明瞭化のためにこの図面には示さない。本発明の例示的な一実施形態では、VCSELアレイモジュール106は、そのモジュール内に工業規格による光コネクタを組み込むことが可能であり、これにより工業規格による接続を使用したVCSELアレイモジュール106からの光学的な接続が可能となる。この本発明の例示的な実施形態では、VCSEL回路は基板100の平面に対して垂直であり、工業規格によるコネクタは、基板100の平面と平行な平面内に光が伝送されるよう取り付けられる。この例示的な実施形態が全部で16個のVCSELアレイモジュール106、受信器108、及び送受信器110を示していることに留意されたい。任意の数及び任意の組み合わせのVCSELアレイモジュール106、受信器108、及び送受信器110を本発明の範囲内で使用することが可能であることが当業者には理解されよう。
図２は、本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。同図に示す本発明の例示的な実施形態は、図１の実施形態と類似したものであるが、単一のASIC 102がMCM基板100に取り付けられる代わりに、第１のASIC 202、第２のASIC 204、第３のASIC 206、及び第４のASIC 208がMCM基板200に取り付けられる点で異なる。また、図２はヒートスプレッダを含まず、このため、個々のASIC及びその配線が見えている。信号ポート212は、ASIC 202,204,206,208を、小型の可撓性コネクタ214を介して、VCSELアレイモジュール216、受信器218、及び送受信器220に接続する。MCM基板200内でASIC 202,204,206,208を信号ポート212に接続する複数の信号線は、明瞭化のため図２には示さない。本発明の例示的な一実施形態では、VCSELアレイモジュール216は、該モジュール内に工業規格による光コネクタを組み込むことが可能であり、これにより、工業規格による接続を使用したVCSELアレイモジュール216からの光学的な接続が可能となる。図１と同様に、この本発明の例示的な実施形態では、VCSEL回路は基板200の平面に対して垂直であり、工業規格によるコネクタは、基板200の平面と平行な平面内に光が伝送されるよう取り付けられる。この例示的な実施形態は、全部で16個のVCSELアレイモジュール216、受信器218、及び送受信器220を示していることに留意されたい。任意の数及び任意の組み合わせのVCSELアレイモジュール216、受信器218、及び送受信器220を本発明の範囲内で使用することが可能であることが当業者には理解されよう。本発明のこの例示的な実施形態では、４つのASIC 202,204,206,208を互いに電気的に接続する複数の信号線210もまた存在する。
図３Ａは、外部VCSELに接続する従来技術による回路モジュールの例示的な一実施形態を示す断面図である。C4取付(attach)バンプ308を介して第１のパッケージ302に取り付けられた電子デバイス306が示されている。該第１のパッケージ302内で、パッケージトレース310が、電子デバイス306を、第１のボールグリッドアレイ（BGA）ボール312に電気的に接続する。この第１のBGAボール312は第１のパッケージ302を基板300に電気的に接続する。基板300内で、第１の基板バイア314が、BGAボール312を、基板トレース316に電気的に接続し、及び該基板トレース316を介して第２の基板バイア318に電気的に接続する。この第２の基板バイア318は、VCSELを含む第２のパッケージ304に取り付けられる第２のBGAボール320に電気的に接続される。
図３Ｂは、図３Ａに示す外部VCSELを示す断面図である。第２のパッケージ304内では、第２のパッケージバイア326が第２のBGAボール320をパッケージパッド328に電気的に接続し、次いで該パッケージパッド328が、第２のパッケージトレース330及びフレキシブル電気コネクタ334を介してVCSEL332に電気的に接続される。次いで該VCSEL332は工業規格による光コネクタ322に光学的に結合される。このVCSELモジュールの例示的な実施形態ではVCSEL332が基板300に対して垂直に構成されることに留意されたい。このため、VCSELから発せられる光は基板300と平行な平面内にあり、工業規格による光コネクタ322は、基板300と平行な平面内にある任意の光伝導体への経路を定めるよう構成される。
図４は、本発明による複数の集積化VCSELアレイモジュールを取り付ける前のマルチチップモジュール基板の例示的な一実施形態を示す平面図である。キャビティ402及び複数の信号ポート404を含む標準的なMCM基板400が示される。キャビティ402内には、基板400内の導体を介して信号ポート404に電気的に接続される、複数のASIC信号ポート406が存在する。かかる導体は明瞭化のために同図には示さない。
図５は、本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す断面図である。キャビティ506を含むMCM基板500が示されている。キャビティ506内には基板500上のASIC信号ポート508に電気的に接続されたASIC 504が存在する。キャビティを使用しない別のパッケージ及びヒートスプレッダ構成を本発明の範囲内で用いることが可能であることが当業者には理解されよう。ヒートスプレッダ502は、ASICに対して熱的に結合され、基板500に対して機械的に結合され、及びキャビティ506をシールする。ASIC信号線512は、基板500を介して標準的なMCMパッド510まで延びる。かかるパッケージパッド510は本発明の範囲内で種々の形態及び形状で構成することが可能なものであることが当業者には理解されよう。例えば、MCMパッケージは、ボールグリッドアレイ（BGA）パッケージとすることが可能であり、この場合にはMCMパッド510は個々のはんだボールから構成されることになる。VCSEL信号線514は基板500を介してVCSEL信号ポート516へと延びる。VCSELアレイ520は、小型のフレキシブル回路基板518を介してVCSEL信号ポート516に電気的に接続される。VCSELからの光ビームがVCSELの表面に対して垂直に放射されるため、90°の曲がりを含むフレキシブル回路基板518にVCSELが取り付けられると、VCSEL自体は基板500の平面に対して垂直になり、該VCSELからの光は基板500の平面と平行な平面内に発せられる。小型のフレキシブル回路基板518は、VCSELアレイ520をVCSEL信号ポート516に接続するよう構成された電気トレースを含む。
図６は、本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。この本発明の例示的な一実施形態では、セラミック又は有機材料といった一般的なパッケージ材料から構成される標準的なMCM基板600が示されており、該基板600に対して、単一の大きな特定用途向け集積回路（ASIC）602が標準的なヒートスプレッダ614の下方で取り付けられる。該ASIC 602は、マイクロプロセッサ、メモリ、クロスバー、キャッシュコントローラ、FPGA、又は多数の大規模集積回路（LSI）又は超大規模集積回路（VLSI）のうちの任意のものといった、多数の集積回路素子のうちの任意のものとすることが可能である。該MCM基板上にはまた、複数のVCSELアレイモジュール606、受信器608、及び送受信器610が存在する。信号ポート604は、単一の大きな可撓性コネクタ612を介して、ASIC 602を、VCSELアレイモジュール606、受信器608、及び送受信器610に接続する。ASIC 602をMCM基板600内の信号ポート604に接続する複数の信号線は、明瞭化のため図６には示さない。本発明の例示的な一実施形態では、VCSELアレイモジュール606は、該モジュール内に工業規格による光コネクタを組み込むことが可能であり、これにより工業規格による接続を用いたVCSELアレイモジュール606からの光結合を行うことが可能となる。この本発明の例示的な実施形態では、VCSEL回路は基板600の平面に対して垂直であり、工業規格によるコネクタは、光が基板600の平面と平行な平面内に伝送されるよう取り付けられる。この例示的な実施形態は、全部で16個のVCSELアレイモジュール606、受信器608、及び送受信器610を示していることに留意されたい。任意の数及び任意の組み合わせのVCSELアレイモジュール606、受信器608、及び送受信器610を本発明の範囲内で使用可能であることが当業者には理解されよう。
図７は、本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。複数のターミネータ、トランスレータ、又はその他の構成要素が可撓性コネクタに取り付けられる点を除き、図７は図６と同じである。この本発明の例示的な一実施形態では、セラミック又は有機材料といった一般的なパッケージ材料から構成される標準的なMCM基板700が示されており、単一の大きな特定用途向け集積回路（ASIC）702が標準的なヒートスプレッダ716の下方で基板700に取り付けられる。該ASIC 702は、マイクロプロセッサ、メモリ、クロスバー、キャッシュコントローラ、FPGA、又は多数の大規模集積回路（LSI）又は超大規模集積回路（VLSI）のうちの任意のものといった、多数の集積回路素子のうちの任意のものとすることが可能である。基板上にはまた、複数のVCSELアレイモジュール706、受信器708、及び送受信器710が存在する。信号ポート704は、単一の大きな可撓性コネクタ714を介して、ASIC 702を、VCSELアレイモジュール706、受信器708、及び送受信器710に接続する。大きな可撓性コネクタ714上にはまた、ASIC 702とVCSELアレイモジュール706との間に必要とされるようなターミネータ又はトランスレータといった複数の構成要素712が存在する。ASIC 702をMCM基板700内の信号ポート704に接続する複数の信号線は、明瞭化のために図７には示さない。本発明の例示的な一実施形態では、VCSELアレイモジュール706は、該モジュール内に工業規格による光コネクタを組み込むことが可能であり、これにより、工業規格による接続を使用したVCSELアレイモジュール706からの光結合が可能となる。この本発明の例示的な実施形態では、VCSEL回路は基板700の平面に対して垂直であり、工業規格によるコネクタは、基板700の平面と平行な平面内に光が伝送されるよう取り付けられる。この例示的な実施形態は、全部で16個のVCSELアレイモジュール706、受信器708、及び送受信器710を示していることに留意されたい。任意の数及び任意の組み合わせのVCSELアレイモジュール706、受信器708、及び送受信器710を本発明の範囲内で用いることが可能であることが当業者には理解されよう。
図８は、本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールを構成するための方法を示すフローチャートである。ステップ800で、MCM基板が配設される。ステップ802で、少なくとも１つのASICが該MCM基板に取り付けられる。判定ステップ804で、VCSELアレイモジュールが使用されることになる場合には、制御がステップ806に渡され、そうでない場合には、制御はステップ810に渡される。ステップ806で、複数のVCSELアレイモジュールが可撓性コネクタに取り付けられる。ステップ808で、VCSELアレイモジュールが可撓性コネクタを介してASICに電気的に接続される。判定ステップ810で、VCSEL送受信モジュールが使用されることになる場合には、制御はステップ812に渡され、そうでない場合には、制御はステップ816に渡される。ステップ812で、複数のVCSEL送受信モジュールが可撓性コネクタに取り付けられる。ステップ814で、VCSEL送受信モジュールが可撓性コネクタを介してASICに電気的に接続される。判定ステップ816で、光受信器が使用されることになる場合には、制御はステップ818に渡され、そうでない場合には、制御はステップ822に渡される。ステップ818で、複数の光受信モジュールが可撓性コネクタに取り付けられる。ステップ820で、光受信モジュールが可撓性コネクタを介してASICに電気的に接続される。判定ステップ822で、ヒートスプレッダがモジュールに追加されることになる場合には、制御はステップ824に渡され、そうでない場合には、制御は終了ステップ826に渡される。ステップ824で、少なくとも１つのASICに熱的に結合するようヒートスプレッダが基板に機械的に取り付けられる。
本発明の上記説明は、その例示及び解説を目的として提示したものであって、本発明を網羅すること、また本開示の厳密な形態に本発明を限定することを意図したものではなく、上記の教示に鑑み他の変更形態及び変形形態を実施することが可能である。上記の実施形態は、本発明の原理及びその実際の応用形態を最もわかりやすく説明し、それにより当業者が、考慮される個々の用途に相応しいように、種々の実施形態及び種々の変更形態において本発明を最大限利用できるようにするために選択され、かつ記載されたものである。添付の特許請求の範囲は、従来技術によって限定されるような場合を除き、本発明の他の代替形態を含むよう解釈されることを意図している。
本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。 本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。 外部VCSELに接続する従来技術による回路モジュールの例示的な一実施形態を示す断面図である。 図３Ａに示す外部VCSELの断面図である。 本発明による複数の集積化VCSELアレイモジュールを取り付ける前のマルチチップモジュールの例示的な一実施形態を示す平面図である。 本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す断面図である。 本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。 本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの例示的な一実施形態を示す平面図である。 本発明による複数の集積化VCSELアレイモジュールを含むマルチチップモジュールの構成方法を示すフローチャートである。
符号の説明
500 MCM基板
502 ヒートスプレッダ
504 ASIC
506 キャビティ
508 ASIC信号ポート
510 MCMパッド
512 ASIC信号線
514 VCSEL信号線
516 VCSEL信号ポート
518 フレキシブル回路基板
520 VCSELアレイ

Claims (6)

  1. 回路モジュールであって、
    モジュール基板(500)と、
    該基板(500)に取り付けられたASIC(504)と、
    前記基板(500)に取り付けられ、及び前記ASIC(504)に電気的に接続された、少なくとも１つの可撓性コネクタ(518)と、
    該少なくとも１つの可撓性コネクタ(518)に取り付けられ、及び該少なくとも１つの可撓性コネクタ(518)を介して前記ASIC(504)に電気的に接続された、複数のVCSELアレイモジュール(520)と
    を含む、回路モジュール。
  2. 回路モジュールであって、
    モジュール基板(500)と、
    該基板(500)に取り付けられたASIC(504)と、
    前記基板(500)に取り付けられ、及び前記ASIC(504)に電気的に接続された、少なくとも１つの可撓性コネクタ(518)と、
    該少なくとも１つの可撓性コネクタ(518)に取り付けられ、及び該少なくとも１つの可撓性コネクタ(518)を介して前記ASIC(504)に電気的に接続された、複数の光受信モジュール(520)と
    を含む、回路モジュール。
  3. 回路モジュールであって、
    モジュール基板(500)と、
    該基板(500)に取り付けられたASIC(504)と、
    前記基板(500)に取り付けられ、及び前記ASIC(504)に電気的に接続された、少なくとも１つの可撓性コネクタ(518)と、
    該少なくとも１つの可撓性コネクタ(518)に取り付けられ、及び該少なくとも１つの可撓性コネクタ(518)を介して前記ASIC(504)に電気的に接続された、複数のVCSEL送受信モジュール(520)と
    を含む、回路モジュール。
  4. 回路モジュールを構成するための方法であって、
    a)モジュール基板を配設し(800)、
    b)該基板にASICを取り付け(802)、
    c)複数のVCSELアレイモジュールを少なくとも１つの可撓性コネクタに取り付け(806)、
    d)該少なくとも１つの可撓性コネクタを前記基板に取り付け(808)、
    e)該少なくとも１つの可撓性コネクタを介して前記ASICを前記VCSELアレイモジュールに電気的に接続する(808)、
    という各ステップを含む、回路モジュールを構成するための方法。
  5. 回路モジュールを構成するための方法であって、
    a)モジュール基板を配設し(800)、
    b)該基板にASICを取り付け(802)、
    c)複数の光受信モジュールを少なくとも１つの可撓性コネクタに取り付け(818)、
    d)該少なくとも１つの可撓性コネクタを前記基板に取り付け(820)、
    e)該少なくとも１つの可撓性コネクタを介して前記ASICを前記光受信モジュールに電気的に接続する(814)、
    という各ステップを含む、回路モジュールを構成するための方法。
  6. 回路モジュールを構成するための方法であって、
    a)モジュール基板を配設し(800)、
    b)該基板にASICを取り付け(802)、
    c)複数のVCSEL送受信モジュールを少なくとも１つの可撓性コネクタに取り付け(812)、
    d)該少なくとも１つの可撓性コネクタを前記基板に取り付け(814)、
    e)該少なくとも１つの可撓性コネクタを介して前記ASICを前記VCSEL送受信モジュールに電気的に接続する(814)、
    という各ステップを含む、回路モジュールを構成するための方法。
JP2004017927A 2003-01-31 2004-01-27 可撓性を有する電気的接続を用いたａｓｉｃモジュール上の集積化ｖｃｓｅｌ Pending JP2004235636A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/355,663 US6922496B2 (en) 2003-01-31 2003-01-31 Integrated VCSELs on ASIC module using flexible electrical connections

Publications (1)

Publication Number Publication Date
JP2004235636A true JP2004235636A (ja) 2004-08-19

Family

ID=32770585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004017927A Pending JP2004235636A (ja) 2003-01-31 2004-01-27 可撓性を有する電気的接続を用いたａｓｉｃモジュール上の集積化ｖｃｓｅｌ

Country Status (2)

Country Link
US (1) US6922496B2 (ja)
JP (1) JP2004235636A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975514B2 (en) * 2003-01-31 2005-12-13 Hewlett-Packard Development Company, L.P. Integrated VCSELs on traditional VLSI packaging
US7135704B2 (en) * 2003-08-14 2006-11-14 Lockhead Martin Corporation VCSEL settling fixture
US7545159B2 (en) * 2006-06-01 2009-06-09 Rika Denshi America, Inc. Electrical test probes with a contact element, methods of making and using the same
US8576885B2 (en) * 2012-02-09 2013-11-05 Princeton Optronics, Inc. Optical pump for high power laser
US9829655B2 (en) 2012-01-12 2017-11-28 Te Connectivity Corporation Communication connector having an alignment mechanism
US9304274B2 (en) 2012-07-09 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Metal strain relief device for use in an optical communications system, an optical fiber cable that employs the strain relief device, and a method
US8911158B2 (en) 2012-07-09 2014-12-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Z-pluggable optical communications module, an optical communications system, and a method
US8950954B2 (en) 2012-07-31 2015-02-10 Avago Technologies General Ip ( Singapore) Pte. Ltd. Side-edge mountable parallel optical communications module, an optical communications system that incorporates the module, and a method
US9038883B2 (en) 2013-09-11 2015-05-26 Princeton Optronics Inc. VCSEL packaging
WO2017069771A1 (en) * 2015-10-23 2017-04-27 Hewlett-Packard Enterprise Printed circuit board for receiving a switch chip and transceiver modules
US11336376B1 (en) * 2021-01-29 2022-05-17 Alibaba Group Holding Limited Flexible switch solution based on co-packaged optics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978401A (en) 1995-10-25 1999-11-02 Honeywell Inc. Monolithic vertical cavity surface emitting laser and resonant cavity photodetector transceiver
CA2272751A1 (en) * 1996-12-31 1998-07-09 Honeywell Inc. Flexible optic connector assembly
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6635861B1 (en) * 1998-10-22 2003-10-21 Wavefront Research, Inc. Relaxed tolerance optical interconnect system having a GRIN rod lens
US6527456B1 (en) 1999-10-13 2003-03-04 Teraconnect, Inc. Cluster integration approach to optical transceiver arrays and fiber bundles
US6334784B1 (en) 2000-08-07 2002-01-01 Teradyne, Inc. Z-axis pressure mount connector fixture
TW564009U (en) 2001-02-13 2003-11-21 Foxconn Prec Components Co Ltd Locking device for heat sink

Also Published As

Publication number Publication date
US6922496B2 (en) 2005-07-26
US20040150092A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
US6752539B2 (en) Apparatus and system for providing optical bus interprocessor interconnection
US9335500B2 (en) Hybrid electro-optical package for an opto-electronic engine
US9490240B2 (en) Film interposer for integrated circuit devices
TWI598647B (zh) 具有密集封裝光學互連的晶片組件架構
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
US7463831B2 (en) Transponder assembly for use with parallel optics modules in fiber optic communications systems
US8285087B2 (en) Optical interconnection system using optical printed circuit board having one-unit optical waveguide integrated therein
US7470069B1 (en) Optoelectronic MCM package
US7717628B2 (en) System package using flexible optical and electrical wiring and signal processing method thereof
CN104503044A (zh) 光模块
US8189361B2 (en) Multi-chip assembly with optically coupled die
TW202111898A (zh) 具有光子和垂直功率傳遞的asic封裝
US6922496B2 (en) Integrated VCSELs on ASIC module using flexible electrical connections
US20060140550A1 (en) Array optical sub-assembly
US20050205957A1 (en) Integrated VCSELs on traditional VLSI packaging
KR20140120885A (ko) 옵토-일렉트로닉 엔진을 위한 콤비네이션 언더필-댐 및 전기적-상호접속 구조체
US6396967B1 (en) Optoelectronic integrated circuit device
US6492698B2 (en) Flexible circuit with two stiffeners for optical module packaging
US11949455B2 (en) Bit-wise inverse multiplexing for optical channels utilizing microLEDs
JP2005055885A (ja) 光電子アセンブリ
US20030038297A1 (en) Apparatus,system, and method for transmission of information between microelectronic devices
US9900974B2 (en) Flex-less multilayer ceramic substrate
WO2022262551A1 (zh) 一种光模块
JP4654807B2 (ja) 光情報処理装置
KR100730989B1 (ko) 반도체 칩 사이의 광연결을 위한 소켓식 전광/광전 변환기

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061024