TWM622250U - 低溫共燒陶瓷(ltcc)立體封裝結構 - Google Patents
低溫共燒陶瓷(ltcc)立體封裝結構 Download PDFInfo
- Publication number
- TWM622250U TWM622250U TW110211200U TW110211200U TWM622250U TW M622250 U TWM622250 U TW M622250U TW 110211200 U TW110211200 U TW 110211200U TW 110211200 U TW110211200 U TW 110211200U TW M622250 U TWM622250 U TW M622250U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- ceramic
- interposer
- electrically connected
- dimensional
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種低溫共燒陶瓷(LTCC)立體封裝結構,該封裝結構包含:
至少一中介板,該中介板在中央部位具有至少一空腔,該空腔內設有複數晶片輸入/輸出連接點,該晶片輸入/輸出連接點通過埋設在該中介板中的傳導線路而電性連接至設在周緣部位的轉接導線;至少一半導體晶片,該半導體晶片被設置在該中介板上的空腔內,且電性連接於該晶片輸入/輸出連接點;以及一載板,該載板上表面的周緣部位設有複數信號搭接點,且在該載板底表面上設有複數外部連接點,該信號搭接點通過埋設在該載板中的傳導線路而電性連接至該外部連接點,使該載板的信號搭接點與該中介板的轉接導線呈電性連接。
Description
本新型係有關於一種低溫共燒陶瓷(LTCC)立體封裝結構,尤指一種以低溫共燒陶瓷為基材且具有立體連接線路架構的晶片封裝結構。
導入矽中介板封裝結構可有效避免半導體晶片與封裝基板間熱膨脹係數不匹配所產生的問題,提升封裝成品的結構穩定性,如圖18所示,矽中介板封裝結構略係將半導體晶片80接置於一具有矽貫孔91的矽中介板90上,以該矽中介板90做為一轉接板,進而將半導體晶片80電性連接至封裝基板95上;矽中介板封裝結構除了可以克服熱膨脹係數不匹配的問題之外,也因其電性傳輸距離較短,也具有提昇半導體晶片80的電性傳輸速度的優點;惟,由於習知矽中介板的使用了半導體製程增加了製程技術的困難度及加工成本,且隨著半導體晶片80性能提升,半導體晶片80的輸入輸出(I/O)數逐漸倍增,封裝結構的連接線電路複雜化,導致習知矽中介板的平面式連接線電路架構逐漸不敷使用,因此,如何避免上述習知技術中之種種問題,實為目前業界所急需解決的課題。
有鑒於上述習知技術之缺失,本創作提供一種具有中介板及載板的封裝架構,該中介板及載板由複數陶瓷層與導線層通過低溫共燒(LTCC)加工形成,在板體內具有3D架構的連接線電路,將複雜的連接線電路整合在陶瓷層與導線層的多層複合疊構中,本創作可簡化封裝成本、增加封裝成品良率,且可提升封裝元件設置密度以及縮小封裝成品體積,此外,本創作中介板及載板的陶瓷材料膨脹係數與所搭載的半導體晶片匹配,可避免產生熱應力,完全革除封裝膠體產生脫層(delaminating)問題,且陶瓷板材提供剛性支撐以避免封裝成品發生翹曲現象,此外,由陶瓷材料製成的中介板及載板,其具備的熱傳導速率、耐候穩定性、硬度高、絕緣性等特性均優於習知的矽中介板及PCB載板。
根據本創作所提供的低溫共燒陶瓷(LTCC)立體封裝結構,其包含:至少一中介板,所述中介板在中央部位具有至少一空腔,所述空腔內設有複數晶片輸入/輸出連接點,所述晶片輸入/輸出連接點通過埋設在所述中介板中的傳導線路而電性連接至設在周緣部位的轉接導線;至少一半導體晶片,所述半導體晶片被設置在所述中介板上的所述空腔內,且電性連接於所述晶片輸入/輸出連接點;一載板,所述載板上表面的周緣部位設有複數信號搭接點,以及在所述載板底表面上設有複數外部連接點,所述信號搭接點通過埋設在所述載板中的傳導線路而電性連接至所述外部連接點;以及所述載板被疊接組合在所述中介板的下方,所述載板的信號搭接點與所述中介板的
轉接導線呈電性連接,且由封裝膠體包覆所述中介板、所述半導體晶片與所述載板的組合體。
其中,所述中介板由一上框型陶瓷層、一立體線路重佈層及一下框型陶瓷層疊合組成,且通過低溫共燒陶瓷工藝將各層燒結後形成;所述上框型陶瓷層與所述下框型陶瓷層具有至少一鏤空,並在所述鏤空的外周緣部位形成框體,且在所述框體內設置複數所述轉接導線,複數所述轉接導線係垂直貫穿所述框體的上表面與下表面;在所述立體線路重佈層內設有複數所述傳導線路,所述傳導線路的一端可電性連接至所述晶片輸入/輸出連接點,且另一端可電性連接至所述轉接導線。
其中,所述立體線路重佈層具有至少一導線分層及至少一陶瓷分層,且個別所述導線分層與個別所述陶瓷分層彼此之間呈間隔疊層設置,在所述導線分層上具有至少一沿水平方向設置的所述傳導線路,在所述陶瓷分層上設有至少一連通導體,所述連通導體係垂直貫穿所述陶瓷分層的上表面與下表面。
其中,在所述立體線路重佈層內,所述傳導線路的一端可通過一或多個所述連通導體而電性連接至一所述晶片輸入/輸出連接點,且另一端可通過一或多個所述連通導體而電性連接至一所述轉接導線。
其中,所述載板包含至少一陶瓷層、至少一導線層及一基底陶瓷層,個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置,所述基底陶瓷層作為最下面疊層,通過低溫共燒陶瓷工藝將
各疊層燒結後形成所述載板;在所述陶瓷層上設有至少一連通導體,所述連通導體係垂直貫穿所述陶瓷層的上表面與下表面,其中一所述陶瓷層作為所述載板的最上面疊層,於作為最上面疊層的所述陶瓷層的上表面的周緣部位設置複數所述信號搭接點;在所述導線層上具有至少一沿水平方向設置的所述傳導線路;在所述基底陶瓷層設有敞露在底表面上的複數所述外部連接點。
其中,在所述載板內,所述傳導線路的一端可通過一或多個所述連通導體而電性連接至一所述信號搭接點,且另一端可通過一或多個所述連通導體而電性連接至一所述外部連接點。
其中,所述空腔的容置空間深度大於所述半導體晶片的晶片厚度。
其中,還包含在所述空腔設有至少一灌膠孔,所述灌膠孔可貫穿所述立體線路重佈層。
其中,還包含多片所述中介板疊接組合,且各片所述中介板的轉接導線彼此電性連接。
1:中介板
10:上框型陶瓷層
11、11’:立體線路重佈層
12:下框型陶瓷層
10c、10c’:上方空腔
12c、12c’:下方空腔
10a、12a:框體
10b、12b、12b1、12b2、12b3、12b4:轉接導線
15、16、15a、15b、15c、15d、16a、16b、16c、16d:晶片輸入/輸出連接點(晶片I/O連接點)
17:灌膠孔
111、111’:第一陶瓷分層
112、112’:第一導線分層
113、113’:第二陶瓷分層
114、114’:第二導線分層
115:第三陶瓷分層
116’:第三導線分層
111a、111b、111c、111d、113a、113b、113c、113d、115a、115b、115c、115d、115e、115f、115g、115h:連通導體
112a、114a:第一傳導線路
112b、114b:第二傳導線路
112c、114c:第三傳導線路
2:半導體晶片
21:第一半導體晶片
22:第二半導體晶片
21a、22a:端口接點
3、3’:載板
31、31’:第一陶瓷層
32、32’:第一導線層
33:第二陶瓷層
34、34’:第二導線層
35、35’:基底陶瓷層
36、36a、36b、36c、36d:信號搭接點
37、37a、37b、37c、37d:外部連接點
32a、34a:第一傳導線路
32b、34b:第二傳導線路
33a、33b、33c、33d、35a、35b、35c、35d:連通導體
4:封裝膠體
5:第二中介板
D:容置空間深度
T:晶片厚度
80:半導體晶片
91:矽貫孔
90:矽中介板
95:封裝基板
圖1係本創作第一實施例的封裝結構示意圖。
圖2係本創作第一實施例的中介板的疊層剖面結構示意圖。
圖3係本創作第一實施例的中介板的俯視平面圖。
圖4係本創作第一實施例的中介板的側面剖示圖。
圖5係本創作另一種中介板結構實施例的疊層剖面結構示意圖。
圖6係本創作第一實施例的中介板與半導體晶片的組合結構示意圖。
圖7係本創作第一實施例的載板的疊層結構示意圖。
圖8係本創作第一實施例的載板的俯視平面圖。
圖9係本創作第一實施例的載板的仰視平面圖。
圖10係本創作第一實施例的載板的側面剖示圖。
圖11係本創作另一種載板結構實施例的疊層剖面結構示意圖。
圖12係本創作第一實施例的中介板、半導體晶片及載板組合構造的側面剖示圖。
圖13係本創作第一實施例的封裝結構經灌膠封裝後的示意圖。
圖14係本創作第二實施例的封裝結構示意圖。
圖15係本創作第三實施例的封裝結構示意圖。
圖16係本創作第三實施例的平面圖,顯示在加大寬度的上方空腔內排列安裝了多個半導體晶片。
圖17係本創作第四實施例的封裝結構示意圖。
第18圖係習知使用矽中介板的封裝結構的示意圖。
於下文中將以實施例,進一步闡明本創作的技術特徵,其中,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本創作可實施之限定條件,故不具技術上之實質意義,
任何結構之修飾、比例關係之改變或大小之調整,在不影響本創作所能產生之功效及所能達成之目的下,均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之用語亦僅為便於敘述之明瞭,而非用以限定本創作可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本創作可實施之範疇。
圖1至圖13描述了本創作之低溫共燒陶瓷(LTCC)立體封裝結構之製法的第一實施,第一實施為一種最簡化的封裝結構,其製法的進一步詳細說明如後:
如圖2至圖4所示,提供一在板體中央部位為空腔構型且具有立體連接線路架構的中介板1,該中介板1是由一上框型陶瓷層10、一立體線路重佈層11及一下框型陶瓷層12共同組成,通過低溫共燒陶瓷(LTCC)工藝將各層依序堆疊(stacking)、層壓(lamination)、剪裁(knife cutting)及燒結(burn-out and sintering)等步驟以製作成一中介板;其中,該上框型陶瓷層10及下框型陶瓷層12的中央部位呈鏤空,並在該鏤空的外周緣部位形成框體10a、12a(參圖2、圖3所示),且在該框體內設置多條轉接導線10b、12b,且如圖4所示,該轉接導線係垂直貫穿該框體10a、12a的上表面與下表面,當上框型陶瓷層10、一立體線路重佈層11及一下框型陶瓷層12疊合組成後,在該中介板1上方形成一向下凹陷的上方空腔10c,以及在該中介板1下方形成一向上凹陷的下方空腔12c;上方空腔10c及下方空腔12c可作為半導體晶片安裝的容置空間,且在該上方空腔10c及該下方空腔12c內分別設有複數晶片輸入/輸出連接點(以下稱”晶片I/O連接點)15、16及至少一灌膠
孔17,該灌膠孔17可貫穿板體並連通該上方空腔10c及該下方空腔12c。
該立體線路重佈層11包含至少一導線分層及至少一陶瓷分層,其中,導線分層形成在陶瓷分層的表面上,且個別導線分層與個別陶瓷分層彼此之間呈間隔疊層設置;在導線分層上具有沿水平方向設置的傳導線路,傳導線路可通過黃光製程(Yellow light process)或網印(Screen Printing)等工藝設置到陶瓷分層上,在陶瓷分層設有垂直貫穿該陶瓷分層上、下表面的連通導體,通過該連通導體可電性連接位於不同疊層上的傳導線路或接點,據此在該中介板內形成一立體架構的連接線路;其具體的構造請參閱圖4所示,在本創作第一實施例中,該立體線路重佈層11包括第一陶瓷分層111、第一導線分層112、第二陶瓷分層113、第二導線分層114及第三陶瓷分層115;其中,因應連接線路設計,前述各陶瓷分層上分別在相應位置設有多個連通導體,例如,第一導線分層112上的第一傳導線路112a分別通過連通導體111a而電性連接至上方的晶片I/O連接點15a,以及通過連通導體113a、115a而電性連接至下框型陶瓷層12的轉接導線12b1;第一導線分層112上的第二傳導線路112b分別通過連通導體111b而電性連接至上方的晶片I/O連接點15b,以及通過連通導體113b、115b而電性連接至下方的晶片I/O連接點16a;第一導線分層112上的第三傳導線路112c分別通過連通導體111c而電性連接至上方的晶片I/O連接點15c,以及通過連通導體113c、115c而電性連接至下框型陶瓷層12的轉接導線12b2。第二導線分層114上的第一傳導線路114a分別通過連
通導體115d而電性連接至下方的晶片I/O連接點16b,以及通過連通導體115e而電性連接至下框型陶瓷層12的轉接導線12b3;第二導線分層114上的第二傳導線路114b分別通過連通導體113d、111d而電性連接至上方的晶片I/O連接點15d,以及通過連通導體115f而電性連接至下方的晶片I/O連接點16c;第二導線分層114上的第三傳導線路114c分別通過連通導體115g而電性連接至下方的晶片I/O連接點16d,以及通過連通導體115h而電性連接至下框型陶瓷層12的轉接導線12b4。
前述本創作第一實施例中的立體線路重佈層11具有二層的導線分層及三層的陶瓷分層,但在實際的應用中該立體線路重佈層的組合層數量並不限定;當該立體線路重佈層具有更多的組合層數量時,也意味著該中介板上可以提供更多數量的晶片輸入輸出連接點,以將更多數量的半導體晶片及各種電子元件整合在一起。
另外,如圖5所示者為中介板結構的另一可行實施方案,在該實施例中該中介板的立體線路重佈層11’具有三層的導線分層及二層的陶瓷分層,其中,該立體線路重佈層11’包括第一導線分層112’、第一陶瓷分層111’、第二導線分層114’、第二陶瓷分層113’及第三導線分層116’,第一導線分層112’設置在第一陶瓷分層111’的上表面,第二導線分層114’設置在第一陶瓷分層111’與第二陶瓷分層113’之間,第三導線分層116’設置在第二陶瓷分層113’的下表面;且與前述第一實施例相同的,因應連接線路設計,前述各陶瓷分層上分別在相應位置設有多個連通導體,通過該連通導體可電性連接位於不同疊層上的傳導線路或接點,據此在該中介板內
形成一立體架構的連接線路;本實施方案與前述第一實施例相較,其立體線路重佈層11’具有更多數量的導線分層,以及較少數量的陶瓷分層,因此有益於節省加工成本及材料成本,且可增加晶片輸入輸出連接點的數量,提升連接線路效能。
請參閱圖6所示,接著,於該中介板1的上方空腔10c內安裝一第一半導體晶片21,藉由複數微凸塊(Micro bump)連結在晶片I/O連接點15上,將第一半導體晶片上的端口接點21a與晶片I/O連接點15作電性連接並固定在一起;同樣的,也在該中介板1的下方空腔12c內安裝一第二半導體晶片22,藉由複數微凸塊連結在晶片I/O連接點16上,將第二半導體晶片上的端口接點22a與晶片I/O連接點16作電性連接並固定在一起;特別需要注意的是,在中介板結構設計計時,必須使上、下方空腔的容置空間深度D大於須半導體晶片的晶片厚度T,以免半導體晶片組裝後凸出上、下方空腔的容置空間,導致中介板無法與另一中介板或載板疊接組合。
如圖7至圖10所示,接續,提供一具有立體連接線路架構的載板3。該載板3包含至少一導線層、至少一陶瓷層及一基底陶瓷層,其中,導線層形成在陶瓷層的表面上,且個別導線層與個別陶瓷層彼此之間呈間隔疊層設置;在導線層上具有沿水平方向設置的傳導線路,傳導線路可通過黃光製程(Yellow light process)或網印(Screen Printing)等工藝設置到陶瓷層上;在基底陶瓷層上設有複數外部連接點;以及在陶瓷層設有垂直貫穿該陶瓷層上、下表面的連通導體,通
過該連通導體可電性連接位於不同疊層上的傳導線路或接點,據此在該載板內形成一立體架構的連接線路。
再請參閱圖10,在本創作第一實施例中,該載板3是由第一陶瓷層31、第一導線層32、第二陶瓷層33、第二導線層34及基底陶瓷層35共同組成,且通過低溫共燒陶瓷工藝將各層依序堆疊、層壓、剪裁及燒結等步驟以製作成一載板;其中,在該載板最上面疊層的第一陶瓷層31的上表面的周緣部位設置複數信號搭接點36,以及在該基底陶瓷層35設有敞露在底表面上的複數外部連接點37,且因應連接線路設計,前述各陶瓷層上分別在相應位置設有多個連通導體,例如,第一導線層32上的第一傳導線路32a分別電性連接至信號搭接點36a,以及通過連通導體33a、35a而電性連接至底面的外部連接點37a;第一導線層32上的第二傳導線路32b分別電性連接至信號搭接點36b,以及通過連通導體33b、35b而電性連接至底面的外部連接點37b;第二導線層34上的第一傳導線路34a分別通過連通導體33c而電性連接至信號搭接點36c,以及通過連通導體35c而電性連接至底面的外部連接點37c;第二導線層34上的第二傳導線路34b分別通過連通導體33d而電性連接至信號搭接點36d,以及通過連通導體35d而電性連接至底面的外部連接點37d;接續,進行載板3與中介板1的疊接組合,如圖12所示,該載板3被疊接在該中介板1的下方,且使中介板1下方的轉接導線12b電性連接於載板3設在相應位置的信號搭接點36;最後,以封裝膠體4包覆該載板3與中介板1的組合體,得到本創作之封裝結構;其
中,如圖13所示,封裝膠體4可通過該中介板1上的灌膠孔17填入該下方空腔12c之內。
前述本創作第一實施例中的載板3具有二層的導線層及三層的陶瓷層,但在實際的應用中該載板的組合層數量並不限定;如圖11所示者為載板結構的另一可行實施方案,在該實施例中該載板3’具有二層的導線層及二層的陶瓷層,其中,該載板3’包括第一導線層32’、第一陶瓷層31’、第二導線層34’及基底陶瓷層35’;第一導線層32’設置在第一陶瓷層31’的上表面,第二導線層34’設置在第一陶瓷層31’與基底陶瓷層35’之間;且與前述第一實施例相同的,因應連接線路設計,前述各陶瓷分層上分別在相應位置設有多個連通導體,通過該連通導體可電性連接位於不同疊層上的傳導線路或接點,據此在該載板內形成一立體架構的連接線路;與前述第一實施例相較,這個實施例的載板3’具有較少數量的陶瓷分層,因此有益於節省加工成本及材料成本。
請參閱圖14之本創作第二實施例,其係在前述本創作第一實施例的封裝結構中增設置一第二中介板5,第二中介板5被設置在本創作第一實施例的中介板1與載板3之間,且在第二中介板5上可增加安裝多個半導體晶片或其他電子元件;圖15為本創作第三實施例,係基於前述本創作第二實施例的變化,主要是在中介板上具加大寬度的上方空腔10c’及下方空腔12c’,該加大寬度的空腔內可增加安裝更多的半導體晶片或其他電子元件,在如圖16中進一步描述了一種在一個加大寬度的上方空腔10c’內排列組裝了數十個大小規格不同的
半導體晶片2的實施例;圖17為本創作第四實施例,係基於前述本創作第二及第三實施例的變化,主要是在一每中介板上設有多個空腔,可供安裝加倍數量的半導體晶片或其他電子元件。
1:中介板
21:第一半導體晶片
22:第二半導體晶片
3:載板
Claims (16)
- 一種低溫共燒陶瓷(LTCC)立體封裝結構,包含:至少一中介板,所述中介板在中央部位具有至少一空腔,所述空腔內設有複數晶片輸入/輸出連接點,所述晶片輸入/輸出連接點通過埋設在所述中介板中的傳導線路而電性連接至設在周緣部位的轉接導線;至少一半導體晶片,所述半導體晶片被設置在所述中介板上的所述空腔內,且電性連接於所述晶片輸入/輸出連接點;一載板,所述載板上表面的周緣部位設有複數信號搭接點,以及在所述載板底表面上設有複數外部連接點,所述信號搭接點通過埋設在所述載板中的傳導線路而電性連接至所述外部連接點;以及所述載板被疊接組合在所述中介板的下方,所述載板的信號搭接點與所述中介板的轉接導線呈電性連接,且由封裝膠體包覆所述中介板、所述半導體晶片與所述載板的組合體。
- 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,所述中介板由一上框型陶瓷層、一立體線路重佈層及一下框型陶瓷層疊合組成,且通過低溫共燒陶瓷工藝將各層燒結後形成;所述上框型陶瓷層與所述下框型陶瓷層具有至少一鏤空,並在所述鏤空的外周緣部位形成框體,且在所述框體內設置複數所述轉接導線,複數所述轉接導線係垂直貫穿所述框體的上表面與下表面;在所述立體線路重佈層內設有複數所述傳導線路,所述傳導線路的一端可電性連接至所述晶片輸入/輸出連接點,且另一端可電性連接至所述轉接導線。
- 如請求項2所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,所述立體線路重佈層具有至少一導線分層及至少一陶瓷分層,且個別所述導線分層與個別所述陶瓷分層彼此之間呈間隔疊層設置,在所述導線分層上具有至少一沿水平方向設置的所述傳導線路,在所述陶瓷分層上設有至少一連通導體,所述連通導體係垂直貫穿所述陶瓷分層的上表面與下表面。
- 如請求項3所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,在所述立體線路重佈層內,所述傳導線路的一端可通過一或多個所述連通導體而電性連接至一所述晶片輸入/輸出連接點,且另一端可通過一或多個所述連通導體而電性連接至一所述轉接導線。
- 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,所述載板包含至少一陶瓷層、至少一導線層及一基底陶瓷層,個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置,所述基底陶瓷層作為最下面疊層,通過低溫共燒陶瓷工藝將各疊層燒結後形成所述載板;在所述陶瓷層上設有至少一連通導體,所述連通導體係垂直貫穿所述陶瓷層的上表面與下表面,其中一所述陶瓷層作為所述載板的最上面疊層,於作為最上面疊層的所述陶瓷層的上表面的周緣部位設置複數所述信號搭接點;在所述導線層上具有至少一沿水平方向設置的所述傳導線路;在所述基底陶瓷層設有敞露在底表面上的複數所述外部連接點。
- 如請求項5所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,在所述載板內,所述傳導線路的一端可通過一或多個所述 連通導體而電性連接至一所述信號搭接點,且另一端可通過一或多個所述連通導體而電性連接至一所述外部連接點。
- 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,所述空腔的容置空間深度大於所述半導體晶片的晶片厚度。
- 如請求項2所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,還包含在所述空腔設有至少一灌膠孔,所述灌膠孔可貫穿所述立體線路重佈層。
- 如請求項1所述的低溫共燒陶瓷(LTCC)立體封裝結構,其中,還包含多片所述中介板疊接組合,且各片所述中介板的轉接導線彼此電性連接。
- 一種低溫共燒陶瓷(LTCC)立體封裝結構的中介板,其特徵為:在中介板上具有至少一空腔,所述空腔內設有複數晶片輸入/輸出連接點,所述晶片輸入/輸出連接點通過埋設在所述中介板中的傳導線路而電性連接至設在周緣部位的轉接導線。
- 如請求項10所述的低溫共燒陶瓷(LTCC)立體封裝結構的中介板,其中,所述中介板由一上框型陶瓷層、一立體線路重佈層及一下框型陶瓷層疊合組成,且通過低溫共燒陶瓷工藝將各層燒結後形成;所述上框型陶瓷層與所述下框型陶瓷層具有至少一鏤空,並在所述鏤空的外周緣部位形成框體,且在所述框體內設置複數所述轉接導線,複數所述轉接導線係垂直貫穿所述框體的上表面與下表面;在所述立體線路重佈層內設有複數所述傳導線路,所述傳導線路 的一端可電性連接至所述晶片輸入/輸出連接點,且另一端可電性連接至所述轉接導線。
- 如請求項11所述的低溫共燒陶瓷(LTCC)立體封裝結構的中介板,其中,所述立體線路重佈層具有至少一導線分層及至少一陶瓷分層,且個別所述導線分層與個別所述陶瓷分層彼此之間呈間隔疊層設置,在所述導線分層上具有至少一沿水平方向設置的所述傳導線路,在所述陶瓷分層上設有至少一連通導體,所述連通導體係垂直貫穿所述陶瓷分層的上表面與下表面。
- 如請求項12所述的低溫共燒陶瓷(LTCC)立體封裝結構的中介板,其中,在所述立體線路重佈層內,所述傳導線路的一端可通過一或多個所述連通導體而電性連接至一所述晶片輸入/輸出連接點,且另一端可通過一或多個所述連通導體而電性連接一至所述轉接導線。
- 如請求項11所述的低溫共燒陶瓷(LTCC)立體封裝結構的中介板,其中,還包含在所述空腔設有至少一灌膠孔,所述灌膠孔可貫穿所述立體線路重佈層。
- 一種低溫共燒陶瓷(LTCC)立體封裝結構的載板,其包含至少一陶瓷層、至少一導線層及一基底陶瓷層,個別所述陶瓷層與個別所述導線層彼此之間呈間隔疊層設置,所述基底陶瓷層作為最下面疊層,通過低溫共燒陶瓷工藝將各疊層燒結後形成所述載板;在所述陶瓷層上設有至少一連通導體,所述連通導體係垂直貫穿所述陶瓷層的上表面與下表面,其中一所述陶瓷層作為所述載板的最上面疊 層,於作為最上面疊層的所述陶瓷層的上表面的周緣部位設置複數信號搭接點;在所述導線層上具有至少一沿水平方向設置的傳導線路;在所述基底陶瓷層設有敞露在底表面上的複數外部連接點。
- 如請求項15所述的低溫共燒陶瓷(LTCC)立體封裝結構的載板,其中,在所述載板內,所述傳導線路的一端可通過一或多個所述連通導體而電性連接至一所述信號搭接點,且另一端可通過一或多個所述連通導體而電性連接至一所述外部連接點。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110211200U TWM622250U (zh) | 2021-09-23 | 2021-09-23 | 低溫共燒陶瓷(ltcc)立體封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110211200U TWM622250U (zh) | 2021-09-23 | 2021-09-23 | 低溫共燒陶瓷(ltcc)立體封裝結構 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM622250U true TWM622250U (zh) | 2022-01-11 |
Family
ID=80785737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110211200U TWM622250U (zh) | 2021-09-23 | 2021-09-23 | 低溫共燒陶瓷(ltcc)立體封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM622250U (zh) |
-
2021
- 2021-09-23 TW TW110211200U patent/TWM622250U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10283492B2 (en) | Laminated interposers and packages with embedded trace interconnects | |
CN102543927B (zh) | 嵌埋穿孔中介层的封装基板及其制造方法 | |
JP5042591B2 (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
CN104051354A (zh) | 半导体封装件及其制法 | |
JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
JP5912616B2 (ja) | 半導体装置及びその製造方法 | |
CN107749411B (zh) | 双面SiP的三维封装结构 | |
KR101394203B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
TW544876B (en) | Semiconductor device and process for fabricating the same | |
WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
CN216435891U (zh) | 芯片立体封装结构及其中介板、载板 | |
KR20150011893A (ko) | 적층형 반도체패키지 및 그 제조방법 | |
CN105097760A (zh) | 半导体封装件及其制法与承载结构 | |
EP2880684B1 (en) | Microelectronic assembly | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
CN203774293U (zh) | 一种集成电路的3d封装结构 | |
CN103208471B (zh) | 多芯片封装体 | |
EP4167690A1 (en) | Electronic device with stacked printed circuit boards | |
TWM622250U (zh) | 低溫共燒陶瓷(ltcc)立體封裝結構 | |
CN116646335A (zh) | 一种封装互联结构、制备方法及电子系统 | |
KR20110123036A (ko) | 반도체 패키지 및 그 제조방법 | |
TW202314982A (zh) | 低溫共燒陶瓷(ltcc)立體封裝結構及其製法 | |
US20220149007A1 (en) | Chip packaging structure and method | |
CN216435892U (zh) | 立体封装结构及其中介板 | |
CN203277350U (zh) | 多芯片封装体 |