KR20220013722A - 적층 반도체 칩을 포함하는 반도체 패키지 - Google Patents

적층 반도체 칩을 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20220013722A
KR20220013722A KR1020200093000A KR20200093000A KR20220013722A KR 20220013722 A KR20220013722 A KR 20220013722A KR 1020200093000 A KR1020200093000 A KR 1020200093000A KR 20200093000 A KR20200093000 A KR 20200093000A KR 20220013722 A KR20220013722 A KR 20220013722A
Authority
KR
South Korea
Prior art keywords
sub
substrate
main
signal
pad
Prior art date
Application number
KR1020200093000A
Other languages
English (en)
Other versions
KR102684964B1 (ko
Inventor
엄주일
이승엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200093000A priority Critical patent/KR102684964B1/ko
Priority claimed from KR1020200093000A external-priority patent/KR102684964B1/ko
Priority to CN202110067203.2A priority patent/CN113990828A/zh
Priority to US17/153,353 priority patent/US11742340B2/en
Publication of KR20220013722A publication Critical patent/KR20220013722A/ko
Priority to US18/351,233 priority patent/US20240021596A1/en
Application granted granted Critical
Publication of KR102684964B1 publication Critical patent/KR102684964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지가 제공된다. 본 발명의 일 실시예에 따른 반도체 패키지는, 기판; 상기 기판 상에 배치되고, 상기 기판과 마주하는 활성면에 칩 패드를 구비한 서브 반도체 칩, 상기 서브 반도체 칩의 측면을 둘러싸면서 상기 기판과 마주하는 일면을 갖는 서브 몰딩층, 및 상기 칩 패드와 접속하면서 상기 서브 몰딩층의 상기 일면 상으로 연장하는 재배선 도전층을 포함하는 서브 반도체 패키지 - 여기서, 상기 재배선 도전층은, 상기 서브 몰딩층의 가장자리까지 연장하고 단부에 신호 재배선 패드를 갖는 신호 재배선 도전층, 및 상기 신호 재배선 도전층보다 길이가 짧고 단부에 전원 재배선 패드를 갖는 전원 재배선 도전층을 포함함. - ; 상기 신호 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 신호 서브 인터커넥터; 상기 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 전원 서브 인터커넥터; 및 상기 서브 반도체 패키지 상에 형성되고, 상기 기판과 전기적으로 연결되는 하나 이상의 메인 반도체 칩을 포함할 수 있다.

Description

적층 반도체 칩을 포함하는 반도체 패키지{SEMICONDUCTOR PACKAGE INCLUDING STACKED SEMICONDUCTOR CHIPS}
본 특허 문헌은 반도체 패키지에 관한 것으로, 보다 상세하게는 복수의 반도체 칩이 수직 방향으로 적층되는 반도체 패키지에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 장치의 집적도를 증가시킬 필요가 커지고 있다.
그러나 반도체 집적 기술의 한계로 단일의 반도체 칩만으로는 요구되는 기능을 만족시키기 어려우므로, 복수의 반도체 칩을 하나의 반도체 패키지에 내장하는 형태의 반도체 패키지가 제조되고 있다.
본 발명의 실시예들이 해결하고자 하는 과제는, 서브 반도체 패키지 상에 메인 반도체 칩을 포함하는 메인 칩 스택을 형성함으로써 고용량 및 다기능의 반도체 패키지를 구현하면서, 서브 반도체 패키지로의 전원 공급을 용이하게 하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 패키지는, 기판; 상기 기판 상에 배치되고, 상기 기판과 마주하는 활성면에 칩 패드를 구비한 서브 반도체 칩, 상기 서브 반도체 칩의 측면을 둘러싸면서 상기 기판과 마주하는 일면을 갖는 서브 몰딩층, 및 상기 칩 패드와 접속하면서 상기 서브 몰딩층의 상기 일면 상으로 연장하는 재배선 도전층을 포함하는 서브 반도체 패키지 - 여기서, 상기 재배선 도전층은, 상기 서브 몰딩층의 가장자리까지 연장하고 단부에 신호 재배선 패드를 갖는 신호 재배선 도전층, 및 상기 신호 재배선 도전층보다 길이가 짧고 단부에 전원 재배선 패드를 갖는 전원 재배선 도전층을 포함함. - ; 상기 신호 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 신호 서브 인터커넥터; 상기 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 전원 서브 인터커넥터; 및 상기 서브 반도체 패키지 상에 형성되고, 상기 기판과 전기적으로 연결되는 하나 이상의 메인 반도체 칩을 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 반도체 패키지는, 기판; 상기 기판 상에 배치되고, 상기 기판과 마주하는 활성면에 칩 패드를 구비한 서브 반도체 칩, 상기 서브 반도체 칩의 측면을 둘러싸면서 상기 기판과 마주하는 일면을 갖는 서브 몰딩층, 및 상기 칩 패드와 접속하면서 상기 서브 몰딩층의 일면 상으로 상기 서브 몰딩층의 가장자리까지 연장하는 신호 재배선 도전층 및 전원 재배선 도전층을 포함하는 서브 반도체 패키지; 상기 신호 재배선 도전층의 단부에 형성된 신호 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 신호 서브 인터커넥터; 상기 전원 재배선 도전층의 단부에 형성된 제2 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 제2 전원 서브 인터커넥터; 상기 전원 재배선 도전층의 단부를 제외한 일부에 형성된 일부에 형성된 제1 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 제1 전원 서브 인터커넥터; 및 상기 서브 반도체 패키지 상에 형성되고, 상기 기판 또는 상기 서브 반도체 칩과 전기적으로 연결되는 하나 이상의 메인 반도체 칩을 포함할 수 있다.
본 발명의 실시예들에 의하면, 서브 반도체 패키지 상에 메인 반도체 칩을 포함하는 메인 칩 스택을 형성함으로써 고용량 및 다기능의 반도체 패키지를 구현할 수 있고, 아울러, 서브 반도체 패키지로의 전원 공급을 용이하게 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 서브 반도체 패키지를 위에서 본 평면도이다.
도 2는 도 1의 A1-A1' 선에 따른 단면도이다.
도 3은 도 1의 A2-A2' 선에 따른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 위에서 본 평면도이다.
도 5는 도 4의 반도체 패키지 중 기판의 상면을 보여주는 평면도이다.
도 6 및 도 7은 도 4의 반도체 패키지를 설명하기 위한 단면도이다.
도 8a는 본 발명의 다른 일 실시예에 따른 반도체 패키지의 효과의 일례를 설명하기 위한 도면이다.
도 8b는 비교예의 반도체 패키지의 효과의 일례를 설명하기 위한 도면이다.
도 9는 본 발명의 다른 일 실시예에 따른 서브 반도체 패키지를 보여주는 평면도이다.
도 10은 본 발명의 다른 일 실시예에 따른 서브 반도체 패키지를 위에서 본 평면도이다.
도 11은 도 10의 A3-A3' 선에 따른 단면도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 패키지를 위에서 본 평면도이다.
도 13은 도 12의 반도체 패키지 중 기판의 상면을 보여주는 평면도이다.
도 14는 도 12의 반도체 패키지를 설명하기 위한 단면도이다,
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는, 주된 기능을 수행하는 메인 반도체 칩과, 메인 반도체 칩의 동작에 필요한 다양한 기능을 수행하는 서브 반도체 칩을 포함하는 반도체 패키지일 수 있다. 메인 반도체 칩은, 낸드 플래시 메모리와 같은 비휘발성 메모리를 포함할 수 있고, 이러한 경우, 서브 반도체 칩은, 메모리 컨트롤러를 포함할 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 메인 반도체 칩 및 서브 반도체 칩 각각은 다양한 메모리, 로직 회로 등을 포함할 수 있다. 본 실시예에서, 서브 반도체 칩은 패키징되어 서브 반도체 패키지로 구현될 수 있고, 메인 반도체 칩은 이러한 서브 반도체 패키지 상에 형성될 수 있다.
이하, 본 실시예의 반도체 패키지를 설명하기에 앞서, 이 반도체 패키지에 포함되는 서브 반도체 패키지에 대하여 먼저 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 서브 반도체 패키지를 위에서 본 평면도이고, 도 2는 도 1의 A1-A1' 선에 따른 단면도이고, 도 3은 도 1의 A2-A2' 선에 따른 단면도이다. 도 2 및 도 3은 서브 반도체 칩의 활성면이 위를 향하는 상태를 보여준다.
도 1 내지 도 3을 참조하면, 본 실시예의 서브 반도체 패키지(110)는, 서브 반도체 칩(114), 서브 몰딩층(116), 재배선 구조체(118), 및 서브 인터커넥터(119)를 포함할 수 있다.
서브 반도체 칩(114)은 복수의 서브 칩 패드(115)가 배치되는 활성면(114A), 활성면(114A)과 반대편에 위치하는 비활성면(114B), 활성면(114A)과 비활성면(114B)을 잇는 측면(114C)을 가질 수 있다. 본 실시예에서 서브 반도체 칩(114)은 평면상 사각 형상을 가짐으로써 4개의 측면(114C)을 가질 수 있다. 4개의 측면(114C)은 제1 방향의 양측 및 제2 방향의 양측에 각각 위치할 수 있다.
복수의 서브 칩 패드(115)는 활성면(114A)에서 노출되는 상면을 가지면서 다양한 형태로 배열될 수 있다. 일례로서, 서브 칩 패드(115)는 서브 반도체 칩(114)의 가장자리 전체를 따라 배열될 수 있다. 즉, 서브 칩 패드(115)는 서브 반도체 칩(114)의 제1 방향의 양측 가장자리 및 제2 방향의 양측 가장자리에 배치될 수 있다. 이러한 경우, 상대적으로 작은 평면 면적을 갖는 서브 반도체 칩(114)에 다수의 서브 칩 패드(115)를 형성할 수 있어, 서브 반도체 칩(114)을 통한 다수의 입출력 신호 전달이 가능할 수 있다.
이러한 서브 반도체 칩(114)은 서브 반도체 패키지(110)의 중앙에 위치할 수 있다. 이는, 후술하는 복수의 신호 재배선 도전층(118B-S)의 길이의 편차를 감소시키기 위한 것일 수 있다.
서브 몰딩층(116)은 서브 반도체 칩(114)의 측면(114C)을 둘러싸면서 서브 반도체 칩(114)의 활성면(114A)과 실질적으로 동일한 레벨의 일면(116A)을 가짐으로써 서브 반도체 칩(114)의 활성면(114A) 및 서브 칩 패드(115)를 노출시킬 수 있다. 본 실시예에서 서브 몰딩층(116)은 서브 반도체 칩(114)의 비활성면(114B)을 덮고 있으나, 본 개시가 이에 한정되는 것은 아니다. 다른 실시예에서, 서브 몰딩층(116)의 일면(116A)과 반대편에 위치하는 타면(116B)은 서브 반도체 칩(114)의 비활성면(114B)과 실질적으로 동일한 레벨에 위치할 수도 있다. 서브 몰딩층(116)은 EMC(Epoxy Mold Compound) 등과 같은 다양한 몰딩 물질을 포함할 수 있다.
재배선 구조체(118)는 서브 반도체 칩(114)의 활성면(114A) 및 서브 몰딩층(116)의 일면(116A) 상에 형성될 수 있다. 재배선 구조체(118)는 서브 칩 패드(115)와 전기적으로 접속하면서 서브 몰딩층(116)의 일면(116A) 상으로 연장하는 재배선 도전층(118B)을 포함할 수 있다. 즉, 본 실시예의 서브 반도체 패키지(110)는 팬 아웃 패키지(Fan Out Package)일 수 있다.
보다 구체적으로, 재배선 구조체(118)는 제1 재배선 절연층(118A), 재배선 도전층(118B) 및 제2 재배선 절연층(118C)을 포함할 수 있다.
제1 재배선 절연층(118A)은 서브 반도체 칩(114)의 활성면(114A) 및 서브 몰딩층(116)의 일면(116A)을 덮으면서, 서브 칩 패드(115)를 노출시키는 개구를 가질 수 있다. 재배선 도전층(118B)은 제1 재배선 절연층(118A) 상에 형성되고 제1 재배선 절연층(118A)의 개구를 통하여 서브 칩 패드(115)와 접속할 수 있다. 재배선 도전층(118B)은 신호 재배선 도전층(118B-S)과 전원 재배선 도전층(118B-P)을 포함할 수 있다. 제2 재배선 절연층(118C)은 제1 재배선 절연층(118A) 및 재배선 도전층(118B)을 덮으면서, 신호 재배선 도전층(118B-S)의 단부 및 전원 재배선 도전층(118B-P)의 단부를 노출시키는 개구를 가질 수 있다. 제2 재배선 절연층(118C)의 개구에 의해 노출된 신호 재배선 도전층(118B-S)의 단부를 이하, 신호 재배선 패드(118BP-S)라 하고, 제2 재배선 절연층(118C)의 개구에 의해 노출된 전원 재배선 도전층(118B-P)의 단부를 이하, 전원 재배선 패드(118BP-P)라 하기로 한다. 신호 재배선 도전층(118B-S) 및 신호 재배선 패드(118BP-S)와, 전원 재배선 도전층(118B-P) 및 전원 재배선 패드(118BP-P)는 아래에서 더 상세히 설명하기로 한다. 제1 재배선 절연층(118A) 또는 제2 재배선 절연층(118C)은 산화물, 질화물, 산질화물 등의 절연 물질을 포함할 수 있다. 또는, 제1 재배선 절연층(118A) 또는 제2 재배선 절연층(118C)은 에폭시(epoxy), 폴리이미드(polyimide), PBO(Polybenzoxazole), BCB(Benzocyclobuten), 실리콘 수지(Silicone), 아크릴 수지 (Acrylate) 등의 수지 물질을 포함할 수 있다. 재배선 도전층(118B)은 구리, 구리 합금 등의 금속 물질을 포함할 수 있다.
신호 재배선 도전층(118B-S)은, 서브 반도체 칩(114)과 다른 구성 요소 사이의 신호 전달을 위한 것일 수 있다. 일례로서, 신호 재배선 도전층(118B-S)은, 서브 반도체 칩(114)과 후술할 메인 반도체 칩 사이의 신호 교환, 또는, 서브 반도체 칩(114)과 후술할 기판 사이의 신호 교환을 위한 것일 수 있다. 이하에서는, 서브 반도체 칩(114)과 메인 반도체 칩 사이에 교환되는 신호를 내부 신호(internal signal)라 하고, 서브 반도체 칩(114)과 기판 사이에 교환되는 신호를 외부 신호(outer signal)라 하기로 한다.
신호 재배선 도전층(118B-S)은, 서브 몰딩층(116)의 제1 방향의 양측 가장자리를 향하여 연장할 수 있다. 일례로서, 서브 반도체 칩(114)의 제1 방향의 일측 가장자리 및 제2 방향의 일측 가장자리에 배치된 서브 칩 패드(115)와 접속하는 신호 재배선 도전층(118B-S)은, 서브 몰딩층(116)의 제1 방향의 일측 가장자리를 향하여 연장할 수 있다. 또한, 서브 반도체 칩(114)의 제1 방향의 타측 가장자리 및 제2 방향의 타측 가장자리에 배치된 서브 칩 패드(115)와 접속하는 신호 재배선 도전층(118B-S)은, 서브 몰딩층(116)의 제1 방향의 타측 가장자리를 향하여 연장할 수 있다. 서브 반도체 칩(114)의 제2 방향의 양측 가장자리로부터 연장된 신호 재배선 도전층(118B-S)은, 서브 몰딩층(116)의 제1 방향의 양측 가장자리를 향하여 휘어진 형상을 가질 수 있다. 반면, 서브 반도체 칩(114)의 제1 방향의 양측 가장자리로부터 연장된 신호 재배선 도전층(118B-S)은, 휘어질 필요는 없다. 그러나, 서브 반도체 칩(114)의 제2 방향의 양측 가장자리로부터 연장된 신호 재배선 도전층(118B-S)과 유사한 길이를 갖기 위하여, 서브 반도체 칩(114)의 제1 방향의 양측 가장자리로부터 연장된 신호 재배선 도전층(118B-S)도 휘어진 형상을 갖게 할 수 있다. 결과적으로, 신호 재배선 도전층(118B-S)은 서브 반도체 칩(114)을 중심으로 하는 나선 형상을 가질 수 있다. 이러한 연결 방식을 통해, 신호 재배선 도전층(118B-S)의 길이의 편차를 감소시킬 수 있다.
위와 같은 신호 재배선 도전층(118B-S)의 배열에 따라, 신호 재배선 패드(118BP-S)는 서브 몰딩층(116)의 제1 방향의 양측 가장자리 각각에서, 제2 방향을 따라 배열될 수 있다. 참고로, 신호 재배선 도전층(118B-S)은 서브 칩 패드(115)로부터 연장하면서 상대적으로 좁은 폭을 갖는 라인 형상의 부분과, 라인 형상의 부분 끝에 위치하면서 상대적으로 큰 폭을 갖는 판 형상의 단부를 가질 수 있다. 제2 재배선 절연층(118C)의 개구는 이러한 신호 재배선 도전층(118B-S)의 단부를 노출시키는 것으로서, 단부와 중첩하면서 단부의 평면 면적 이하의 평면 면적을 가질 수 있다.
전원 재배선 도전층(118B-P)은, 후술할 기판으로부터 서브 반도체 칩(114)으로의 전원 공급을 위한 것일 수 있다. 전원 재배선 도전층(118B-P)을 통하여 다양한 레벨의 전원 전압 혹은 접지 전압이 서브 반도체 칩(114)으로 공급될 수 있다.
전원 재배선 도전층(118B-P)은, 서브 칩 패드(115)와 접속하면서 서브 몰딩층(116)의 일면(116A) 상으로 연장하되, 신호 재배선 도전층(118B-S)보다 짧은 길이를 가질 수 있다. 즉, 신호 재배선 도전층(118B-S)과 달리, 전원 재배선 도전층(118B-P)은 서브 몰딩층(116)의 가장자리까지 연장하지 않을 수 있다. 전원 재배선 도전층(118B-P)은, 인접한 신호 재배선 도전층(118B-S)의 일부와 실질적으로 평행할 수 있다. 전원 재배선 도전층(118B-P)과 신호 재배선 도전층(118B-S) 사이의 단락을 방지하기 위함이다.
위와 같은 전원 재배선 도전층(118B-P)의 배열에 따라, 전원 재배선 패드(118BP-P)는 소정 간격을 두고 서브 반도체 칩(114)을 둘러싸도록 배치될 수 있다. 참고로, 전원 재배선 도전층(118B-P)은 서브 칩 패드(115)로부터 연장하면서 상대적으로 좁은 폭을 갖는 라인 형상의 부분과, 라인 형상의 부분 끝에 위치하면서 상대적으로 큰 폭을 갖는 판 형상의 단부를 가질 수 있다. 제2 재배선 절연층(118C)의 개구는 이러한 전원 재배선 도전층(118B-P)의 단부를 노출시키는 것으로서, 단부와 중첩하면서 단부의 평면 면적 이하의 평면 면적을 가질 수 있다.
서브 인터커넥터(119)는 신호 재배선 패드(118BP-S)와 중첩 및 접속하는 신호 서브 인터커넥터(119-S), 및 전원 재배선 패드(118BP-P)와 중첩 및 접속하는 전원 서브 인터커넥터(119-P)를 포함할 수 있다. 신호 재배선 패드(118BP-S)와 신호 서브 인터커넥터(119-S)의 평면상 위치가 실질적으로 동일하고 전원 재배선 패드(118BP-P)와 전원 서브 인터커넥터(119-P)의 평면상 위치가 실질적으로 동일하므로, 도 1의 평면도에는 신호 재배선 패드(118BP-S) 및 신호 서브 인터커넥터(119-S)를 함께 도시하고, 전원 재배선 패드(118BP-P) 및 전원 서브 인터커넥터(119-P)를 함께 도시하였다. 신호 서브 인터커넥터(119-S)는 서브 몰딩층(116)의 제1 방향의 양측 가장자리 각각에서, 제2 방향을 따라 배열될 수 있다. 전원 서브 인터커넥터(119-P)는 소정 간격을 두고 서브 반도체 칩(114)을 둘러싸도록 배열될 수 있다.
서브 인터커넥터(119)는 제2 재배선 절연층(118C)의 개구를 통하여 신호 재배선 패드(118BP-S) 또는 전원 재배선 패드(118BP-P)와 접속하면서, 제2 재배선 절연층(118C)의 표면 위로 돌출될 수 있다. 이러한 서브 인터커넥터(119)는 솔더 볼, 금속 범프 또는 이들의 조합을 포함할 수 있다. 그러나, 본 실시예가 이에 한정되는 것은 아니며, 신호 재배선 패드(118BP-S) 또는 전원 재배선 패드(118BP-P)와 접속하면서 제2 재배선 절연층(118C)의 표면 위로 돌출된 다양한 형태의 전기적 인터커넥터가 서브 인터커넥터(119)로 이용될 수 있다.
한편, 신호 재배선 패드(118BP-S) 및 신호 서브 인터커넥터(119-S)는 전술한 내부 신호 교환을 위한 것과 외부 신호 교환을 위한 것으로 구분될 수 있다. 내부 신호 교환을 위한 신호 재배선 패드(118BP-S) 및 신호 서브 인터커넥터(119-S)를 각각 내부 신호 재배선 패드(118BP-S1) 및 내부 신호 서브 인터커넥터(119-S1)라 하기로 한다. 또한, 외부 신호 교환을 위한 신호 재배선 패드(118BP-S) 및 신호 서브 인터커넥터(119-S)를 각각 외부 신호 재배선 패드(118BP-S2) 및 외부 신호 서브 인터커넥터(119-S2)라 하기로 한다.
이상으로 설명된 서브 반도체 패키지(110)를 포함하는 반도체 패키지에 관하여 아래의 도 4 내지 도 7을 참조하여 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 위에서 본 평면도이다. 도 5는 도 4의 반도체 패키지 중 기판의 상면을 보여주는 평면도이다. 도 6 및 도 7은 도 4의 반도체 패키지를 설명하기 위한 단면도이다. 특히, 도 6은 도 4의 제1 및 제2 메인 칩 스택과 서브 반도체 패키지 사이의 내부 신호 교환을 설명하기 위한 단면도이다. 도 7은 도 4의 서브 반도체 패키지와 기판 사이의 외부 신호 교환, 제1 및 제2 메인 칩 스택과 기판 사이의 전원 전달, 및 서브 반도체 패키지와 기판 사이의 전원 전달을 설명하기 위한 단면도이다.
도 4 내지 도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는, 기판(100), 기판(100) 상에 배치되는 서브 반도체 패키지(110), 및 서브 반도체 패키지(110) 상에 배치되는 제1 메인 칩 스택(120) 및 제2 메인 칩 스택(130)을 포함할 수 있다.
기판(100)은 인쇄 회로 기판(Printed Circuit Board: PCB) 등과 같이 전기적 신호 전달을 위하여 회로 및/또는 배선 구조(미도시됨)를 갖는 반도체 패키지용 기판일 수 있다.
기판(100)은 상면(100A), 상면(100A)의 반대편에 위치하는 하면(100B), 및 상면(100A)과 하면(100B)을 잇는 측면을 가질 수 있다.
기판(100)의 상면(100A) 상에는 서브 반도체 패키지(110), 제1 메인 칩 스택(120), 및 제2 메인 칩 스택(130)이 배치될 수 있다. 특히, 서브 반도체 패키지(110)는 서브 반도체 칩(114)의 활성면(114A), 및 서브 몰딩층(116)의 일면(116A)이 기판(100)의 상면(100A)과 마주보도록, 기판(100) 상에 실장될 수 있다. 즉, 서브 반도체 패키지(110)는 페이스-다운(face-down) 형태로 기판(100) 상에 실장될 수 있다. 그에 따라, 도 4의 평면도에서, 서브 몰딩층(116)의 타면(116B)을 제외하고, 서브 반도체 패키지(110)에 포함되는 세부 구성 요소들은 보이지 않을 수 있다. 그러나, 설명의 편의를 위하여, 도 4에 서브 반도체 패키지(110)의 세부 구성 요소들 중 제1 및 제2 메인 칩 스택(120, 130)에 의하여 덮이지 않는 부분을 점선으로 도시하였다. 아울러, 설명의 편의를 위하여, 기판(100)의 상면(100A)을 보여주는 도 5에 서브 반도체 패키지(110)의 세부 구성 요소들도 점선으로 도시하였다. 참고로, 서브 반도체 패키지(110)가 페이스-다운 형태로 기판(100) 상에 실장되므로, 도 4 및 도 5의 서브 반도체 패키지(110)의 세부 구성 요소들은, 도 1과 비교할 때, 좌우가 반전된 상태로 도시되어 있다. 기판(100)의 하면(100B) 상에는 본 실시예의 반도체 패키지를 외부와 접속시키기 위한 외부 접속 단자(140)가 배치될 수 있다. 참고로, 상면과 하면은, 구성 요소의 여러 면의 상대적인 위치를 나타내기 위한 표현이며, 절대적인 위치를 나타내는 것은 아니다. 예컨대, 본 실시예의 반도체 패키지가 도시된 것과 달리 상하가 뒤바뀌는 경우, 서브 반도체 패키지(110), 제1 메인 칩 스택(120) 및 제2 메인 칩 스택(130)이 배치되는 면이 기판(100)의 하면이 되고, 외부 접속 단자(140)가 배치되는 면이 기판(100)의 상면이 될 수도 있다.
기판(100)의 상면(100A)에는 서브 기판 패드(102S), 제1 메인 기판 패드(102M1), 및 제2 메인 기판 패드(102M2)가 배치될 수 있다. 서브 기판 패드(102S)는 서브 반도체 패키지(110)와 전기적으로 연결되고, 제1 메인 기판 패드(102M1)는 제1 메인 칩 스택(120)과 전기적으로 연결되고, 제2 메인 기판 패드(102M2)는 제2 메인 칩 스택(130)과 전기적으로 연결될 수 있다. 기판(100)의 하면(100B)에는 외부 접속 단자(140)와의 접속을 위한 하면 기판 패드(104)가 배치될 수 있다. 참고로, 기판 패드는, 기판(100)을 다른 구성 요소와 전기적으로 연결시키기 위하여 기판(100)의 표면에 노출되어 있는 전기 전도성 요소 또는 단자를 의미할 수 있다. 이들 기판 패드는 기판(100) 내부의 회로 및/또는 배선 구조에 전기적으로 연결될 수 있다.
서브 기판 패드(102S)는 서브 인터커넥터(119)와 중첩 및 접속할 수 있다. 서브 인터커넥터(119)가 금속 범프를 포함하는 경우, 서브 기판 패드(102S)는 범프 본딩 핑거(bump bonding finger)를 포함할 수 있다.
서브 기판 패드(102S)는, 전원 서브 인터커넥터(119-P)와 접속하는 전원 서브 기판 패드(102S-P), 및 신호 서브 인터커넥터(119-S)와 접속하는 신호 서브 기판 패드(102S-S)를 포함할 수 있다. 나아가, 신호 서브 기판 패드(102S-S)는, 내부 신호 서브 인터커넥터(119-S1)와 접속하는 내부 신호 서브 기판 패드(102S-S1), 및 외부 신호 서브 인터커넥터(119-S2)와 접속하는 외부 신호 서브 기판 패드(102S-S2)를 포함할 수 있다. 전원 서브 기판 패드(102S-P)는 전원 서브 인터커넥터(119-P)와 각각 중첩 및 접속하므로, 기판(100)의 상면(100A)에 서브 반도체 칩(114)을 둘러싸는 위치에 배열될 수 있다. 신호 서브 기판 패드(102S-S)는 신호 서브 인터커넥터(119-S)와 각각 중첩 및 접속하므로, 기판(100)의 상면(100A)에서 서브 몰딩층(116)의 제1 방향의 양측 가장자리 각각과 중첩하는 위치에 배열될 수 있다.
제1 메인 기판 패드(102M1)는 후술할 제1 메인 인터커넥터(127)와 접속하고, 제2 메인 기판 패드(102M2)는 후술할 제2 메인 인터커넥터(137)와 접속할 수 있다. 제1 및 제2 메인 인터커넥터(127, 137)가 본딩 와이어인 경우, 제1 및 제2 메인 기판 패드(102M1, 102M2)는 와이어 본딩 핑거(wire bonding finger)를 포함할 수 있다. 제1 메인 기판 패드(102M1)는 기판(100)의 제1 방향의 일측 가장자리에 제2 방향을 따라 배열될 수 있다. 제2 메인 기판 패드(102M2)는 기판(100)의 제1 방향의 타측 가장자리에 제2 방향을 따라 배열될 수 있다. 제1 메인 기판 패드(102M1) 및 제2 메인 기판 패드(102M2)는 서브 반도체 패키지(110)에 의해 덮이지 않고 노출된 상태일 수 있다. 이를 위하여, 서브 반도체 패키지(110)는 제1 방향에서 기판(100)의 상면(100A)보다 작은 폭을 가지면서 상대적으로 중앙에 배치될 수 있다. 나아가, 제1 메인 기판 패드(102M1) 및 제2 메인 기판 패드(102M2)는 제1 및 제2 메인 칩 스택(120, 130)에 의하여도 덮이지 않고 노출된 상태일 수 있다.
제1 메인 기판 패드(102M1)는 서브 반도체 패키지(110)와 제1 메인 칩 스택(120) 사이의 내부 신호 교환을 위한 제1 신호 메인 기판 패드(102M1-S), 및 제1 메인 칩 스택(120)으로의 전원 공급을 위한 제1 전원 메인 기판 패드(102M1-P)를 포함할 수 있다. 이때, 제1 신호 메인 기판 패드(102M1-S)와 서브 몰딩층(116)의 일측 가장자리와 중첩하는 내부 신호 서브 기판 패드(102S-S1)는 기판(100) 내에 형성된 연결 라인(CL)에 의하여 전기적으로 연결될 수 있다. 연결 라인(CL)은 제1 메인 칩 스택(120)이 전기적으로 연결되는 제1 신호 메인 기판 패드(102M1-S)와 서브 반도체 패키지(110)가 전기적으로 연결되는 내부 신호 서브 기판 패드(102S-S1)를 서로 연결시킴으로써, 제1 메인 칩 스택(120)과 서브 반도체 패키지(110) 사이의 전기적 연결을 가능하게 할 수 있다. 연결 라인(CL)은, 단면 상에서 제1 신호 메인 기판 패드(102M1-S) 및 내부 신호 서브 기판 패드(102S-S1)와 동일한 레벨에 위치하면서, 평면 상에서 이들 사이에서 최단 거리를 갖도록 직선 형상을 가질 수 있다. 이는 제1 신호 메인 기판 패드(102M1-S)와 내부 신호 서브 기판 패드(102S-S1) 사이의 내부 신호 전달 경로를 최단거리로 형성하기 위함이다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제1 신호 메인 기판 패드(102M1-S)와 내부 신호 서브 기판 패드(102S-S1)가 기판(100) 내에서 서로 연결되기만 하면 연결 라인(CL)의 위치 및 형상은 다양하게 변형될 수 있다.
제2 메인 기판 패드(102M2)는 서브 반도체 패키지(110)와 제2 메인 칩 스택(130) 사이의 내부 신호 교환을 위한 제2 신호 메인 기판 패드(102M2-S), 및 제2 메인 칩 스택(130)으로의 전원 공급을 위한 제2 전원 메인 기판 패드(102M2-P)를 포함할 수 있다. 이때, 제2 신호 메인 기판 패드(102M2-S)와 서브 몰딩층(116)의 타측 가장자리와 중첩하는 내부 신호 서브 기판 패드(102S-S1)는 기판(100) 내에 형성된 연결 라인(CL)에 의하여 전기적으로 연결될 수 있다. 연결 라인(CL)은 제2 메인 칩 스택(130)이 전기적으로 연결되는 제2 신호 메인 기판 패드(102M2-S)와 서브 반도체 패키지(110)가 전기적으로 연결되는 내부 신호 서브 기판 패드(102S-S1)를 서로 연결시킴으로써, 제2 메인 칩 스택(130)과 서브 반도체 패키지(110) 사이의 전기적 연결을 가능하게 할 수 있다. 연결 라인(CL)은, 단면 상에서 제2 신호 메인 기판 패드(102M2-S) 및 내부 신호 서브 기판 패드(102S-S1)와 동일한 레벨에 위치하면서, 평면 상에서 이들 사이에서 최단 거리를 갖도록 직선 형상을 가질 수 있다. 이는 제2 신호 메인 기판 패드(102M2-S)와 내부 신호 서브 기판 패드(102S-S1) 사이의 내부 신호 전달 경로를 최단거리로 형성하기 위함이다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제2 신호 메인 기판 패드(102M2-S)와 내부 신호 서브 기판 패드(102S-S1)가 기판(100) 내에서 서로 연결되기만 하면 연결 라인(CL)의 위치 및 형상은 다양하게 변형될 수 있다.
하면 기판 패드(104)는, 외부 접속 단자(140)와 접속할 수 있다. 외부 접속 단자(140)가 솔더 볼을 포함하는 경우, 하면 기판 패드(104)는 볼 랜드(ball land)를 포함할 수 있다.
서브 반도체 패키지(110)의 세부 구성에 대하여는 이미 설명하였으므로, 상세 설명은 생략하기로 한다. 이러한 서브 반도체 패키지(110)는 서브 인터커넥터(119)를 통하여 기판(100)과 전기적으로 연결될 수 있다. 특히, 도 5 및 도 7을 참조하면, 전원 서브 인터커넥터(119-P)는 전원 서브 기판 패드(102S-P)와 접속할 수 있다. 이로써, 서브 반도체 칩(114), 전원 재배선 도전층(118B-P), 전원 서브 인터커넥터(119-P), 및 전원 서브 기판 패드(102S-P)를 경유하는 전기적 경로 즉, 전원 공급 경로가 형성될 수 있다. 이때, 전원 서브 인터커넥터(119-P)와 접속하는 전원 재배선 도전층(118B-P)은 신호 재배선 도전층(118B-S)에 비하여 상대적으로 짧은 길이를 가지므로, 전원 공급 경로의 길이가 감소할 수 있다. 도시하지는 않았지만, 전원 서브 기판 패드(102S-P)는 기판(100) 내부의 회로 및/또는 배선 구조를 통하여 외부 접속 단자(140)와 전기적으로 연결됨으로써, 외부 구성 요소(미도시됨)와의 연결이 가능하고 그에 따라 외부 구성 요소로부터 전원을 공급받을 수 있다. 또한, 도 5 및 도 7을 참조하면, 외부 신호 서브 인터커넥터(119-S2)가 외부 신호 서브 기판 패드(102S-S2)와 접속할 수 있다. 이로써, 서브 반도체 칩(114), 신호 재배선 도전층(118B-S), 외부 신호 서브 인터커넥터(119-S2), 및 외부 신호 서브 기판 패드(102S-S2)를 경유하는 전기적 경로, 즉, 외부 신호 전달 경로가 형성될 수 있다. 도시하지는 않았지만, 외부 신호 서브 기판 패드(102S-S2)는 기판(100) 내부의 회로 및/또는 배선 구조를 통하여 외부 접속 단자(140)와 전기적으로 연결됨으로써, 외부 구성 요소(미도시됨)와의 연결이 가능하고 그에 따라 외부 구성 요소와 신호를 교환할 수 있다. 또한, 도 5 및 6을 참조하면, 내부 신호 서브 인터커넥터(119-S1)가 내부 신호 서브 기판 패드(102S-S1)와 접속할 수 있다. 후술하겠지만, 내부 신호 서브 기판 패드(102S-S1)는 연결 라인(CL)을 통하여 제1 신호 메인 기판 패드(102M1-S) 및 제2 신호 메인 기판 패드(102M2-S)와 연결되고, 결과적으로, 제1 및 제2 메인 반도체 칩(120, 130) 각각과 서브 반도체 칩(114) 사이의 연결이 가능할 수 있다. 이에 대하여는, 제1 및 제2 메인 칩 스택(120, 130)을 설명하면서 함께 설명하기로 한다. 전원 재배선 도전층(118B-P), 전원 서브 인터커넥터(119-P), 및 기판(100)의 전원 서브 기판 패드(102S-P)를 경유하는 전원 공급 경로는, 신호 재배선 도전층(118B-S), 신호 서브 인터커넥터(119-S), 및 기판(100)의 신호 서브 기판 패드(102S-S)를 경유하는 신호 전달 경로보다 짧을 수 있다.
제1 메인 칩 스택(120)은 서브 반도체 패키지(110) 상에 형성되면서 기판(100)의 상면에 대해 수직 방향으로 적층된 복수의 제1 메인 반도체 칩(124)을 포함할 수 있다. 본 실시예에서는 제1 메인 칩 스택(120)이 4개의 제1 메인 반도체 칩(124)을 포함하는 경우를 나타내었으나, 본 개시가 이에 한정되는 것은 아니며, 제1 메인 칩 스택(120)에 포함되는 제1 메인 반도체 칩(124)의 개수는 다양하게 변형될 수 있다. 제1 메인 반도체 칩(124)의 개수는 1개일 수도 있다.
여기서, 제1 메인 반도체 칩(124)은 제1 방향에서 타측을 향하는 방향 예컨대, 도 4의 하측, 및 도 6 및 도 7의 우측을 향하는 방향으로 일정한 오프셋(offset)을 가지고 적층될 수 있다. 이로써, 전체적으로 계단 형상을 갖는 제1 메인 칩 스택(120)이 형성될 수 있다. 제1 메인 반도체 칩(124)의 오프셋 적층 방향을 제1 오프셋 방향이라 할 수 있다. 이와 같은 오프셋 적층에 따라, 제1 메인 반도체 칩(124) 중 최상부의 제1 메인 반도체 칩(124)을 제외한 나머지 제1 메인 반도체 칩(124) 각각의 상면의 일측 가장자리 예컨대, 도 4의 상측 가장자리, 및 도 6 및 도 7의 좌측 가장자리는, 자신의 바로 위에 위치하는 제1 메인 반도체 칩(124)에 의해 덮이지 않고 노출될 수 있다. 최상부의 제1 메인 반도체 칩(124)은, 후술할 제2 메인 칩 스택(130)의 최하부의 제2 메인 반도체 칩(134)에 의해 상면의 일측 가장자리가 덮이지 않고 노출될 수 있다. 제1 칩 패드(125)는 이러한 제1 메인 반도체 칩(124)의 노출된 부분에 배치될 수 있다. 복수의 제1 칩 패드(125)는 제1 메인 반도체 칩(124) 상면의 일측 가장자리에서 제2 방향을 따라 일렬로 배열될 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제1 메인 반도체 칩(124) 상면의 일측 가장자리에서 제1 칩 패드(125)의 개수 및 배열은 다양하게 변형될 수 있다. 참고로, 도 1의 평면도에서 제1 메인 칩 스택(120) 중 제2 메인 칩 스택(130)에 의하여 가려진 부분은 도시되지 않았으므로, 제1 메인 칩 스택(120)의 일부 예컨대, 최하부의 제1 메인 반도체 칩(124)의 일측 가장자리 부분만이 도시되었다.
제1 메인 반도체 칩(124) 각각은 제1 접착층(122)에 의하여 서브 반도체 패키지(110) 또는 자신의 바로 아래에 위치하는 제1 메인 반도체 칩(124)에 부착될 수 있다. 제1 접착층(122)은 제1 메인 반도체 칩(124) 각각의 하면 상에 형성되어 하면과 중첩하는 형상을 가질 수 있다.
제1 메인 칩 스택(120) 또는 제1 메인 반도체 칩(124)은 서브 반도체 패키지(110)보다 작은 평면 면적을 가질 수 있고, 서브 반도체 칩(114)보다 큰 평면 면적을 가질 수 있다. 또한, 제1 메인 칩 스택(120)은 적어도 기판(100)의 제1 방향의 양측 가장자리에 배치된 제1 및 제2 메인 기판 패드(102M1, 102M2)를 노출시키도록 배치될 수 있다.
제1 메인 칩 스택(120)은 제1 메인 인터커넥터(127)를 통하여 기판(100) 및 서브 반도체 패키지(110)와 전기적으로 연결될 수 있다. 본 실시예에서, 제1 메인 칩 스택(120)은 기판(100)과 전기적으로 연결되어 기판(100)으로부터 제1 메인 칩 스택(120)의 동작에 필요한 전원을 전달받을 수 있고, 서브 반도체 패키지(110)와 전기적으로 연결되어 서브 반도체 칩(114)과 내부 신호를 교환할 수 있다. 제1 메인 인터커넥터(127) 중 제1 메인 칩 스택(120)과 기판(100)을 연결시키는 인터커넥터를 제1 전원 메인 인터커넥터(127P)라 하고, 제1 메인 칩 스택(120)과 서브 반도체 패키지(110)를 연결시키는 인터커넥터를 제1 신호 메인 인터커넥터(127S)라 하기로 한다.
특히, 도 4 및 도 6을 참조하면, 제1 신호 메인 인터커넥터(127S)는 수직 방향에서 인접한 제1 칩 패드(125)를 서로 접속시키면서, 최하부의 제1 메인 반도체 칩(124)의 제1 칩 패드(125)와 제1 신호 메인 기판 패드(102M1-S)를 접속시킬 수 있다. 이로써, 제1 메인 반도체 칩(124)이 서로 전기적으로 연결되면서, 제1 메인 칩 스택(120)이 기판(100)을 통하여 서브 반도체 패키지(110)와 전기적으로 연결될 수 있다. 보다 구체적으로, 제1 메인 칩 스택(120), 제1 신호 메인 인터커넥터(127S), 제1 신호 메인 기판 패드(102M1-S), 연결 라인(CL), 내부 신호 서브 기판 패드(102S-S1), 내부 신호 서브 인터커넥터(119-S1), 신호 재배선 도전층(118B-S), 및 서브 반도체 칩(114)을 경유하는 전기적 경로 즉, 신호 전달 경로가 형성될 수 있다.
또한, 특히, 도 4 및 도 7을 참조하면, 제1 전원 메인 인터커넥터(127P)는 수직 방향에서 인접한 제1 칩 패드(125)를 서로 접속시키면서, 최하부의 제1 메인 반도체 칩(124)의 제1 칩 패드(125)와 기판(100)의 제1 전원 메인 기판 패드(102M1-P)를 접속시킬 수 있다. 이로써, 제1 메인 반도체 칩(124)이 서로 전기적으로 연결되면서, 제1 메인 칩 스택(120)이 기판(100)과 전기적으로 연결될 수 있다. 보다 구체적으로, 제1 메인 칩 스택(120), 제1 전원 메인 인터커넥터(127P), 및 제1 전원 메인 기판 패드(102M1-P)를 경유하는 전기적 경로, 즉, 전원 공급 경로가 형성될 수 있다.
이러한 제1 메인 인터커넥터(127)는 본딩 와이어일 수 있다. 그러나, 본 실시예가 이에 한정되는 것은 아니며 다양한 형태의 전기적 인터커넥터가 제1 메인 인터커넥터(127)로 이용될 수 있다.
제2 메인 칩 스택(130)은 제1 메인 칩 스택(120) 상에 형성되면서 수직 방향으로 적층된 복수의 제2 메인 반도체 칩(134)을 포함할 수 있다. 본 실시예에서는 제2 메인 칩 스택(130)이 4개의 제2 메인 반도체 칩(134)을 포함하는 경우를 나타내었으나, 본 개시가 이에 한정되는 것은 아니며, 제2 메인 칩 스택(130)에 포함되는 제2 메인 반도체 칩(134)의 개수는 다양하게 변형될 수 있다. 제2 메인 반도체 칩(134)의 개수는 1개일 수도 있다. 또한, 본 실시예에서 제2 메인 칩 스택(130)에 포함되는 제2 메인 반도체 칩(134)의 개수는 제1 메인 칩 스택(120)에 포함되는 제1 메인 반도체 칩(124)의 개수와 동일하나, 이들 개수가 서로 상이할 수도 있다.
제2 메인 반도체 칩(134)은 제1 방향에서 일측을 향하는 방향 예컨대, 도 4의 상측, 및 도 6 및 도 7의 좌측을 향하는 방향으로 일정한 오프셋을 가지고 적층될 수 있다. 이로써, 전체적으로 계단 형상을 갖는 제2 메인 칩 스택(130)이 형성될 수 있다. 제2 메인 반도체 칩(134)의 오프셋 적층 방향을 제2 오프셋 방향이라 할 수 있다. 제2 오프셋 방향은 제1 오프셋 방향과 반대일 수 있다. 이와 같은 오프셋 적층에 따라, 제2 메인 반도체 칩(134) 중 최상부의 제2 메인 반도체 칩(134)을 제외한 나머지 제2 메인 반도체 칩(134) 각각의 상면의 타측 가장자리 예컨대, 도 4의 하측 가장자리, 및 도 6 및 도 7의 우측 가장자리는, 자신의 바로 위에 위치하는 제2 메인 반도체 칩(134)에 의해 덮이지 않고 노출될 수 있다. 최상부의 제2 메인 반도체 칩(134)은 전면이 노출된 상태일 수 있다. 제2 칩 패드(135)는 최상부의 제2 메인 반도체 칩(134)을 제외한 나머지 제2 메인 반도체 칩(134)의 노출된 부분에 배치될 수 있고, 최상부의 제2 메인 반도체 칩(134)의 제2 칩 패드(135)도 나머지 제2 메인 반도체 칩(134)의 제2 칩 패드(135)와 동일한 위치에 배치될 수 있다. 복수의 제2 칩 패드(135)는 제2 메인 반도체 칩(134) 상면의 타측 가장자리에서 제2 방향을 따라 일렬로 배열될 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제2 메인 반도체 칩(134) 상면의 타측 가장자리에서 제2 칩 패드(135)의 개수 및 배열은 다양하게 변형될 수 있다.
제2 메인 반도체 칩(134)이 제1 메인 반도체 칩(124)과 동일한 반도체 칩인 경우, 제1 메인 반도체 칩(124)이 수직 방향의 일축을 중심으로 180도 회전된 상태가 제2 메인 반도체 칩(134)에 해당할 수 있다.
제2 메인 반도체 칩(134) 각각은 제2 접착층(132)에 의하여 자신의 바로 아래에 위치하는 제2 메인 반도체 칩(134) 또는 제1 메인 칩 스택(120)의 최상부의 제1 메인 반도체 칩(124)에 부착될 수 있다. 제2 접착층(132)은 제2 메인 반도체 칩(134) 각각의 하면 상에 형성되어 하면과 중첩하는 형상을 가질 수 있다.
제2 메인 칩 스택(130) 또는 제2 메인 반도체 칩(134)은 서브 반도체 패키지(110)보다 작은 평면 면적을 가질 수 있고, 서브 반도체 칩(114)보다 큰 평면 면적을 가질 수 있다. 또한, 제2 메인 칩 스택(130)은 적어도 기판(100)의 제1 방향의 양측 가장자리에 배치된 제1 및 제2 메인 기판 패드(102M1, 102M2)를 노출시키도록 배치될 수 있다.
제2 메인 칩 스택(130)은 제2 메인 인터커넥터(137)를 통하여 기판(100) 및 서브 반도체 패키지(110)와 전기적으로 연결될 수 있다. 본 실시예에서, 제2 메인 칩 스택(130)은 기판(100)과 전기적으로 연결되어 기판(100)으로부터 제2 메인 칩 스택(130)의 동작에 필요한 전원을 전달받을 수 있고, 서브 반도체 패키지(110)와 전기적으로 연결되어 서브 반도체 칩(114)과 내부 신호를 교환할 수 있다. 제2 메인 인터커넥터(137) 중 제2 메인 칩 스택(130)과 기판(100)을 연결시키는 인터커넥터를 제2 전원 메인 인터커넥터(137P)라 하고, 제2 메인 칩 스택(130)과 서브 반도체 패키지(110)를 연결시키는 인터커넥터를 제2 신호 메인 인터커넥터(137S)라 하기로 한다.
특히, 도 4 및 도 6을 참조하면, 제2 신호 메인 인터커넥터(137S)는 수직 방향에서 인접한 제2 칩 패드(135)를 서로 접속시키면서, 최하부의 제2 메인 반도체 칩(134)의 제2 칩 패드(135)와 제2 신호 메인 기판 패드(102M2-S)를 접속시킬 수 있다. 이로써, 제2 메인 반도체 칩(134)이 서로 전기적으로 연결되면서, 제2 메인 칩 스택(130)이 기판(100)을 통하여 서브 반도체 패키지(110)와 전기적으로 연결될 수 있다. 보다 구체적으로, 제2 메인 칩 스택(130), 제2 신호 메인 인터커넥터(137S), 제2 신호 메인 기판 패드(102M2-S), 연결 라인(CL), 내부 신호 서브 기판 패드(102S-S1), 내부 신호 서브 인터커넥터(119-S1), 신호 재배선 도전층(118B-S), 및 서브 반도체 칩(114)을 경유하는 전기적 경로 즉, 신호 전달 경로가 형성될 수 있다.
또한, 특히, 도 4 및 도 7을 참조하면, 제2 전원 메인 인터커넥터(137P)는 수직 방향에서 인접한 제2 칩 패드(135)를 서로 접속시키면서, 최하부의 제2 메인 반도체 칩(134)의 제2 칩 패드(135)와 기판(100)의 제2 전원 메인 기판 패드(102M2-P)를 접속시킬 수 있다. 이로써, 제2 메인 반도체 칩(134)이 서로 전기적으로 연결되면서, 제2 메인 칩 스택(130)이 기판(100)과 전기적으로 연결될 수 있다. 보다 구체적으로, 제2 메인 칩 스택(130), 제2 전원 메인 인터커넥터(137P), 및 제2 전원 메인 기판 패드(102M2-P)를 경유하는 전기적 경로, 즉, 전원 공급 경로가 형성될 수 있다.
이러한 제2 메인 인터커넥터(137)는 본딩 와이어일 수 있다. 그러나, 본 실시예가 이에 한정되는 것은 아니며 다양한 형태의 전기적 인터커넥터가 제2 메인 인터커넥터(137)로 이용될 수 있다.
참고로, 도 4 및 도 5의 평면도에서 제1 메인 인터커넥터(127) 및 제2 메인 인터커넥터(137)는 설명의 편의상 서로 다른 점선으로 도시되었다. 그러나, 이러한 점선이 제1 및 제2 메인 인터커넥터(127, 137)의 실제 형상을 반영하는 것이 아님은 물론이다.
이상으로 설명한 서브 반도체 패키지(110), 제1 메인 칩 스택(120) 및 제2 메인 칩 스택(130)은 기판(100) 상에 형성되는 몰딩층(150)에 의하여 덮일 수 있다. 몰딩층(150)은 EMC 등의 다양한 몰딩 물질을 포함할 수 있다.
전술한 외부 접속 단자(140)는 솔더 볼을 포함할 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 범프 등 다양한 전도성 단자가 외부 접속 단자(140)로 이용될 수 있다.
본 실시예의 반도체 패키지에서 제1 메인 칩 스택(120)은 제1 메인 인터커넥터(127)를 통하여 기판(100) 및 서브 반도체 패키지(110)와 접속하면서 단일한 반도체 칩 그룹으로 인식될 수 있다. 또한, 제2 메인 칩 스택(130)은 제2 메인 인터커넥터(137)를 통하여 기판(100) 및 서브 반도체 패키지(110)와 접속하면서 제1 메인 칩 스택(120)과 상이한 단일한 반도체 칩 그룹으로 인식될 수 있다. 서브 반도체 칩(114)은 재배선 구조체(118), 및 서브 인터커넥터(119)를 통하여 기판(100)과 접속할 수 있다.
이상으로 설명한 반도체 패키지에 의하면 아래와 같은 장점이 획득될 수 있다.
우선, 서브 반도체 칩(114)의 전체 가장자리를 따라 서브 칩 패드(115)를 배치함으로써, 서브 반도체 칩(114)의 크기에 비하여 상대적으로 많은 개수의 서브 칩 패드(115) 배치를 가능하게 할 수 있다. 아울러, 서브 칩 패드(115)를 팬 아웃 기술을 이용하여 재배치함으로써 서브 칩 패드(115)의 배치가 용이할 수 있다.
또한, 팬 아웃 기술을 이용하여 서브 칩 패드(115) 중 일부를 내부 신호 재배선 패드(118BP-S1)로 재배치하고, 내부 신호 재배선 패드(118BP-S1)와 제1 및 제2 신호 메인 기판 패드(102M1-S, 102M2-S)를 내부 신호 서브 인터커넥터(119-S1), 내부 신호 서브 기판 패드(102S-S1), 및 기판(100) 내의 연결 라인(CL)을 통하여 연결시킴으로써, 서브 반도체 칩(114)과 제1 및 제2 메인 칩 스택(120, 130) 사이의 신호 전달 거리를 감소시킬 수 있다.
또한, 팬 아웃 기술을 이용하여 제1 및 제2 메인 칩 스택(120, 130)의 아래에 이들보다 큰 서브 반도체 패키지(110)를 배치하므로, 구조적 관점에서 제1 및 제2 메인 칩 스택(120, 130)을 안정적으로 형성할 수 있다. 서브 반도체 칩(114) 위에 제1 및 제2 메인 칩 스택(120, 130)이 형성되는 구조에서, 서브 반도체 칩(114)이 제1 및 제2 메인 반도체 칩(124, 134)보다 작으면, 제1 및 제2 메인 칩 스택(120, 130)이 기울어지는 등의 문제가 발생할 수 있다. 팬 아웃 기술을 이용하여 서브 반도체 칩(114)의 면적을 사실상 증가시킴으로써, 이러한 문제는 발생하지 않을 수 있다.
또한, 신호 재배선 도전층(118B-S)의 형상 및/또는 배열을 조절하여 각각의 신호 재배선 도전층(118B-S)이 유사한 길이를 갖게 함으로써, 반도체 패키지의 동작 특성을 확보할 수 있다. 예컨대, 제1 메인 칩 스택(120)에서 서브 반도체 패키지(110)까지 연결되는 제1 채널과 제2 메인 칩 스택(130)에서 서브 반도체 패키지(110)까지 연결되는 제2 채널이 존재한다고 할 때, 제1 채널의 경로와 제2 채널의 경로가 유사한 길이를 가질 수 있으므로, 채널 별로 신호 전달 속도가 달라지는 것을 최대한 방지할 수 있다.
나아가, 전원 재배선 도전층(118B-P)의 길이는 신호 재배선 도전층(118B-S)보다 짧게 하고, 전원 서브 인터커넥터(119-P)를 통하여 전원 재배선 도전층(118B-P)과 기판(100)을 접속시킴으로써, 서브 반도체 칩(114)으로의 전원 공급을 용이하게 할 수 있다. 이러한 경우, 기판(100)에서 서브 반도체 칩(114)으로의 전원 공급 경로의 길이가 짧아져서 전원 공급 경로의 임피던스가 감소하기 때문이다. 이에 대하여는, 도 8a 및 도 8b를 참조하여 더 설명하기로 한다.
도 8a는 본 발명의 다른 일 실시예에 따른 반도체 패키지의 효과의 일례를 설명하기 위한 도면이고, 도 8b는 비교예의 반도체 패키지의 효과의 일례를 설명하기 위한 도면이다. 도 8b는 본 실시예와 달리, 전원 재배선 도전층이 신호 재배선 도전층과 유사하게 서브 몰딩층의 가장자리까지 연장하는 긴 길이를 갖고, 전원 재배선 도전층의 단부에서 전원 서브 인터커넥터를 통하여 기판과 연결되는 경우를 나타내고 있다.
도 8a를 참조하면, 길이가 짧은 전원 재배선 도전층(118B-P), 전원 재배선 도전층(118B-P)의 아래에서 전원 재배선 도전층(118B-P)과 접속하는 전원 서브 인터커넥터(119), 기판(100), 및 전원 공급을 위한 외부 접속 단자(140)를 경유하는 상대적으로 짧은 전류 경로(점선 화살표 참조)가 형성될 수 있다.
반면, 도 8b를 참조하면, 길이가 긴 전원 재배선 도전층(118B-P'), 전원 재배선 도전층(118B-P') 아래에서 전원 재배선 도전층(118B-P')의 단부와 접속하는 전원 서브 인터커넥터(119-P'), 기판(100'), 및 전원 공급을 위한 외부 접속 단자(140')를 경유하는 상대적으로 긴 전류 경로(점선 화살표)가 형성될 수 있다.
다시 말해, 기판(100')의 전원 공급을 위한 외부 접속 단자(140')의 위치와 무관하게, 전원 공급 경로가 서브 몰딩층의 가장자리까지 연장된 길이가 긴 전원 재배선 도전층(118B-P')을 경유하기 때문에, 도 8a의 실시예에 비하여 상대적으로 긴 전원 공급 경로가 형성될 수밖에 없다.
결과적으로, 도 8a와 같이 본 실시예에 의하는 경우, 짧은 전류 경로 형성이 가능하여 전원 공급 경로의 임피던스가 감소하고, 결과적으로 전원 공급이 용이하게 수행될 수 있다.
한편, 전술한 실시예에서는, 재배선 도전층(118B) 전부가 서브 반도체 칩(114)의 바깥을 향하여 연장하였다. 그러나, 재배선 도전층(118B) 중 전원 재배선 도전층(118B-P)은 상대적으로 짧은 길이를 갖기 때문에, 서브 반도체 칩(114)의 안쪽을 향하여 연장하여도 무방하다. 이에 대하여는, 이하의 도 9를 참조하여 예시적으로 설명하기로 한다.
도 9는 본 발명의 다른 일 실시예에 따른 서브 반도체 패키지를 보여주는 평면도이다. 도 9는 서브 반도체 칩의 활성면이 보여지도록 도시된 것이다. 전술한 실시예와 실질적으로 동일한 부분에 대하여는, 그 상세한 설명을 생략하기로 한다.
도 9를 참조하면, 본 실시예의 서브 반도체 패키지(210)는, 서브 반도체 칩(214), 서브 몰딩층(216), 재배선 도전층(218B), 및 서브 인터커넥터(219)를 포함할 수 있다.
서브 반도체 칩(214)의 활성면(214A)에는 복수의 서브 칩 패드(215)가 배치될 수 있다.
서브 몰딩층(216)은 서브 반도체 칩(214)의 측면을 둘러싸면서 서브 반도체 칩(214)의 활성면(214A) 실질적으로 동일한 레벨의 일면(216A)을 가짐으로써 서브 반도체 칩(214)의 활성면(214A) 및 서브 칩 패드(215)를 노출시킬 수 있다.
재배선 도전층(218B)은 신호 재배선 도전층(218B-S) 및 전원 재배선 도전층(218B-P)을 포함할 수 있다.
신호 재배선 도전층(218B-S)은 서브 칩 패드(215)와 접속하면서 서브 반도체 칩(214)의 바깥을 향하여 연장할 수 있다. 신호 재배선 도전층(218B-S)은 서브 몰딩층(216)의 제1 방향의 양측 가장자리까지 연장할 수 있고, 그에 따라 신호 재배선 패드(218BP-S)가 서브 몰딩층의 제1 방향의 양측 가장자리에 제2 방향을 따라 연장할 수 있다. 신호 재배선 패드(218BP-S)는 내부 신호 재배선 패드(218BP-S1) 및 외부 신호 재배선 패드(218BP-S2)를 포함할 수 있다.
반면, 전원 재배선 도전층(218B-P)은 서브 칩 패드(215)와 접속하면서 서브 반도체 칩(214)의 안쪽을 향하여 연장할 수 있다. 전원 재배선 도전층(218B-P)은 짧은 길이를 갖기 때문에, 복수의 전원 재배선 도전층(218B-P)은 서브 반도체 칩(214)과 중첩하면서 서로 단락되지 않도록 엇갈려 배치될 수 있다. 도시하지는 않았지만, 전원 재배선 도전층(218B-P)과 반도체 칩(214)의 사이에는 제1 재배선 절연층이 개재되므로, 서브 칩 패드(215)을 통하여 접속하는 것을 제외하고는, 전원 재배선 도전층(218B-P)과 반도체 칩(214)은 서로 분리 및 절연될 수 있다.
위와 같은 전원 재배선 도전층(218B-P)의 배열에 따라, 전원 재배선 패드(218BP-P)는 서브 반도체 칩(214)과 중첩하는 영역에서 서로 이격하여 배열될 수 있다.
신호 재배선 패드(218BP-S)에는 신호 서브 인터커넥터(219-S)가 접속될 수 있다. 특히, 내부 신호 재배선 패드(218BP-S1)에는 내부 신호 서브 인터커넥터(219-S1)가 접속되고, 외부 신호 재배선 패드(218BP-S2)에는 외부 신호 서브 인터커넥터(219-S2)가 접속될 수 있다. 전원 재배선 패드(218BP-P)에는 전원 서브 인터커넥터(219-P)가 접속될 수 있다. 즉, 전원 서브 인터커넥터(219-P)도 서브 반도체 칩(214)과 중첩할 수 있다.
본 실시예에 의하는 경우, 전술한 실시예의 효과를 모두 확보할 수 있다. 나아가, 신호 재배선 도전층(218B-S)과 전원 재배선 도전층(218B-P) 사이의 단락이 원천적으로 방지될 수 있다.
한편, 전술한 실시예들에서는 전원 재배선 도전층(118B-P, 218B-P)이 신호 재배선 도전층(118B-S, 218B-S)보다 길이가 짧은 경우에 대하여 설명하였다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 전원 재배선 도전층이 신호 재배선 도전층과 동일 또는 유사한 길이를 가질 수 있다. 이 경우에도, 전원 재배선 도전층의 일부 지점과 접속하는 전원 서브 인터커넥터를 이용함으로써, 서브 반도체 칩으로의 전원 공급 경로를 단축시킬 수 있다. 이에 대하여는, 도 10 내지 도 14를 참조하여 예시적으로 설명하기로 한다.
도 10은 본 발명의 다른 일 실시예에 따른 서브 반도체 패키지를 위에서 본 평면도이고, 도 11은 도 10의 A3-A3' 선에 따른 단면도이다. 도 10 및 도 11은 서브 반도체 칩의 활성면이 위를 향하는 상태를 보여준다. 도 12는 본 발명의 일 실시예에 따른 반도체 패키지를 위에서 본 평면도이다. 도 13은 도 12의 반도체 패키지 중 기판의 상면을 보여주는 평면도이다. 도 14는 도 12의 반도체 패키지를 설명하기 위한 단면도이다. 특히, 도 14의 서브 반도체 패키지 부분은, 도 13의 A4-A4' 선에 따른 단면을 나타내고, 도 14의 나머지 부분은 제1 및 제2 메인 칩 스택과 기판 사이의 전원 전달을 설명할 수 있도록 도시되었다. 전술한 실시예들과 실질적으로 동일한 부분에 대해서는 그 상세한 설명을 생략하기로 한다.
먼저, 도 10 및 도 11을 참조하면, 본 실시예의 서브 반도체 패키지(310)는, 서브 반도체 칩(314), 서브 몰딩층(316), 재배선 구조체(318), 및 서브 인터커넥터(319)를 포함할 수 있다.
서브 반도체 칩(314)은 복수의 서브 칩 패드(315)가 배치되는 활성면(314A), 활성면(314A)과 반대편에 위치하는 비활성면(314B), 활성면(314A)과 비활성면(314B)을 잇는 측면(314C)을 가질 수 있다. 복수의 서브 칩 패드(315)는 서브 반도체 칩(314)의 가장자리 전체를 따라 배열될 수 있다.
서브 몰딩층(316)은 서브 반도체 칩(314)의 측면(314C)을 둘러싸면서 서브 반도체 칩(314)의 활성면(314A)과 실질적으로 동일한 레벨의 일면(316A)을 가짐으로써 서브 반도체 칩(314)의 활성면(314A) 및 서브 칩 패드(315)를 노출시킬 수 있다. 타면(316B)은 일면(316A)과 반대편에 위치할 수 있다.
재배선 구조체(318)는 서브 반도체 칩(314)의 활성면(314A) 및 서브 몰딩층(316)의 일면(316A) 상에 형성될 수 있다. 재배선 구조체(318)는 제1 재배선 절연층(318A), 재배선 도전층(318B) 및 제2 재배선 절연층(318C)을 포함할 수 있다. 재배선 도전층(318B)은 서브 칩 패드(315)와 전기적으로 접속하면서 서브 몰딩층(316)의 일면(316A) 상으로 연장할 수 있다.
재배선 도전층(318B)은 신호 재배선 도전층(318B-S)과 전원 재배선 도전층(318B-P)을 포함할 수 있다. 본 실시예에서는, 신호 재배선 도전층(318B-S)과 전원 재배선 도전층(318B-P)의 구별 없이, 재배선 도전층(318B) 전부가 서브 몰딩층(316)의 제1 방향의 양측 가장자리를 향하여 연장할 수 있다. 일례로서, 서브 반도체 칩(314)의 제1 방향의 일측 가장자리 및 제2 방향의 일측 가장자리에 배치된 서브 칩 패드(315)와 접속하는 신호 재배선 도전층(318B-S) 및 전원 재배선 도전층(318B-P)은, 서브 몰딩층(316)의 제1 방향의 일측 가장자리를 향하여 연장할 수 있다. 또한, 서브 반도체 칩(314)의 제1 방향의 타측 가장자리 및 제2 방향의 타측 가장자리에 배치된 서브 칩 패드(315)와 접속하는 신호 재배선 도전층(318B-S) 및 전원 재배선 도전층(318B-P)은, 서브 몰딩층(316)의 제1 방향의 타측 가장자리를 향하여 연장할 수 있다. 결과적으로, 재배선 도전층(318B)은 서브 반도체 칩(314)을 중심으로 하는 나선 형상을 가질 수 있다. 이러한 연결 방식을 통해, 재배선 도전층(318B)의 길이의 편차를 감소시킬 수 있다.
위와 같은 신호 재배선 도전층(318B-S) 및 전원 재배선 도전층(318B-P)의 배열에 따라, 신호 재배선 도전층(318B-S)의 단부 및 전원 재배선 도전층(318B-P)의 단부는 서브 몰딩층(316)의 제1 방향의 양측 가장자리 각각에서, 제2 방향을 따라 배열될 수 있다. 신호 재배선 도전층(318B-S)의 단부는 제2 재배선 절연층(318C)의 개구에 의해 노출되어 신호 재배선 패드(318BP-S)를 형성할 수 있다. 신호 재배선 패드(318BP-S)는 내부 신호 재배선 패드(318BP-S1) 및 외부 신호 재배선 패드(318BP-S2)를 포함할 수 있다. 반면, 전원 재배선 도전층(318B-P)은 제2 재배선 절연층(318C)의 개구에 의하여 단부가 노출될 뿐만 아니라, 서브 반도체 칩(314)과 단부 사이에 해당하는 소정 부분도 노출될 수 있다. 전원 재배선 도전층(318B-P) 중 제2 재배선 절연층(318C)에 의해 노출되는 단부를 이하, 제2 전원 재배선 패드(318BP-P2)라 하고, 전원 재배선 도전층(318B-P) 중 단부를 제외하고 제2 재배선 절연층(318C)에 의해 노출되는 소정 부분을 이하, 제1 전원 재배선 패드(318BP-P1)라 하기로 한다. 즉, 제1 전원 재배선 패드(318BP-P1)는 제2 전원 재배선 패드(318BP-P2)에 비하여 서브 반도체 칩(314)에 더 인접하게 배치될 수 있다. 제1 및 제2 전원 재배선 패드(318BP-P1, 318BP-P2)를 전원 재배선 패드(318BP-P)라 하기로 한다.
서브 인터커넥터(319)는 신호 재배선 패드(318BP-S)와 중첩 및 접속하는 신호 서브 인터커넥터(319-S), 및 전원 재배선 패드(318BP-P)와 중첩 및 접속하는 전원 서브 인터커넥터(319-P)를 포함할 수 있다. 신호 서브 인터커넥터(319-S)는, 내부 신호 재배선 패드(318BP-S1)와 중첩 및 접속하는 내부 신호 서브 인터커넥터(319-S1), 및 외부 신호 재배선 패드(318BP-S2)와 중첩 및 접속하는 외부 신호 서브 인터커넥터(319-S2)를 포함할 수 있다. 전원 서브 인터커넥터(319-P)는 제1 전원 재배선 패드(318BP-P1)와 중첩 및 접속하는 제1 전원 서브 인터커넥터(319-P1), 및 제2 전원 재배선 패드(318BP-P2)와 중첩 및 접속하는 제2 전원 서브 인터커넥터(319-P2)를 포함할 수 있다.
다음으로, 도 12 내지 도 14를 참조하여, 도 10 및 도 11의 서브 반도체 패키지(310)를 포함하는 반도체 패키지에 관하여 설명하기로 한다.
도 12 내지 도 14를 참조하면, 본 발명의 다른 일 실시예에 따른 반도체 패키지는, 기판(300), 기판(300) 상에 배치되는 서브 반도체 패키지(310), 및 서브 반도체 패키지(310) 상에 배치되는 제1 메인 칩 스택(320) 및 제2 메인 칩 스택(330)을 포함할 수 있다.
기판(300)은 상면(300A), 상면(300A)의 반대편에 위치하는 하면(300B), 및 상면(300A)과 하면(300B)을 잇는 측면을 가질 수 있다.
기판(300)의 상면(300A) 상에는 서브 반도체 패키지(310), 제1 메인 칩 스택(320), 및 제2 메인 칩 스택(330)이 배치될 수 있다. 특히, 서브 반도체 패키지(310)는 서브 반도체 칩(314)의 활성면(314A), 및 서브 몰딩층(316)의 일면(316A)이 기판(300)의 상면(300A)과 마주보도록, 기판(300) 상에 실장될 수 있다. 즉, 서브 반도체 패키지(310)는 페이스-다운 형태로 기판(300) 상에 실장될 수 있다. 설명의 편의를 위하여, 도 12에 서브 반도체 패키지(310)의 세부 구성 요소들 중 제1 및 제2 메인 칩 스택(320, 330)에 의하여 덮이지 않는 부분을 점선으로 도시하였다. 아울러, 설명의 편의를 위하여, 기판(300)의 상면(300A)을 보여주는 도 13에 서브 반도체 패키지(310)의 세부 구성 요소들도 점선으로 도시하였다. 참고로, 서브 반도체 패키지(310)가 페이스-다운 형태로 기판(300) 상에 실장되므로, 도 12 및 도 13의 서브 반도체 패키지(310)의 세부 구성 요소들은, 도 10과 비교할 때, 좌우가 반전된 상태로 도시되어 있다. 기판(300)의 하면(300B) 상에는 본 실시예의 반도체 패키지를 외부와 접속시키기 위한 외부 접속 단자(340)가 배치될 수 있다.
기판(300)의 상면(300A)에는 서브 기판 패드(302S), 제1 메인 기판 패드(302M1), 및 제2 메인 기판 패드(302M2)가 배치될 수 있다. 서브 기판 패드(302S)는 서브 반도체 패키지(310)와 전기적으로 연결되고, 제1 메인 기판 패드(302M1)는 제1 메인 칩 스택(320)과 전기적으로 연결되고, 제2 메인 기판 패드(302M2)는 제2 메인 칩 스택(330)과 전기적으로 연결될 수 있다. 기판(300)의 하면(300B)에는 외부 접속 단자(340)와의 접속을 위한 하면 기판 패드(304)가 배치될 수 있다.
서브 기판 패드(302S)는 서브 인터커넥터(319)와 중첩 및 접속할 수 있다. 서브 기판 패드(302S)는, 전원 서브 인터커넥터(319-P)와 접속하는 전원 서브 기판 패드(302S-P), 및 신호 서브 인터커넥터(319-S)와 접속하는 신호 서브 기판 패드(302S-S)를 포함할 수 있다. 전원 서브 기판 패드(302S-P)는, 제1 전원 서브 인터커넥터(319-P1)와 접속하는 제1 전원 서브 기판 패드(302S-P1), 및 제2 전원 서브 인터커넥터(319-P2)와 접속하는 제2 전원 서브 기판 패드(302S-P2)를 포함할 수 있다. 신호 서브 기판 패드(302S-S)는, 내부 신호 서브 인터커넥터(319-S1)와 접속하는 내부 신호 서브 기판 패드(302S-S1), 및 외부 신호 서브 인터커넥터(319-S2)와 접속하는 외부 신호 서브 기판 패드(302S-S2)를 포함할 수 있다. 제1 전원 서브 기판 패드(302S-P1)는 기판(300)의 상면(300A)에 서브 반도체 칩(314)을 둘러싸는 위치에 배열될 수 있다. 신호 서브 기판 패드(302S-S), 및 제2 전원 서브 기판 패드(302S-P2)는 기판(300)의 상면(300A)에서 서브 몰딩층(316)의 제1 방향의 양측 가장자리 각각과 중첩하는 위치에 배열될 수 있다.
제1 메인 기판 패드(302M1)는 후술할 제1 메인 인터커넥터(327)와 접속하고, 제2 메인 기판 패드(302M2)는 후술할 제2 메인 인터커넥터(337)와 접속할 수 있다. 제1 메인 기판 패드(302M1)는 기판(300)의 제1 방향의 일측 가장자리에 제2 방향을 따라 배열될 수 있다. 제2 메인 기판 패드(302M2)는 기판(300)의 제1 방향의 타측 가장자리에 제2 방향을 따라 배열될 수 있다. 제1 메인 기판 패드(302M1) 및 제2 메인 기판 패드(302M2)는 서브 반도체 패키지(310)에 의해 덮이지 않고 노출된 상태일 수 있다. 나아가, 제1 메인 기판 패드(302M1) 및 제2 메인 기판 패드(302M2)는 제1 및 제2 메인 칩 스택(320, 330)에 의하여도 덮이지 않고 노출된 상태일 수 있다.
제1 메인 기판 패드(302M1)는 서브 반도체 패키지(310)와 제1 메인 칩 스택(320) 사이의 내부 신호 교환을 위한 제1 신호 메인 기판 패드(302M1-S), 및 제1 메인 칩 스택(320)으로의 전원 공급을 위한 제1 전원 메인 기판 패드(302M1-P)를 포함할 수 있다. 이때, 제1 신호 메인 기판 패드(302M1-S)와 내부 신호 서브 기판 패드(302S-S1)는 기판(300) 내에 형성된 연결 라인(CL)에 의하여 전기적으로 연결될 수 있다.
제2 메인 기판 패드(302M2)는 서브 반도체 패키지(310)와 제2 메인 칩 스택(330) 사이의 내부 신호 교환을 위한 제2 신호 메인 기판 패드(302M2-S), 및 제2 메인 칩 스택(330)으로의 전원 공급을 위한 제2 전원 메인 기판 패드(302M2-P)를 포함할 수 있다. 이때, 제2 신호 메인 기판 패드(302M2-S)와 내부 신호 서브 기판 패드(302S-S1)는 기판(300) 내에 형성된 연결 라인(SCL)에 의하여 전기적으로 연결될 수 있다.
서브 반도체 패키지(310)의 세부 구성에 대하여는 이미 설명하였으므로, 상세 설명은 생략하기로 한다. 이러한 서브 반도체 패키지(310)는 서브 인터커넥터(319)를 통하여 기판(300)과 전기적으로 연결될 수 있다.
구체적으로, 제1 전원 서브 인터커넥터(319-P1)는 제1 전원 서브 기판 패드(302S-P1)와 접속하고 제2 전원 서브 인터커넥터(319-P2)는 제2 전원 서브 기판 패드(302S-P2)와 접속할 수 있다. 이로써, 서브 반도체 칩(314), 전원 재배선 도전층(318B-P), 제1 및 제2 전원 서브 인터커넥터(319-P1, 319-P2), 및 제1 및 제2 전원 서브 기판 패드(302S-P1, 302S-P2)를 경유하는 전기적 경로 즉, 전원 공급 경로가 형성될 수 있다. 제1 전원 서브 인터커넥터(319-P1)는 짧은 전원 공급 경로 형성을 가능하게 할 수 있다. 나아가, 제1 및 제2 전원 서브 인터커넥터(319-P1, 319-P2)는 다중 전원 공급 경로 형성을 가능하게 할 수 있다. 도시하지는 않았지만, 제1 및 제2 전원 서브 기판 패드(302S-P1, 302S-P2)는 기판(300) 내부의 회로 및/또는 배선 구조를 통하여 외부 접속 단자(340)와 전기적으로 연결됨으로써, 외부 구성 요소(미도시됨)와의 연결이 가능하고 그에 따라 외부 구성 요소로부터 전원을 공급받을 수 있다.
또한, 외부 신호 서브 인터커넥터(319-S2)가 외부 신호 서브 기판 패드(302S-S2)와 접속할 수 있다. 이로써, 서브 반도체 칩(314), 신호 재배선 도전층(318B-S), 외부 신호 서브 인터커넥터(319-S2), 및 외부 신호 서브 기판 패드(302S-S2)를 경유하는 전기적 경로, 즉, 외부 신호 전달 경로가 형성될 수 있다. 도시하지는 않았지만, 외부 신호 서브 기판 패드(302S-S2)는 기판(300) 내부의 회로 및/또는 배선 구조를 통하여 외부 접속 단자(340)와 전기적으로 연결됨으로써, 외부 구성 요소(미도시됨)와의 연결이 가능하고 그에 따라 외부 구성 요소와의 신호 교환이 가능할 수 있다.
또한, 내부 신호 서브 인터커넥터(319-S1)가 내부 신호 서브 기판 패드(302S-S1)와 접속할 수 있다. 내부 신호 서브 기판 패드(302S-S1)는 연결 라인(CL)을 통하여 제1 신호 메인 기판 패드(302M1-S) 및 제2 신호 메인 기판 패드(302M2-S)와 연결되고, 결과적으로, 제1 및 제2 메인 반도체 칩(320, 130) 각각과 서브 반도체 칩(314) 사이의 연결이 가능할 수 있다. 제1 메인 칩 스택(320)의 구조, 및 기판(300) 및 서브 반도체 패키지(310)와의 연결 관계는 전술한 실시예와 실질적으로 동일할 수 있다. 또한, 제2 메인 칩 스택(330)의 구조, 및 기판(300) 및 서브 반도체 패키지(310)와의 연결 관계도 전술한 실시예와 실질적으로 동일할 수 있다. 설명되지 않은 도면부호 324, 322, 325, 327, 327S 및 327P는 각각 제1 메인 반도체 칩, 제1 접착층, 제1 칩 패드, 제1 메인 인터커넥터, 제1 신호 메인 인터커넥터, 및 제1 전원 메인 인터커넥터를 나타낼 수 있다. 또한, 설명되지 않은 도면부호 334, 332, 335, 337, 337S, 및 337P는 각각 제2 메인 반도체 칩, 제2 접착층, 제2 칩 패드, 제2 메인 인터커넥터, 제2 신호 메인 인터커넥터, 및 제2 메인 전원 인터커넥터를 나타낼 수 있다.
서브 반도체 패키지(310), 제1 메인 칩 스택(320) 및 제2 메인 칩 스택(330)은 기판(300) 상에 형성되는 몰딩층(350)에 의하여 덮일 수 있다.
본 실시예에 의하는 경우, 전술한 실시예의 효과를 모두 확보할 수 있다.
또한, 하나의 전원 재배선 도전층(318B-P)으로부터 제1 및 제2 전원 서브 인터커넥터(319-P1, 319-P2)를 지나는 전류 경로 형성이 가능하다. 즉, 짧은 전류 경로뿐만 아니라 다중 전류 경로가 형성될 수 있다. 결과적으로, 전원 공급 경로의 임피던스 및 인덕턴스가 감소하여, 서브 반도체 패키지(310)와 기판(300) 사이의 전원 공급이 더욱 용이해질 수 있다.
나아가, 두 개의 신호 재배선 도전층(318B-S) 사이에 배치되는 전원 재배선 도전층(318B-P)은, 재배 선도전층재배 선도전층두 개의 신호 재배선 도전층(318B-S) 사이의 간섭을 억제할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 기판 110: 서브 반도체 패키지
120: 제1 메인 칩 스택 130: 제2 메인 칩 스택
140: 외부 접속 단자 150: 몰딩층

Claims (23)

  1. 기판;
    상기 기판 상에 배치되고, 상기 기판과 마주하는 활성면에 칩 패드를 구비한 서브 반도체 칩, 상기 서브 반도체 칩의 측면을 둘러싸면서 상기 기판과 마주하는 일면을 갖는 서브 몰딩층, 및 상기 칩 패드와 접속하면서 상기 서브 몰딩층의 상기 일면 상으로 연장하는 재배선 도전층을 포함하는 서브 반도체 패키지 - 여기서, 상기 재배선 도전층은, 상기 서브 몰딩층의 가장자리까지 연장하고 단부에 신호 재배선 패드를 갖는 신호 재배선 도전층, 및 상기 신호 재배선 도전층보다 길이가 짧고 단부에 전원 재배선 패드를 갖는 전원 재배선 도전층을 포함함. - ;
    상기 신호 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 신호 서브 인터커넥터;
    상기 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 전원 서브 인터커넥터; 및
    상기 서브 반도체 패키지 상에 형성되고, 상기 기판과 전기적으로 연결되는 하나 이상의 메인 반도체 칩을 포함하는
    반도체 패키지.
  2. 제1 항에 있어서,
    상기 전원 재배선 도전층, 상기 전원 서브 인터커넥터, 및 상기 기판을 경유하는 전원 공급 경로는, 상기 신호 재배선 도전층, 상기 신호 서브 인터커넥터, 및 상기 기판을 경유하는 신호 전달 경로보다 짧은
    반도체 패키지.
  3. 제1 항에 있어서,
    상기 신호 서브 인터커넥터 및 상기 전원 서브 인터커넥터는, 솔더 볼, 금속 범프 또는 이들의 조합을 포함하는
    반도체 패키지.
  4. 제1 항에 있어서,
    상기 신호 재배선 도전층은, 상기 서브 반도체 칩의 바깥을 향하여 연장하고,
    상기 전원 재배선 도전층은, 상기 서브 반도체 칩의 안쪽을 향하여 연장하는
    반도체 패키지.
  5. 제1 항에 있어서,
    상기 메인 반도체 칩을 상기 기판과 접속시키는 메인 인터커넥터를 더 포함하고,
    상기 신호 서브 인터커넥터는, 상기 메인 반도체 칩과 상기 서브 반도체 칩 사이의 신호 교환을 위한 내부 신호 서브 인터커넥터를 포함하고,
    상기 메인 엔터커넥터는, 상기 메인 반도체 칩과 상기 서브 반도체 칩 사이의 신호 교환을 위한 신호 메인 인터커넥터를 포함하고,
    상기 기판은, 상기 내부 신호 서브 인터커넥터와 접속하는 내부 신호 서브 기판 패드, 및 상기 신호 메인 인터커넥터와 접속하는 신호 메인 기판 패드를 포함하고,
    상기 내부 신호 서브 기판 패드와 상기 신호 메인 기판 패드는, 상기 기판 내에 형성된 연결 라인에 의하여 서로 연결되는
    반도체 패키지.
  6. 제1 항에 있어서,
    상기 메인 반도체 칩을 상기 기판과 접속시키는 메인 인터커넥터를 더 포함하고,
    상기 메인 인터커넥터는 본딩 와이어를 포함하는
    반도체 패키지.
  7. 제1 항에 있어서,
    상기 칩 패드는, 상기 서브 반도체 칩의 상기 제1 방향의 상기 제1 및 제2 측의 가장자리와, 상기 제1 방향과 수직한 제2 방향의 제1 측 및 제2 측의 가장자리를 따라 배치되고,
    상기 신호 재배선 패드는, 상기 서브 몰딩층의 상기 제1 방향의 제1 측 가장자리 및 제2 측 가장자리에 배치되고,
    상기 서브 반도체 칩의 상기 제1 방향의 상기 제1 측 가장자리 및 상기 제2 방향의 상기 제1 측 가장자리에 배치되는 상기 칩 패드에 접속되는 상기 신호 재배선 도전층은, 상기 서브 몰딩층의 상기 제1 방향의 상기 제1 측 가장자리에 배치된 상기 신호 재배선 패드를 향하여 연장하고,
    상기 서브 반도체 칩의 상기 제1 방향의 상기 제2 측 가장자리 및 상기 제2 방향의 상기 제2 측 가장자리에 배치되는 상기 칩 패드에 접속되는 상기 신호 재배선 도전층은, 상기 서브 몰딩층의 상기 제1 방향의 상기 제2 측 가장자리에 배치된 상기 신호 재배선 패드를 향하여 연장하는
    반도체 패키지.
  8. 제7 항에 있어서,
    상기 신호 재배선 도전층은, 상기 서브 반도체 칩을 중심으로 하는 나선 형상을 갖는
    반도체 패키지.
  9. 제1 항에 있어서,
    상기 기판은, 제1 방향의 제1 측 가장자리 및 제2 측 가장자리에 배치되는 기판 패드를 포함하고,
    상기 메인 반도체 칩은, 제1 메인 인터커넥터를 통하여 상기 기판의 상기 제1 방향의 상기 제1 측 가장자리에 배치된 상기 기판 패드에 연결되는 하나 이상의 제1 메인 반도체 칩, 및 제2 메인 인터커넥터를 통하여 상기 기판의 상기 제1 방향의 상기 제2 측 가장자리에 배치된 상기 기판 패드에 연결되는 하나 이상의 제2 메인 반도체 칩을 포함하는
    반도체 패키지.
  10. 제9 항에 있어서,
    상기 제1 메인 반도체 칩은, 상기 기판의 상기 제1 방향의 상기 제1 측 가장자리로부터 멀어지는 방향으로 오프셋 적층되고,
    상기 제2 메인 반도체 칩은, 상기 기판의 상기 제1 방향의 상기 제2 측 가장자리로부터 멀어지는 방향으로 오프셋 적층되는
    반도체 패키지.
  11. 제1 항에 있어서,
    상기 메인 반도체 칩은, 메모리를 포함하고,
    상기 서브 반도체 칩은, 메모리 컨트롤러를 포함하는
    반도체 패키지.
  12. 기판;
    상기 기판 상에 배치되고, 상기 기판과 마주하는 활성면에 칩 패드를 구비한 서브 반도체 칩, 상기 서브 반도체 칩의 측면을 둘러싸면서 상기 기판과 마주하는 일면을 갖는 서브 몰딩층, 및 상기 칩 패드와 접속하면서 상기 서브 몰딩층의 일면 상으로 상기 서브 몰딩층의 가장자리까지 연장하는 신호 재배선 도전층 및 전원 재배선 도전층을 포함하는 서브 반도체 패키지;
    상기 신호 재배선 도전층의 단부에 형성된 신호 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 신호 서브 인터커넥터;
    상기 전원 재배선 도전층의 단부에 형성된 제2 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 제2 전원 서브 인터커넥터;
    상기 전원 재배선 도전층의 상기 단부를 제외한 일부에 형성된 제1 전원 재배선 패드와 상면이 접속하고 상기 기판과 하면이 접속하는 제1 전원 서브 인터커넥터; 및
    상기 서브 반도체 패키지 상에 형성되고, 상기 기판 또는 상기 서브 반도체 칩과 전기적으로 연결되는 하나 이상의 메인 반도체 칩을 포함하는
    반도체 패키지.
  13. 제12 항에 있어서,
    상기 전원 재배선 도전층, 상기 제1 전원 서브 인터커넥터, 및 상기 기판을 경유하는 전원 공급 경로는, 상기 신호 재배선 도전층, 상기 신호 서브 인터커넥터, 및 상기 기판을 경유하는 신호 전달 경로보다 짧은
    반도체 패키지.
  14. 제12 항에 있어서,
    상기 전원 재배선 도전층, 상기 제1 전원 서브 인터커넥터, 및 상기 기판을 경유하는 제1 전원 공급 경로, 및 상기 전원 재배선 도전층, 상기 제2 전원 서브 인터커넥터, 및 상기 기판을 경유하는 제2 전원 공급 경로가 형성되는
    반도체 패키지.
  15. 제12 항에 있어서,
    상기 신호 서브 인터커넥터, 상기 제1 전원 서브 인터커넥터, 및 상기 제2 전원 서브 인터커넥터는, 솔더 볼, 금속 범프 또는 이들의 조합을 포함하는
    반도체 패키지.
  16. 제12 항에 있어서,
    상기 메인 반도체 칩을 상기 기판과 접속시키는 메인 인터커넥터를 더 포함하고,
    상기 신호 서브 인터커넥터는, 상기 메인 반도체 칩과 상기 서브 반도체 칩 사이의 신호 교환을 위한 내부 신호 서브 인터커넥터를 포함하고,
    상기 메인 엔터커넥터는, 상기 메인 반도체 칩과 상기 서브 반도체 칩 사이의 신호 교환을 위한 신호 메인 인터커넥터를 포함하고,
    상기 기판은, 상기 내부 신호 서브 인터커넥터와 접속하는 내부 신호 서브 기판 패드, 및 상기 신호 메인 인터커넥터와 접속하는 신호 메인 기판 패드를 포함하고,
    상기 내부 신호 서브 기판 패드와 상기 신호 메인 기판 패드는, 상기 기판 내에 형성된 연결 라인에 의하여 서로 연결되는
    반도체 패키지.
  17. 제12 항에 있어서,
    상기 메인 반도체 칩을 상기 기판과 접속시키는 메인 인터커넥터를 더 포함하고,
    상기 메인 인터커넥터는 본딩 와이어를 포함하는
    반도체 패키지.
  18. 제12 항에 있어서,
    상기 칩 패드는, 상기 서브 반도체 칩의 상기 제1 방향의 상기 제1 및 제2 측의 가장자리와, 상기 제1 방향과 수직한 제2 방향의 제1 측 및 제2 측의 가장자리를 따라 배치되고,
    상기 신호 재배선 패드 및 상기 제2 전원 재배선 패드는, 상기 서브 몰딩층의 상기 제1 방향의 제1 측 가장자리 및 제2 측 가장자리에 배치되고,
    상기 서브 반도체 칩의 상기 제1 방향의 상기 제1 측 가장자리 및 상기 제2 방향의 상기 제1 측 가장자리에 배치되는 상기 칩 패드에 접속되는 상기 신호 재배선 도전층 및 전원 재배선 도전층은, 상기 서브 몰딩층의 상기 제1 방향의 상기 제1 측 가장자리에 배치된 상기 신호 재배선 패드 및 상기 제2 전원 재배선 패드를 향하여 각각 연장하고,
    상기 서브 반도체 칩의 상기 제1 방향의 상기 제2 측 가장자리 및 상기 제2 방향의 상기 제2 측 가장자리에 배치되는 상기 칩 패드에 접속되는 상기 신호 재배선 도전층 및 상기 전원 재배선 도전층은, 상기 서브 몰딩층의 상기 제1 방향의 상기 제2 측 가장자리에 배치된 상기 신호 재배선 패드 및 상기 제2 전원 재배선 패드를 향하여 각각 연장하는
    반도체 패키지.
  19. 제18 항에 있어서,
    상기 신호 재배선 도전층 및 상기 전원 재배선 도전층은, 상기 서브 반도체 칩을 중심으로 하는 나선 형상을 갖는
    반도체 패키지.
  20. 제12 항에 있어서,
    상기 기판은, 제1 방향의 제1 측 가장자리 및 제2 측 가장자리에 배치되는 기판 패드를 포함하고,
    상기 메인 반도체 칩은, 제1 메인 인터커넥터를 통하여 상기 기판의 상기 제1 방향의 상기 제1 측 가장자리에 배치된 상기 기판 패드에 연결되는 하나 이상의 제1 메인 반도체 칩, 및 제2 메인 인터커넥터를 통하여 상기 기판의 상기 제1 방향의 상기 제2 측 가장자리에 배치된 상기 기판 패드에 연결되는 하나 이상의 제2 메인 반도체 칩을 포함하는
    반도체 패키지.
  21. 제20 항에 있어서,
    상기 제1 메인 반도체 칩은, 상기 기판의 상기 제1 방향의 상기 제1 측 가장자리로부터 멀어지는 방향으로 오프셋 적층되고,
    상기 제2 메인 반도체 칩은, 상기 기판의 상기 제1 방향의 상기 제2 측 가장자리로부터 멀어지는 방향으로 오프셋 적층되는
    반도체 패키지.
  22. 제12 항에 있어서,
    두 개의 상기 신호 재배선 도전층 사이에 상기 전원 재배선 도전층이 개재되는
    반도체 패키지.
  23. 제12 항에 있어서,
    상기 메인 반도체 칩은, 메모리를 포함하고,
    상기 서브 반도체 칩은, 메모리 컨트롤러를 포함하는
    반도체 패키지.
KR1020200093000A 2020-07-27 2020-07-27 적층 반도체 칩을 포함하는 반도체 패키지 KR102684964B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200093000A KR102684964B1 (ko) 2020-07-27 적층 반도체 칩을 포함하는 반도체 패키지
CN202110067203.2A CN113990828A (zh) 2020-07-27 2021-01-19 包括层叠的半导体芯片的半导体封装
US17/153,353 US11742340B2 (en) 2020-07-27 2021-01-20 Semiconductor package including stacked semiconductor chips
US18/351,233 US20240021596A1 (en) 2020-07-27 2023-07-12 Semiconductor package including stacked semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200093000A KR102684964B1 (ko) 2020-07-27 적층 반도체 칩을 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20220013722A true KR20220013722A (ko) 2022-02-04
KR102684964B1 KR102684964B1 (ko) 2024-07-16

Family

ID=

Also Published As

Publication number Publication date
US20240021596A1 (en) 2024-01-18
US20220028847A1 (en) 2022-01-27
CN113990828A (zh) 2022-01-28
US11742340B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US9461015B2 (en) Enhanced stacked microelectronic assemblies with central contacts
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
CN108022923B (zh) 半导体封装
US20050040508A1 (en) Area array type package stack and manufacturing method thereof
US11569200B2 (en) Semiconductor package and method of manufacturing semiconductor package
US20080217767A1 (en) Stacked-Chip Semiconductor Device
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
KR101544508B1 (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
KR20220006807A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
CN107958889B (zh) 半导体装置
US10658350B2 (en) Semiconductor package
US20160141272A1 (en) Semiconductor device and method of manufacturing same
KR20200127535A (ko) 팬 아웃 서브 패키지를 포함한 스택 패키지
KR102684964B1 (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20220013722A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20090118747A (ko) 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판
KR20220015632A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20210144329A (ko) 캐패시터를 포함하는 반도체 패키지
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
TWI846267B (zh) 半導體封裝
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
KR20200143885A (ko) 서포팅 기판을 포함한 스택 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant