JP7278016B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7278016B2
JP7278016B2 JP2022519874A JP2022519874A JP7278016B2 JP 7278016 B2 JP7278016 B2 JP 7278016B2 JP 2022519874 A JP2022519874 A JP 2022519874A JP 2022519874 A JP2022519874 A JP 2022519874A JP 7278016 B2 JP7278016 B2 JP 7278016B2
Authority
JP
Japan
Prior art keywords
substrate
coil
receiving
transmission
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022519874A
Other languages
English (en)
Other versions
JPWO2021224982A1 (ja
Inventor
雅俊 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2021224982A1 publication Critical patent/JPWO2021224982A1/ja
Application granted granted Critical
Publication of JP7278016B2 publication Critical patent/JP7278016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、半導体装置に関する。
従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、面積の増加等により、この種の大容量化は限界に達してきている。
そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。また、通信又は給電にコイルを用いる技術が提案されている（例えば、特許文献１及び２参照）。
特開２０１５－１６２９４８号公報 特開２００５－３４８２６４号公報
ところで、通信にコイルを用いる場合、信号強度が強い方が好ましい。特許文献１では、一次コイルから二次コイルに給電する際に、中継コイルを配置することで給電ロスの低下を図っている。しかしながら、特許文献１の中継コイルには、共振により電力を供給するために共振周波数を調整するための機構が採用されている。そのため、特許文献１に記載の技術は、種々の周波数の信号を伝送する非接触通信には適さない。
また、特許文献２には、同心円上に配置される送信コイル及び受信コイルの対について、同軸上に、順に３対配置した電子回路が開示されている。そして、特許文献２では、１つの送信コイルから他の２つの受信コイルに信号を送信する際に、他の２つの送信コイルの一端を解放することで、他の２つの送信コイルが通信に干渉することを抑制している。しかしながら、特許文献２では、受信信号の強度を増加させることまではできない。
本発明は、受信信号の強度を増加させることが可能な半導体装置を提供することを目的とする。
本発明は、積層される複数の半導体基板を備える半導体装置であって、一の前記半導体基板である送信側基板に配置される送信用コイルと、前記送信側基板とは別の前記半導体基板である受信側基板に配置され、前記送信用コイルと積層方向で重なる位置に配置される受信用コイルと、前記送信側基板と前記受信側基板との間の少なくとも１つの前記半導体基板である中間基板において、前記送信用コイル及び前記受信用コイルに、積層方向で重なる位置に配置される中間コイルであって、両端が電気的に解放されている中間コイルと、を備える半導体装置に関する。
また、前記中間コイルは、前記受信側基板及び前記送信側基板の間の前記半導体基板のうち、前記受信側基板と前記送信側基板との中間点よりも前記受信側基板に近い前記半導体基板のいずれかに配置されるのが好ましい。
また、前記中間コイルは、１つの前記中間基板に複数配置されるのが好ましい。
本発明によれば、受信信号の強度を増加させることが可能な半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置に積層される半導体基板の平面図である。 一実施形態の半導体装置の断面図を示す。 一実施形態の半導体装置の第１実施例を示す。 一実施形態の半導体装置の第２実施例を示す。
以下、本発明の一実施形態に係る半導体装置１について、図１から図４を参照して説明する。
半導体装置１は、例えば、積層される複数の半導体基板１０を備える部材である。半導体装置１は、例えば、メモリチップ（ＤＲＡＭチップ）を有するメモリ部材である。半導体装置１は、積層される半導体基板１０の間で非接触な通信を実現する。半導体装置１は、例えば、磁界を用いて通信を実施することで、製造の容易性及び集積度の向上等を図ることができる。以下の実施形態に係る半導体装置１は、非接触通信における通信強度の向上を図るものである。半導体装置１は、図１及び図２に示すように、複数の半導体基板１０と、送信回路２０と、送信用コイル３０と、受信回路４０と、受信用コイル５０と、中間コイル６０と、を備える。
半導体基板１０は、例えば、シリコン基板である。半導体基板１０は、一方の面に配置される配線層を備える。本実施形態において、半導体基板１０は、図２に示すように、第１基板１１、第２基板１２、第３基板１３、第４基板１４、及び第５基板１５の５枚設けられる。ここで、第２基板１２及び第３基板１３は、配線層１１２，１１３を互いに対向させて接着される。また、第４基板１４及び第５基板１５は、配線層１１４，１１５を互いに対向させて接着される。そして、第３基板１３及び第４基板１４が配線層１１３，１１４とは逆の面を対向させて接着される。そして、第１基板１１及び第２基板１２が配線層１１１，１１２とは逆の面を対向させて接着される。
送信用コイル３０は、半導体基板１０に配置される信号送信用のコイルである。送信用コイル３０は、一の半導体基板１０である送信側基板に配置される。本実施形態において、送信用コイル３０は、第１基板１１及び第５基板１５の配線層１１１,１１５に配置される。すなわち、第１基板１１の送信用コイル３０ａ，３０ｃ，３０ｅは、送信側基板となる第１基板１１の配線層１１１に配置される。また、第５基板１５の送信用コイル３０ｂ，３０ｄ，３０ｆは、送信側基板となる第５基板１５の配線層１１５に配置される。なお、第１基板１１の送信用コイル３０ａ，３０ｃ，３０ｅと、第５基板１５の送信用コイル３０ｂ，３０ｄ，３０ｆとは、積層方向Ｄで重ならない位置に配置される。
送信回路２０は、例えば、電子回路である。送信回路２０は、送信用の信号を電気信号として送信コイルに印可する。これにより、送信回路２０は、送信用コイル３０に、送信用の信号に対応する磁束を発生させる。
受信用コイル５０は、半導体基板１０に配置される信号受信用のコイルである。受信用コイル５０は、送信側基板とは別の半導体基板１０である受信側基板に配置される。また、受信用コイル５０は、送信用コイル３０と積層方向Ｄで重なる位置に配置される。本実施形態において、受信用コイル５０は、第１基板１１及び第５基板１５の配線層１１１，１１５に配置される。すなわち、第１基板１１の受信用コイル５０ｂ，５０ｄ，５０ｆは、受信側基板となる第１基板１１の配線層１１１に配置される。また、第５基板１５の受信用コイル５０ａ，５０ｃ，５０ｅは、受信側基板となる第５基板１５の配線層１１５に配置される。また、本実施形態において、第５基板１５の受信用コイル５０ａ，５０ｃ，５０ｅは、第１基板１１の送信用コイル３０ａ,３０ｃ,３０ｅと積層方向Ｄで重なる位置に配置される。そして、第１基板１１の受信用コイル５０ｂ，５０ｄ，５０ｆは、第５基板１５の送信用コイル３０ｂ，３０ｄ，３０ｆと積層方向Ｄで重なる位置に配置される。
受信回路４０は、例えば、電子回路である。受信回路４０は、受信用コイル５０で受信した送信用の信号を受信信号として取得する。
中間コイル６０は、図１に示すように、両端が電気的に解放されているコイルである。中間コイル６０は、送信側基板と受信側基板との間の少なくとも１つの半導体基板１０である中間基板に配置される。中間コイル６０は、中間基板の配線層に配置される。本実施形態において、中間コイル６０は、少なくとも第２基板１２の配線層１１２に配置される。中間コイル６０は、例えば、第２基板１２及び第３基板１３の配線層１１２，１１３に配置される。中間コイル６０は、送信用コイル３０及び受信用コイル５０に、積層方向Ｄで重なる位置に配置される。具体的には、中間コイル６０ｃは、第１基板１１の送信用コイル３０ｃと、第５基板１５の受信用コイル５０ｃと積層方向Ｄで重なる位置に配置される。中間コイル６０ｄは、第５基板１５の送信用コイル３０ｄと、第１基板１１の受信用コイル５０ｄと積層方向Ｄで重なる位置に配置される。また、中間コイル６０ｅは、第１基板１１の送信用コイル３０ｅと、第５基板１５の受信用コイル５０ｅと積層方向Ｄで重なる位置に配置される。また、中間コイル６０ｆは、第５基板１５の送信用コイル３０ｆと、第１基板１１の受信用コイル５０ｆと積層方向Ｄで重なる位置に配置される。本実施形態において、中間コイル６０は、１つの中間基板に複数配置される。４つの中間コイル６０ｃ，６０ｄ，６０ｅ，６０ｆは、例えば、第２基板１２に配置される。
次に、半導体装置１の動作について説明する。
送信回路２０は、図１及び図２に示すように、送信用の電気信号を第５基板１５の送信用コイル３０に印可する。送信用コイル３０は、電気信号を磁界に変換する。
第１基板１１の受信用コイル５０は、第５基板１５の送信用コイル３０によって変換された磁界に基づいて電気信号を生成する。受信回路４０は、第１基板１１の受信用コイル５０によって生成される電気信号を取得することで、信号を受信する。これにより、１つの通信チャネルが形成される。
ここで、第２基板１２（及び第３基板１３）に配置されている中間コイル６０には、送信信号の送信開始に伴って、自己の寄生容量を充電するだけの過渡的な微小電流が流れる。これにより、中間コイル６０の両端には、送信用コイル３０との距離に応じた受信電圧が発生する。続いて、発生した受信電圧により流れる電流は、閉ループ（両端が解放されていないコイル）の場合と反対方向に変化する。したがって、中間コイル６０は、送信用コイル３０の磁界変化を強める方向の磁界を発生する。その結果、受信用コイル５０の位置における磁界変化は、中間コイル６０がない場合に比べてより大きくなる。すなわち、中間コイル６０がない場合に比べ、受信用コイル５０によって受信される受信信号の電圧値をより大きくすることができる。
（実施例１）
次に、本実施形態における半導体装置１の実施例１について、図２及び図３を参照して説明する。第５基板に配置される送信用コイル３０から送信される信号について、第１基板に配置される受信用コイル５０で受信した。このとき、送信用コイル３０及び受信用コイル５０を以下のように設定した。
送信用コイル３０：巻き数１５回、直径７０μｍ、線幅１．４μｍ、線間０．３μｍ
受信用コイル５０：巻き数３０回、直径７０μｍ、線幅０．３μｍ、線間０．３μｍ
そして、送信用コイル３０及び受信用コイル５０の間の距離を４０μｍとした。上記条件において、中間コイル６０無し、第２基板１２に中間コイル６０を配置（１つ）、第２基板１２及び第３基板１３に中間コイル６０を配置（２つ）の３つの態様で受信信号を取得した。中間コイル６０を以下のように設定した。
中間コイル６０ｃ，６０ｄ（第２基板のみ）：巻き数２５回、直径７０μｍ、線幅１．０μｍ、線間０．３μｍ
中間コイル６０ｅ，６０ｆ（第２基板及び第３基板）：巻き数２０回、直径５６μｍ、線幅１．０μｍ、線間０．３μｍ
その結果、図３に示すように、送信用コイル３０の電流が３６０μＡ、５００μＡ、６４０μＡ、７３０μＡのいずれにおいても、中間コイル６０を配置した方が受信用コイル５０の電圧振幅を大きくすることがわかった。また、中間コイル６０を複数配置する方が、より受信用コイル５０の電圧振幅を大きくできることがわかった。なお、図３において受信用コイル５０の電圧波形と共に示される数値はハイ側の振幅／ロー側の振幅で単位はｍＶである。
（実施例２）
次に、本実施形態における半導体装置１の実施例２について、図２及び図４を参照して説明する。第１基板に配置される送信用コイル３０から送信される信号について、第５基板１５に配置される受信用コイル５０で受信した。このとき、送信用コイル３０及び受信用コイル５０を実施例１と同様に設定した。また、送信用コイル３０及び受信用コイル５０の間の距離についても、実施例１と同様に設定した。そして、中間コイル６０についても実施例１と同様に設定した。
その結果、図４に示すように、送信用コイル３０の電流が３６０μＡ、５００μＡ、６４０μＡ、７３０μＡのいずれにおいても、中間コイル６０を配置した方が受信用コイル５０の電圧振幅を大きくすることがわかった。また、中間コイル６０を複数配置する方が、より受信用コイル５０の電圧振幅を大きくできることがわかった。すなわち、実施例２においても実施例１と同様に、受信用コイル５０の電圧振幅を大きくできることがわかった。なお、図４において受信用コイル５０の電圧波形と共に示される数値はハイ側の振幅／ロー側の振幅で単位はｍＶである。
以上のような一実施形態に係る半導体装置１によれば、以下の効果を奏する。
（１）積層される複数の半導体基板１０を備える半導体装置１であって、一の半導体基板１０である送信側基板に配置される送信用コイル３０と、送信側基板とは別の半導体基板１０である受信側基板に配置され、送信用コイル３０と積層方向Ｄで重なる位置に配置される受信用コイル５０と、送信側基板と受信側基板との間の少なくとも１つの半導体基板１０である中間基板において、送信用コイル３０及び受信用コイル５０に、積層方向Ｄで重なる位置に配置される中間コイル６０であって、両端が電気的に解放されている中間コイル６０と、を備える。これにより、送信用コイル３０によって発生される磁界は、中間コイル６０によって信号を強める方向に磁界を発生させる。したがって、受信用コイルは、中間コイル６０がない場合に比べ、中間コイル６０によって強められた磁界を受信することができ、受信信号の強度を大きくすることができる。
（２）中間コイル６０は、１つの中間基板に複数配置される。これにより、１つの中間基板において、１つの送信用コイル３０及び１つの受信用コイル５０で形成される１つの通信チャネルごとに、中間コイル６０を配置することができる。したがって、設計の幅を広げることができ、半導体基板１０のバリエーションを広げることができる。
以上、本発明の半導体装置の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
例えば、上記実施形態において、中間コイル６０は、受信側基板及び送信側基板の間の半導体基板１０のうち、受信側基板と送信側基板との中間点よりも受信側基板に近い半導体基板１０のいずれかに配置されてもよい。これにより、中間コイル６０の寄生容量を充電する過渡的な電流の値が、中間コイル６０を送信側基板に近い半導体基板１０に配置するより少なくなるため、この電流の変化によって発生するリンギングノイズを比較的抑制することができる。したがって、通信品質の向上を期待することができる。
また、上記実施形態において、積層方向Ｄにおける中間基板の数は、３枚に限定されない。送信用コイル３０及び受信用コイル５０の間で通信が可能であれば、中間基板の枚数は制限されない。
また、上記実施形態において、積層方向Ｄにおける中間コイル６０の数を１又は２つとしたが、これに制限されない。中間コイル６０は、３つ以上配置されてもよい。また、同じ中間基板内において、積層方向Ｄで重なる位置に複数の中間コイル６０を配置してもよい。
また、上記実施形態において、図２に示すように、中間コイル６０を設けない通信チャネル、１つ設ける通信チャネル、及び複数設ける通信チャネルが混在するように配置されてもよい。これにより、送信用コイル３０及び受信用コイル５０の通信距離、コスト、送信用コイル３０及び受信用コイル５０の配置可能な径又は巻き数に応じて、半導体装置１を柔軟に構成することができる。
１ 半導体装置
１０ 半導体基板
２０ 送信回路
３０ 送信用コイル
４０ 受信回路
５０ 受信用コイル
６０ 中間コイル
Ｄ 積層方向

Claims (3)

  1. 積層される複数の半導体基板を備える半導体装置であって、
    一の前記半導体基板である送信側基板に配置される送信用コイルと、
    前記送信側基板とは別の前記半導体基板である受信側基板に配置され、前記送信用コイルと積層方向で重なる位置に配置される受信用コイルと、
    前記送信側基板と前記受信側基板との間の少なくとも１つの前記半導体基板である中間基板において、前記送信用コイル及び前記受信用コイルに、積層方向で重なる位置に配置される中間コイルであって、両端が電気的に解放されている中間コイルと、
    を備える半導体装置。
  2. 前記中間コイルは、前記受信側基板及び前記送信側基板の間の前記半導体基板のうち、前記受信側基板と前記送信側基板との中間点よりも前記受信側基板に近い前記半導体基板のいずれかに配置される請求項１に記載の半導体装置。
  3. 前記中間コイルは、１つの前記中間基板に複数配置される請求項１に記載の半導体装置。
JP2022519874A 2020-05-08 2020-05-08 半導体装置 Active JP7278016B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/018638 WO2021224982A1 (ja) 2020-05-08 2020-05-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021224982A1 JPWO2021224982A1 (ja) 2021-11-11
JP7278016B2 true JP7278016B2 (ja) 2023-05-19

Family

ID=78467968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022519874A Active JP7278016B2 (ja) 2020-05-08 2020-05-08 半導体装置

Country Status (2)

Country Link
JP (1) JP7278016B2 (ja)
WO (1) WO2021224982A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109112A (ja) 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2012169513A (ja) 2011-02-16 2012-09-06 Keio Gijuku 電子回路
WO2017010012A1 (ja) 2015-07-16 2017-01-19 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ 半導体装置
WO2017126018A1 (ja) 2016-01-18 2017-07-27 ウルトラメモリ株式会社 半導体装置
WO2017138106A1 (ja) 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109112A (ja) 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2012169513A (ja) 2011-02-16 2012-09-06 Keio Gijuku 電子回路
WO2017010012A1 (ja) 2015-07-16 2017-01-19 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ 半導体装置
WO2017126018A1 (ja) 2016-01-18 2017-07-27 ウルトラメモリ株式会社 半導体装置
WO2017138106A1 (ja) 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置

Also Published As

Publication number Publication date
WO2021224982A1 (ja) 2021-11-11
JPWO2021224982A1 (ja) 2021-11-11

Similar Documents

Publication Publication Date Title
US10366969B2 (en) Integrated electronic device with transceiving antenna and magnetic interconnection
US20120319912A1 (en) Communication device and semiconductor chip
US8174860B2 (en) Semiconductor memory device having improved voltage transmission path and driving method thereof
KR102317164B1 (ko) 집적 회로 및 이를 구비한 적층 회로
CN101499472B (zh) 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
CN101452932A (zh) 半导体装置、其制造方法以及使用该半导体装置的信号发送/接收方法
JPWO2009069532A1 (ja) 電子回路
JP2007073812A (ja) 半導体装置
KR101656719B1 (ko) 인덕터 소자 및 집적 회로 장치
US11437350B2 (en) Semiconductor device
CN103247591A (zh) 半导体器件和包括半导体器件的通信系统
Han Wireless Interconnect using Inductive Coupling in 3D-ICs.
JP7278016B2 (ja) 半導体装置
KR20110074622A (ko) 전자 회로와 통신 기능 검사 방법
JP5536656B2 (ja) 半導体装置
US20090322383A1 (en) Semiconductor device, signal transmitter, and signal transmission method
JP4765034B2 (ja) 受信器及び半導体装置
JP2014038880A (ja) 積層集積回路
Miura et al. Inductive coupled communications
US20230387595A1 (en) Communication device
KR20110072278A (ko) 유도결합 통신수단을 구비한 전자소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230427

R150 Certificate of patent or registration of utility model

Ref document number: 7278016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150