JP6475817B2 - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
JP6475817B2
JP6475817B2 JP2017500229A JP2017500229A JP6475817B2 JP 6475817 B2 JP6475817 B2 JP 6475817B2 JP 2017500229 A JP2017500229 A JP 2017500229A JP 2017500229 A JP2017500229 A JP 2017500229A JP 6475817 B2 JP6475817 B2 JP 6475817B2
Authority
JP
Japan
Prior art keywords
signal
signal processing
reception
processing unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017500229A
Other languages
English (en)
Other versions
JPWO2016132518A1 (ja
Inventor
齊藤　元章
元章 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pezy Computing
Pezy Computing KK
Original Assignee
Pezy Computing
Pezy Computing KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pezy Computing, Pezy Computing KK filed Critical Pezy Computing
Publication of JPWO2016132518A1 publication Critical patent/JPWO2016132518A1/ja
Application granted granted Critical
Publication of JP6475817B2 publication Critical patent/JP6475817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10158—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves methods and means used by the interrogation device for reliably powering the wireless record carriers using an electromagnetic interrogation field
    • G06K7/10178—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves methods and means used by the interrogation device for reliably powering the wireless record carriers using an electromagnetic interrogation field including auxiliary means for focusing, repeating or boosting the electromagnetic interrogation field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H04B5/263—
    • H04B5/48—
    • H04B5/72—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Description

本発明は、外部の信号送受信部との間で、非接触に信号の送受信が可能な信号処理装置に関する。
従来、外部の信号送受信部との間で、非接触に信号を送受信する信号処理装置が知られている。この信号処理装置は、一般的な信号処理装置における信号端子の代わりに、信号送受信用のコイルを有している。そして、この信号処理装置が有する信号送受信用コイルと、外部の信号送受信部が有する信号送受信用コイルとの間に生じる誘導結合によって、非接触に信号が送受信される。このような信号送受信装置は、特許文献１又は特許文献２に記載されている。
特開２０１０−１０３６１１号公報 特開２０１１−６６５１５号公報
しかし、特許文献１及び特許文献２には、他の信号送受信部（信号送受信コイル）との間で非接触に信号を送受信するためのコイルの配置や回路構成等に関する事項は記載されているものの、非接触に送受信される信号の信号処理装置内における処理は、記載されていない。そのため、非接触に送受信される信号に適した信号処理を行う信号処理装置が望まれている。
本発明は、非接触に信号を送受信する信号処理装置に適した処理を行う信号処理装置を提供することを目的とする。
複数の信号送受信部と、複数の信号処理部と、前記複数の信号送受信部と電気的に接続され、且つ前記複数の信号処理部と電気的に接続された信号分配部と、を備えた信号処理装置であって、それぞれの前記複数の信号送受信部は、前記信号処理装置の外部にある信号処理装置側信号送受信部との間で、非接触に信号の送受信が可能であり、それぞれの前記複数の信号送受信部が受信する受信信号は、前記信号分配部に入力され、それぞれの前記複数の信号処理部が出力する出力信号は、前記信号分配部に入力され、前記信号分配部は、前記受信信号をそれぞれの前記複数の信号処理部に出力可能であり、且つ前記出力信号をそれぞれの前記複数の信号送受信部に出力可能である信号処理装置に関する。
また、前記受信信号は、第１受信信号を含み、前記複数の信号処理部は、第１信号処理部を含み、前記信号分配部は、前記第１信号処理部が、前記第１受信信号を処理可能なように、前記第１信号処理部に前記第１受信信号を出力し得る。
また、前記第１信号処理部は、第１識別データが含まれた信号を処理可能であり、前記信号分配部は、前記第１受信信号に前記第１識別データが含まれる場合に、前記第１信号処理部に第１受信信号を出力することによって、前記第１信号処理部が、前記第１受信信号を処理可能なように、前記第１信号処理部に前記第１受信信号を出力し得る。
また、信号分配指示部を更に備え、前記信号分配部は、複数のスイッチを有し、前記分配指示部は、前記複数のスイッチのそれぞれの開閉状態を指示するスイッチ開閉指示信号を出力し、前記信号分配部は、前記スイッチ開閉指示信号に基づいて、前記複数のスイッチの開閉することによって、前記第１信号処理部が、前記第１受信信号を処理可能なように、前記第１信号処理部に前記第１受信信号を出力し得る。
また、前記出力信号は、第２出力信号を含み、前記複数の信号処理部は、前記第２出力信号を出力する第２信号処理部を含み、前記信号分配部は、前記複数の信号送受信部のうち、前記第２出力信号を処理可能な外部信号処理部と信号の送受信が可能な少なくとも１つの信号送受信部に前記第２出力信号を出力し得る。
また、前記外部信号処理部は、第２識別データが含まれた信号を処理可能であり、前記信号分配部は、前記第２出力信号に第２識別データが含まれる場合に、前記少なくとも１つの信号送受信部に前記第２出力信号を出力することによって、前記少なくとも１つの信号送受信部に前記第２出力信号を出力し得る。
また、信号分配指示部を更に備え、前記信号分配部は、複数のスイッチを有し、前記分配指示部は、前記複数のスイッチのそれぞれの開閉状態を指示するスイッチ開閉指示信号を出力し、前記信号分配部は、前記スイッチ開閉指示信号に基づいて、前記複数のスイッチの開閉することによって、前記少なくとも１つの信号送受信部に前記第２出力信号を出力し得る。
また、前記複数の信号送受信部は、配線により形成された信号送受信用コイルであり、前記信号送受信用コイルは、誘導結合によって、外部信号送受信部との間で信号の送受信が可能である。
また、前記信号処理装置と、前記複数の外部信号送受信部である複数の信号処理装置側信号送受信部と、前記複数の信号処理装置側信号送受信部と電気的に接続された複数の信号処理部側信号送受信部と、を有するインターポーザー部と、前記複数の信号処理部側信号送受信部と非接触に信号の送受信が可能な外部信号処理部と、を備え、前記信号処理装置と前記外部信号処理部とは、前記インターポーザー部を介して、信号の送受信を行う信号処理システムに関する。
また、前記信号処理装置と、前記複数の外部信号送受信部である複数の外部信号処理部用信号送受信部を有し、前記信号処理装置と非接触に信号の送受信を行う外部信号処理部と、を備えた信号処理システムに関する。
本発明によれば、非接触に信号を送受信する信号処理装置に適した処理を行う信号処理装置を提供することができる。
本発明の実施形態の信号処理システム１を示すブロック図である。 （Ａ）〜（Ｃ）は、本発明の実施形態における送受信用コイルを説明するための図であり、（Ａ）は第１信号送受信コイル１３Ａを示した図、（Ｂ）はインターポーザー部４０の第１信号処理装置側コイル４１Ａ及び第１外部信号処理部側コイル４１Ｂを示した図、（Ｃ）は第１外部信号処理部送受信コイル２３Ａを示した図である。 本発明の実施形態の信号処理システム１を示す図であり、（Ａ）は平面図、（Ｂ）はＡ−Ａ断面図である。
以下、本発明の実施形態について、図１を参照しながら説明する。図１は、本発明の実施形態の信号処理システム１示すブロック図である。
以下の説明において、「非接触に信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触せず、且つ導電性部材（半田、導電性接着剤、ワイヤ等のいずれか一つ以上）を介さずに信号を送受信することを意味する。また、「接触して信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触して信号を送受信するか、又は導電性部材（半田、導電性接着剤、ワイヤ等）を介して信号を送受信することを意味する。
図１に示すように、信号処理システム１は、信号処理装置１０と、外部信号処理部２１と、インターポーザー部４０と、を備える。
信号処理装置１０は、信号処理部１１と、信号分配部１２と、信号送受信部としての信号送受信コイル１３と、信号分配指示部１４と、を備える。
信号処理部１１は、３つ（複数）の信号処理部、すなわち、第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃで構成されている。
信号送受信部としての信号送受信コイル１３は、３つ（複数）の信号送受信コイル、すなわち、第１信号送受信コイル１３Ａ（第１信号送受信部）、第２信号送受信コイル１３Ｂ（第２信号送受信部）及び第３信号送受信コイル１３Ｃ（第３信号送受信部）で構成される。
第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、信号分配部１２に電気的に接続されている。
第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃは、信号分配部１２に電気的に接続されている。
信号分配指示部１４は、信号分配部１２に電気的に接続されている。
外部信号処理部２１は、３つ（複数）の外部信号処理部、すなわち、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃで構成されている。第１外部信号処理部２１Ａは、第１外部信号処理部送受信コイル２３Ａに電気的に接続されており、第２外部信号処理部２１Ｂは、第２外部信号処理部送受信コイル２３Ｂに電気的に接続されており、第３外部信号処理部２１Ｃは、第３外部信号処理部送受信コイル２３Ｃに電気的に接続されている。
インターポーザー部４０は、３つ（複数）の信号経路（第１信号経路４１、第２信号経路４２及び第３信号経路４３）と、３つ（複数）の信号処理装置側送受信部としての信号処理装置側コイル（第１信号処理装置側コイル４１Ａ、第２信号処理装置側コイル４２Ａ及び第３信号処理装置側コイル４３Ａ）と、３つ（複数）の外部信号処理部側コイル（第１外部信号処理部側コイル４１Ｂ、第２外部信号処理部側コイル４２Ｂ及び第３外部信号処理部側コイル４３Ｂ）とを有している。
第１信号経路４１の一端は、第１信号処理装置側コイル４１Ａ（第１信号処理装置側送受信部）に電気的に接続されており、第１信号経路４１の他端は、第１外部信号処理部側コイル４１Ｂ（第１外部信号処理装置側送受信部）に電気的に接続されている。
第２信号経路４２の一端は、第２信号処理装置側コイル４２Ａ（第２信号処理装置側送受信部）に電気的に接続されており、第２信号経路４２の他端は、第２外部信号処理部側コイル４２Ｂ（第２外部信号処理装置側送受信部）に電気的に接続されている。
第３信号経路４３の一端は、第３信号処理装置側コイル４３Ａ（第３信号処理装置側送受信部）に電気的に接続されており、第３信号経路４３の他端は、第３外部信号処理部側コイル４３Ｂ（第３外部信号処理装置側送受信部）に電気的に接続されている。
第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、それぞれ所定の信号処理を行う信号処理部である。より具体的には、各信号処理部は、入力された信号に対して所定の処理を行ったり、入力された信号に基づいて所定の処理を行ったりする。また、各信号処理部において処理された信号は、必要に応じて出力信号として出力される。図１においては、第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、１つのパッケージ（例えば、本実施形態においては、信号処理装置１０として機能する半導体チップ。）の中に内蔵された信号処理部である。
第１信号送受信コイル１３Ａは、第１信号処理装置側コイル４１Ａとの間で、非接触に信号の送受信が可能である。より具体的には、第１信号送受信コイル１３Ａは、第１信号処理装置側コイル４１Ａとの間に生じる誘導結合によって、信号の送受信が可能である。第２信号送受信コイル１３Ｂと第２信号処理装置側コイル４２Ａとの間、及び第３信号送受信コイル１３Ｃと第３信号処理装置側コイル４３Ａとの間についても、同様である。
信号分配部１２には、複数の受信信号、すなわち、第１信号送受信コイル１３Ａが受信した第１受信信号Ｓｉｎ１、第２信号送受信コイル１３Ｂが受信した第２受信信号Ｓｉｎ２及び第３信号送受信コイル１３Ｃが受信した第３受信信号Ｓｉｎ３が入力される。また、信号分配部１２には、複数の出力信号、すなわち、第１信号処理部１１Ａが出力した第１出力信号Ｓｏｕｔ１、第２信号処理部１１Ｂが出力した第２出力信号Ｓｏｕｔ２及び第３信号処理部１１Ｃが出力した第３出力信号Ｓｏｕｔ３が入力される。
信号分配指示部１４は、信号分配部１２に対して、指示を与えるものである。信号分配部１２は、信号分配指示部１４からの指示に基づいて、動作することが可能である。なお、信号分配部１２は、信号分配指示部１４からの指示に基づかず、自律的に動作することも可能である。
信号分配部１２は、第１受信信号Ｓｉｎ１、第２受信信号Ｓｉｎ２及び第３受信信号Ｓｉｎ３を、第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃに出力可能である。また、信号分配部１２は、第１出力信号Ｓｏｕｔ１、第２出力信号Ｓｏｕｔ２及び第３出力信号Ｓｏｕｔ３を、第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃに出力可能である。
第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃは、それぞれ所定の信号処理を行う信号処理部である。より具体的には、各外部信号処理部は、入力された信号に対して所定の処理を行ったり、入力された信号に基づいて所定の処理を行ったりする。また、各外部信号処理部において処理された信号は、必要に応じて出力信号として出力される。図１においては、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃは、それぞれ独立したパッケージ（例えば、半導体チップ。）に内蔵された信号処理部である。
第１外部信号処理部送受信コイル２３Ａは、第１外部信号処理部側コイル４１Ｂとの間で、非接触に信号の送受信が可能である。より具体的には、第１外部信号処理部送受信コイル２３Ａは、第１外部信号処理部側コイル４１Ｂとの間に生じる誘導結合によって、非接触に信号の送受信が可能である。第２外部信号処理部送受信コイル２３Ｂと第２外部信号処理部側コイル４２Ｂとの間、及び第３外部信号処理部送受信コイル２３Ｃと第３外部信号処理部側コイル４２Ｃとの間についても、同様である。
本実施形態の信号処理システム１の動作の一例について、図１を参照しながら説明する。まず、信号送受信コイル１３が受信する受信信号の流れを説明する。
図１に示すように、第１信号送受信コイル１３Ａは、第１受信信号Ｓｉｎ１を受信する。第１受信信号Ｓｉｎ１は、第１外部信号処理部２１Ａから出力される信号である。第２信号送受信コイル１３Ｂは、第２受信信号Ｓｉｎ２を受信する。第２受信信号Ｓｉｎ２は、第２外部信号処理部２１Ｂから出力される信号である。第３信号送受信コイル１３Ｃは、第３受信信号Ｓｉｎ３を受信する。第３受信信号Ｓｉｎ３は、第３外部信号処理部２１Ｃから出力される信号である。
第１信号送受信コイル１３Ａが受信した第１受信信号Ｓｉｎ１は、信号分配部１２に入力される。上述したように、第１受信信号Ｓｉｎ１は、第１外部信号処理部２１Ａから出力された信号であり、第１外部信号処理部送受信コイル２３Ａ、第１外部信号処理部側コイル４１Ｂ、第１信号経路４１及び第１信号処理装置側コイル４１Ａを介して、第１信号送受信コイル１３Ａで受信される。
上述したように、信号分配部１２は、第１受信信号Ｓｉｎ１を第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃのいずれにも出力可能な構成となっている。本実施形態においては、信号分配部１２は、第１受信信号Ｓｉｎ１を第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃのいずれにも出力する。
第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、特定の規格に対応した信号処理部であり、入力された信号が、規格化された信号である場合に、入力された信号に対して所定の処理を行ったり、入力された信号に基づいて所定の処理を行ったりする。また、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃも、当該特定の規格に対応した信号処理部であり、規格化された信号を出力する。
例えば、第１信号処理部１１Ａは、入力された信号に第１識別データＲｉｄ１が含まれている場合、入力された信号を処理し、入力された信号に第１識別データＲｉｄ１が含まれていない場合、入力された信号を処理しないように構成されている。同様に、第２信号処理部１１Ｂは、入力された信号に所定の識別データである第２識別データＲｉｄ２が含まれている場合、入力された信号を処理し、入力された信号に第２識別データＲｉｄ２が含まれていない場合、入力された信号を処理しないように構成されている。同様に、第３信号処理部１１Ｃは、入力された信号に所定の識別データである第３識別データＲｉｄ３が含まれている場合、入力された信号を処理し、入力された信号に第３識別データＲｉｄ３が含まれていない場合、入力された信号を処理しないように構成されている。
第１受信信号Ｓｉｎ１には、第１識別データＲｉｄ１が含まれている。第１受信信号Ｓｉｎ１には、第２識別データＲｉｄ２及び第３識別データＲｉｄ３は含まれていない。そのため、第１信号処理部１１Ａは、入力された第１受信信号Ｓｉｎ１を処理する。また、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、入力された第１受信信号Ｓｉｎ１を処理しない。なお、第１受信信号Ｓｉｎ１には、第２識別データＲｉｄ２及び／又は第３識別データＲｉｄ３も含まれていてもよい。この場合、第２信号処理部１１Ｂ及び／又は第３信号処理部１１Ｃは、第１受信信号Ｓｉｎ１を処理することになる。
このように、信号分配部１２は、第１信号処理部１１Ａが、第１受信信号Ｓｉｎ１を処理可能なように、第１信号処理部１１Ａに第１受信信号Ｓｉｎを出力する。
以上の説明においては、第１受信信号Ｓｉｎ１が、第１信号送受信コイル１３Ａで受信される場合について説明した。しかし、第１受信信号Ｓｉｎ１は、第２信号送受信コイル１３Ｂや第３信号送受信コイル１３Ｃで受信される信号であってもよいことは明らかである。すなわち、第１受信信号Ｓｉｎ１を出力する第１外部信号処理部２１Ａの位置が、第２外部信号処理部２１Ｂ又は第３外部信号処理部２１Ｃの位置と入れ替わり、第１受信信号Ｓｉｎ１が第２外部信号処理部側コイル４２Ｂ又は第３外部信号処理部側コイル４３Ｂを介して出力され、第２信号送受信コイル１３Ｂ又は第３信号送受信コイル１３Ｃで受信されるようになっても、信号分配部１２は、第１信号処理部１１Ａが、第１受信信号Ｓｉｎ１を処理可能なように、第１信号処理部１１Ａに第１受信信号Ｓｉｎを出力できる。
よって、特定の規格化された信号（第１受信信号Ｓｉｎ１）を出力する外部信号処理部（第１外部信号処理部２１Ａ）が、特定の信号送受信部（第１外部信号処理部側コイル４１Ｂ）と信号の送受信を行う必要はなく、いずれの信号送受信部（第１外部信号処理部側コイル４１Ｂ、第２外部信号処理部側コイル４２Ｂ及び第３外部信号処理部側コイル４３Ｂ）と信号の送受信を行ってもよい。そのため、本実施形態の信号処理装置１０は、外部信号処理部の配置の自由度を向上させるという効果を奏する。この様に、信号処理装置１０は、非接触に信号を送受信するに適した処理をする装置である。なお、この効果は、本実施形態の信号処理装置１０が非接触に信号を送受信するものであることに起因する効果である。
通常の信号処理装置（信号端子と外部端子とが接触して信号を送受信する信号処理装置）の場合、信号端子に接続される信号処理装置内の配線は、信号の周波数等に応じたインピーダンス整合が必要である。そのため、任意の外部処理装置を任意の信号端子に接続することは不可能である。インピーダンス整合に適合しない信号を出力する外部信号処理装置が接続された場合、信号の反射等が発生し、信号処理装置と外部信号処理装置とは、信号の送受信を行うことができなくなってしまうからである。一方、本実施形態の信号処理装置１０は、非接触で信号の送受信を行うため、この様なインピーダンス整合が不要である（又は、通常の信号処理装置に比べて、インピーダンス整合の精度が緩和されている）。そのため、本実施形態の信号処理装置１０は、外部信号処理部の配置の自由度を向上させるという効果を奏するのである。
また、以上の説明では、第１受信信号Ｓｉｎ１について説明したが、第２受信信号Ｓｉｎ２及び第３受信信号Ｓｉｎ３についても同様の説明が可能である。すなわち、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃの位置は、相互に入れ替え可能である。
次に、信号処理部１１が出力する出力信号の流れを説明する。
図１に示すように、第１信号処理部１１Ａは、第１出力信号Ｓｏｕｔ１を出力する。第２信号処理部１１Ｂは、第２出力信号Ｓｏｕｔ２を出力する。第３信号処理部１１Ｃは、第３出力信号Ｓｏｕｔ３を出力する。第２信号処理部１１Ｂが出力した第２出力信号Ｓｏｕｔ２は、信号分配部１２に入力される。
上述したように、信号分配部１２は、第２出力信号Ｓｏｕｔ２を第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃのいずれにも出力可能な構成となっている。本実施形態においては、第２出力信号Ｓｏｕｔ２は、第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃのいずれにも出力される。
そのため、第２出力信号Ｓｏｕｔ２は、第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃから出力される。第２信号送受信コイル１３Ｂから出力された第２出力信号Ｓｏｕｔ２は、第２信号処理装置側コイル４２Ａ、第２信号経路４２、第２外部信号処理部側コイル４２Ｂ及び第２外部信号処理部送受信コイル２３Ｂを介して、第２外部信号処理部２１Ｂに受信される。第２出力信号Ｓｏｕｔ２は、第１信号送受信コイル１３Ａ及び第３信号送受信コイル１３Ｃからも出力されるため、第１外部信号処理部２１Ａ及び第３外部信号処理部２１Ｃにも受信される。
上述したように、第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、特定の規格に対応した信号処理部であり、規格化された信号を出力する。また、また、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃも、当該特定の規格に対応した信号処理部であり、入力された信号が、規格化された信号である場合に、入力された信号に対して所定の処理を行ったり、入力された信号に基づいて所定の処理を行ったりする。
例えば、第１外部信号処理部２１Ａは、入力された信号に第１識別データＲｉｄ１が含まれている場合、入力された信号を処理し、入力された信号に第１識別データＲｉｄ１が含まれていない場合、入力された信号を処理しないように構成されている。同様に、第２外部信号処理部２１Ｂは、入力された信号に所定の識別データである第２識別データＲｉｄ２が含まれている場合、入力された信号を処理し、入力された信号に第２識別データＲｉｄ２が含まれていない場合、入力された信号を処理しないように構成されている。同様に、第３外部信号処理部２１Ｃは、入力された信号に所定の識別データである第３識別データＲｉｄ３が含まれている場合、入力された信号を処理し、入力された信号に第３識別データＲｉｄ３が含まれていない場合、入力された信号を処理しないように構成されている。
第２出力信号Ｓｏｕｔ２には、第２識別データＲｉｄ２が含まれている。第２出力信号Ｓｏｕｔ２には、第１識別データＲｉｄ１及び第３識別データＲｉｄ３は含まれていない。そのため、第２外部信号処理部２１Ｂは、入力された第２出力信号Ｓｏｕｔ２を処理する。また、第１外部信号処理部２１Ａ及び第３外部信号処理部２１Ｃは、入力された第２出力信号Ｓｏｕｔ２を処理しない。なお、第２出力信号Ｓｏｕｔ２には、第１識別データＲｉｄ１及び／又は第３識別データＲｉｄ３が含まれていてもよい。この場合、第１外部信号処理部２１Ａ及び／又は第３外部信号処理部２１Ｃは、第２出力信号Ｓｏｕｔ２を処理することになる。
このように、信号分配部１２は、複数の信号送受信部のうち、第２出力信号Ｓｏｕｔ２を処理可能な第２外部信号処理部２１Ｂと信号の送受信が可能な少なくとも１つの信号送受信部である第２信号送受信コイル１３Ｂに第２出力信号Ｓｏｕｔ２を出力する。
以上の説明においては、第２出力信号Ｓｏｕｔ２が、第２信号送受信コイル１３Ｂに出力される場合について説明した。しかし、第２出力信号Ｓｏｕｔ２は、第１信号送受信コイル１３Ａや第３信号送受信コイル１３Ｃに出力される信号であってもよいことは明らかである。すなわち、第２出力信号Ｓｏｕｔ２を処理可能な第２外部信号処理部２１Ｂの位置が、第１外部信号処理部２１Ａ又は第３外部信号処理部２１Ｃの位置と入れ替わり、第２出力信号Ｓｏｕｔ２が第１信号送受信コイル１３Ａ又は第３信号送受信コイル１３Ｃを介して出力され、第１信号処理装置側コイル４１Ａ又は第３信号処理装置側コイル４３Ａで受信されるようになっても、信号分配部１２は、複数の信号送受信部のうち、第２出力信号Ｓｏｕｔ２を処理可能な第２外部信号処理部２１Ｂと信号の送受信が可能な少なくとも１つの信号送受信部（第１信号送受信コイル１３Ａ又は第３信号送受信コイル１３Ｃ）に第２出力信号Ｓｏｕｔ２を出力することができる。
よって、特定の規格化された信号（第２出力信号Ｓｏｕｔ２）を受信する外部信号処理部（第２外部信号処理部２１Ｂ）が、特定の信号送受信部（第２外部信号処理部側コイル４２Ｂ）と信号の送受信を行う必要がなくなるため、本実施形態の信号処理装置１０は、外部信号処理部の配置の自由度を向上させるという効果を奏する。この様に、信号処理装置１０は、非接触に信号を送受信するに適した処理をものである。なお、この効果は、本実施形態の信号処理装置１０が非接触に信号を送受信するものであることに起因する効果である。この理由は、上述した第１受信信号Ｓｉｎ１における説明と同様である。
以上説明したように、本実施形態の信号処理システム１においては、信号処理装置１０と外部信号処理部２１（第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃ）とは、インターポーザー部４０を介して、信号の送受信を行っている。
次に、信号処理装置１０、外部信号処理部２１及びインターポーザー部４０における信号送受信用コイルの構成について、図２を参照しながら説明する。図２は、本発明の実施形態における送受信用コイルを説明するための図であり、（Ａ）は第１信号送受信コイル１３Ａを示した図、（Ｂ）はインターポーザー部４０の第１信号処理装置側コイル４１Ａ及び第１外部信号処理部側コイル４１Ｂを示した図、（Ｃ）は第１外部信号処理部送受信コイル２３Ａを示した図である。
図２（Ａ）に示すように、第１信号送受信コイル１３Ａは、配線１３Ａ１と、配線１３Ａ１の一端に配線によって形成された一巻きのコイル１３Ａ２と、で構成される。また、配線１３Ａ１の他端は、ビアホール１３Ａ３に接続されている。なお、図２（Ａ）に示すように、第１信号送受信コイル１３Ａの近傍には、同様の構成を有する３つ（複数）の信号送受信コイルが配置されている。また、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃも同様の構成を有する。
図２（Ｂ）に示すように、第１信号処理装置側コイル４１Ａ及び第１外部信号処理部側コイル４１Ｂは、配線によって形成された第１信号経路４１と、配線によって形成された一巻きのコイル４１Ａ１，４１Ｂと、で構成される。なお、図２（Ｂ）に示すように、第１信号処理装置側コイル４１Ａ及び第１外部信号処理部側コイル４１Ｂの近傍には、同様の構成を有する３つ（複数）の信号受信コイルが配置されている。また、第２信号処理装置側コイル４２Ａ及び第２外部信号処理部側コイル４２Ｂ並びに第３信号処理装置側コイル４３Ａ及び第３外部信号処理部側コイル４３Ｂも同様の構成を有する。
図２（Ｃ）に示すように、第１外部信号処理部送受信コイル２３Ａは、配線２３Ａ１と、配線の一端に配線２３Ａ１によって形成された一巻きのコイル２３Ａ２と、で構成される。また、配線２３Ａ１の他端は、ビアホール２３Ａ３に接続されている。なお、図２（Ｃ）に示すように、第１外部信号処理部送受信コイル２３Ａの近傍には、同様の構成を有する３つ（複数）の信号送受信コイルが配置されている。また、第２外部信号処理部送受信コイル２３Ｂ及び第３外部信号処理部送受信コイル２３Ｃも同様の構成を有する。
次に、信号処理装置１０、外部信号処理部２１及びインターポーザー部４０の配置について、図３を参照しながら説明する。図３は、本発明の実施形態の信号処理システム１を示す図であり、（Ａ）は平面図、（Ｂ）はＡ−Ａ断面図である。
図３（Ａ）及び図３（Ｂ）に示すように、信号処理装置１０とインターポーザー部４０とは、信号処理装置１０における信号送受信コイル１３（第１信号送受信コイル１３Ａ〜第３信号送受信コイル１３Ｃ）と、インターポーザー部４０における信号処理装置側コイル（第１信号処理装置側コイル４１Ａ〜第３信号処理装置側コイル４３Ａ）とが、対向するようにして配置されている。なお、図３（Ｂ）に示すように、信号送受信コイル１３（第１信号送受信コイル１３Ａ〜第３信号送受信コイル１３Ｃ）と信号処理装置側コイル（第１信号処理装置側コイル４１Ａ〜第３信号処理装置側コイル４３Ａ）とは、離れており、接触していない。信号送受信コイル１３（第１信号送受信コイル１３Ａ〜第３信号送受信コイル１３Ｃ）と信号処理装置側コイル（第１信号処理装置側コイル４１Ａ〜第３信号処理装置側コイル４３Ａ）とは、誘導結合によって、信号の送受信を行うことが可能である。
また、外部信号処理部２１とインターポーザー部４０とは、外部信号処理部２３（第１外部信号処理部送受信コイル２３Ａ〜第３外部信号処理部送受信コイル２３Ｃ）と外部信号処理部側コイル４１Ｂ〜４３Ｂとが、対向するように配置されている。なお、図３（Ｂ）に示すように、外部信号処理部２３（第１外部信号処理部送受信コイル２３Ａ〜第３外部信号処理部送受信コイル２３Ｃ）と外部信号処理部側コイル（第１外部信号処理部側コイル４１Ｂ〜第３外部信号処理部側コイル４３Ｂ）とは、離れており、接触していない。外部信号処理部２３（第１外部信号処理部送受信コイル２３Ａ〜第３外部信号処理部送受信コイル２３Ｃ）と、外部信号処理部側コイル（第１外部信号処理部側コイル４１Ｂ〜第３外部信号処理部側コイル４３Ｂ）とは、誘導結合によって、信号の送受信を行うことが可能である。
なお、本実施形態において、信号分配部１２は、第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃのいずれにも第１受信信号Ｓｉｎ１を出力していたが、これに限定されない。信号分配部１２は、第１受信信号Ｓｉｎ１に第１識別データＲｉｄ１が含まれている場合、第１受信信号Ｓｉｎ１を第１信号処理部１１Ａに出力し、第１受信信号Ｓｉｎ１に第１識別データＲｉｄ１が含まれていない場合、第１受信信号Ｓｉｎ１を第１信号処理部１１Ａに出力しないものであってもよい。この場合、信号分配部１２は、第１受信信号Ｓｉｎ１に第１識別データＲｉｄ１が含まれる場合に、第１信号処理部１１Ａに第１受信信号Ｓｉｎ１を出力することによって、第１信号処理部１１Ａが、第１受信信号Ｓｉｎ１を処理可能なように、第１信号処理部１１Ａに第１受信信号Ｓｉｎ１を出力することになる。
また、信号分配部１２は、第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃのいずれにも第２出力信号Ｓｏｕｔ２を出力していたが、これに限定されない。信号分配部１２は、第２出力信号Ｓｏｕｔ２に第２識別データＲｉｄ２が含まれている場合、第２出力信号Ｓｏｕｔ２を、第２信号送受信コイル１３Ｂに出力し、第２出力信号Ｓｏｕｔ２に第２識別データＲｉｄ２が含まれていない場合、第２出力信号Ｓｏｕｔ２を、第２信号送受信コイル１３Ｂに出力しないものであってもよい。この場合、信号分配部１２は、第２出力信号Ｓｏｕｔ２に第２識別データＲｉｄ２が含まれる場合に、第２信号送受信コイル１３Ｂに第２出力信号Ｓｏｕｔ２を出力することによって、第２外部信号処理部２１Ｂが、第２出力信号Ｓｏｕｔ２を処理可能なように、第２信号送受信コイル１３Ｂに第２出力信号Ｓｏｕｔ２を出力することになる。
また、信号分配部１２は、複数のスイッチで構成されたものであってもよい。そして、信号分配指示部１４は、当該複数のスイッチのそれぞれの開閉状態を指示するスイッチ開閉信号を出力するものであってよい。
この場合、信号分配部１２は、信号分配指示部１４から出力されるスイッチ開閉指示信号に基づいて、複数のスイッチを開閉することによって、第１信号処理部１１Ａが、第１受信信号Ｓｉｎ１を処理可能なように、第１信号処理部１１Ａに第１受信信号Ｓｉｎ１を出力することになる。
更に、信号分配部１２は、信号分配指示部１４から出力されるスイッチ開閉指示信号に基づいて、複数のスイッチを開閉することによって、第２外部信号処理部２１Ｂが、第２出力信号Ｓｏｕｔ２を処理可能なように、第２信号送受信コイル１３Ｂに第２出力信号Ｓｏｕｔ２を出力することになる。
また、本実施形態の信号処理システム１においては、信号処理装置１０と外部信号処理部２１（第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃ）とは、インターポーザー部４０を介して、信号の送受信を行っていたが、これに限定されない。信号処理装置１０と外部信号処理部２１（第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃ）とは、インターポーザー部４０を介さずに、非接触に信号の送受信を行ってもよい。すなわち、信号処理装置１０の信号送受信コイル１３（第１信号送受信コイル１３Ａ、第２信号送受信コイル１３Ｂ及び第３信号送受信コイル１３Ｃ）と、外部信号処理部用送受信部（第１外部信号処理部送受信コイル２３Ａ、第２外部信号処理部送受信コイル２３Ｂ及び第３外部信号処理部送受信コイル２３Ｃ）とが、非接触に信号を送受信してもよい。
また、本実施形態におけるコイルは、図２に示したような一巻きのコイルであったが、複数巻きのコイルであってもよい。
また、本実施形態において、非接触な信号の送受信は、コイル間の誘導結合が利用されていたが、これに限定されない。非接触な信号の送受信は、コイル間の磁気共鳴が利用されていた非接触な信号の送受信であってもよいし、光信号や音波信号が利用された非接触な信号の送受信であってもよい。
また、本実施形態において、信号処理部１１及び外部信号処理部２１は、３つであったが、これに限定されない。１つ又は複数であればよい。また、本実施形態において、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃは、独立したパッケージに内蔵されていたが、これに限定されない。第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃの一部、又は全部が１つのパッケージに内蔵されていてもよい。また、第１信号処理部１１Ａ、第２信号処理部１１Ｂ及び第３信号処理部１１Ｃは、互いに異なる機能を有する信号処理部であってもよいし、一部又は全部が同じ機能を有する威信号処理部であってもよい。また、第１外部信号処理部２１Ａ、第２外部信号処理部２１Ｂ及び第３外部信号処理部２１Ｃは、互いに異なる機能を有する信号処理部であってもよいし、一部又は全部が同じ機能を有する信号処理部であってもよい。
また、本実施形態において、信号送受信コイル、信号経路及び外部信号送受信コイルは、３つ（３組）設けられていたが、これに限定されない。信号送受信コイル、信号経路及び外部信号送受信コイルは、何個又は何本設けられていてもよいし、何組設けられていてもよい。
１ 信号処理システム
１０ 信号処理装置
１１ 信号処理部
１１Ａ 第１信号処理部
１１Ｂ 第２信号処理部
１１Ｃ 第３信号処理部
１２ 信号分配部
１３ 信号送受信コイル（信号送受信部）
１３Ａ 第１信号送受信コイル（第１信号送受信部）
１３Ｂ 第２信号送受信コイル（第２信号送受信部）
１３Ｃ 第３信号送受信コイル（第３信号送受信部）
１４ 信号分配指示部
２１ 外部信号処理部
２１Ａ 第１外部信号処理部
２１Ｂ 第２外部信号処理部
２１Ｃ 第３外部信号処理部
２３ 外部信号処理部送受信部
２３Ａ 第１外部信号処理部送受信コイル（第１外部信号処理部送受信部）
２３Ｂ 第２外部信号処理部送受信コイル（第２外部信号処理部送受信部）
２３Ｃ 第３外部信号処理部送受信コイル（第３外部信号処理部送受信部）
４０ インターポーザー部
４１ 第１信号経路
４１Ａ 第１信号処理装置側コイル（信号処理装置側送受信部）
４１Ｂ 第１外部信号処理部側コイル
４２ 第２信号経路
４２Ａ 第２信号処理装置側コイル（信号処理装置側送受信部）
４２Ｂ 第２外部信号処理部側コイル
４３ 第３信号経路
４３Ａ 第３信号処理装置側コイル（信号処理装置側送受信部）
４３Ｂ 第３外部信号処理部側コイル
３４ ブリッジ信号分配指示部

Ｓｉｎ１ 第１受信信号
Ｓｉｎ２ 第２受信信号
Ｓｉｎ３ 第３受信信号
Ｓｏｕｔ１ 第１出力信号
Ｓｏｕｔ２ 第２出力信号
Ｓｏｕｔ３ 第３出力信号

Claims (10)

  1. 複数の信号送受信部と、
    複数の信号処理部と、
    前記複数の信号送受信部と電気的に接続され、且つ前記複数の信号処理部と電気的に接続された信号分配部と、を備えた信号処理装置であって、
    それぞれの前記複数の信号送受信部は、前記信号処理装置の外部にある複数の信号処理装置側信号送受信部との間で、非接触に信号の送受信が可能であり、
    それぞれの前記複数の信号送受信部が受信する受信信号は、前記信号分配部に入力され、
    それぞれの前記複数の信号処理部が出力する出力信号は、前記信号分配部に入力され、
    前記信号分配部は、前記受信信号をそれぞれの前記複数の信号処理部に出力可能であり、且つ前記出力信号をそれぞれの前記複数の信号送受信部に出力可能であり、
    前記複数の信号送受信部のそれぞれは、４つの第１のコイルを有し、前記第１のコイルのそれぞれは、配線によって形成された一巻きのコイルである、
    信号処理装置。
  2. 前記受信信号は、第１受信信号を含み、
    前記複数の信号処理部は、第１信号処理部を含み、
    前記信号分配部は、前記第１信号処理部が、前記第１受信信号を処理可能なように、前記第１信号処理部に前記第１受信信号を出力する
    請求項１に記載された信号処理装置。
  3. 前記第１信号処理部は、所定の識別データが含まれた信号を処理可能であり、
    前記信号分配部は、前記第１受信信号に前記所定の識別データが含まれる場合に、前記第１信号処理部に第１受信信号を出力することによって、前記第１信号処理部が、前記第１受信信号を処理可能なように、前記第１信号処理部に前記第１受信信号を出力する
    請求項２に記載の信号処理装置。
  4. 信号分配指示部を更に備え、
    前記信号分配部は、複数のスイッチを有し、
    前記信号分配指示部は、前記複数のスイッチのそれぞれの開閉状態を指示するスイッチ開閉指示信号を出力し、
    前記信号分配部は、前記スイッチ開閉指示信号に基づいて、前記複数のスイッチの開閉することによって、前記第１信号処理部が、前記第１受信信号を処理可能なように、前記第１信号処理部に前記第１受信信号を出力する
    請求項２に記載の信号処理装置。
  5. 前記出力信号は、第１出力信号を含み、
    前記複数の信号処理部は、前記第１出力信号を出力する第１信号処理部を含み、
    前記信号分配部は、前記複数の信号送受信部のうち、前記第１出力信号を処理可能な外部信号処理部と信号の送受信が可能な少なくとも１つの信号送受信部に前記第１出力信号を出力する
    請求項１に記載された信号処理装置。
  6. 前記外部信号処理部は、所定の識別データが含まれた信号を処理可能であり、
    前記信号分配部は、前記第１出力信号に前記所定の識別データが含まれる場合に、前記少なくとも１つの信号送受信部に前記第１出力信号を出力することによって、前記少なくとも１つの信号送受信部に前記第１出力信号を出力する
    請求項５に記載の信号処理装置。
  7. 信号分配指示部を更に備え、 前記信号分配部は、複数のスイッチを有し、
    前記信号分配指示部は、前記複数のスイッチのそれぞれの開閉状態を指示するスイッチ開閉指示信号を出力し、
    前記信号分配部は、前記スイッチ開閉指示信号に基づいて、前記複数のスイッチの開閉することによって、前記少なくとも１つの信号送受信部に前記第１出力信号を出力する
    請求項５に記載の信号処理装置。
  8. 前記複数の信号送受信部は、配線により形成された信号送受信用コイルであり、前記信号送受信用コイルは、誘導結合によって、前記複数の信号処理装置側信号送受信部との間で信号の送受信が可能である
    請求項１〜７のいずれかの請求項に記載の信号処理装置。
  9. 請求項１〜８のいずれかに記載の信号処理装置と、
    前記複数の信号処理装置側信号送受信部と、前記複数の信号処理装置側信号送受信部と電気的に接続された複数の信号処理部側信号送受信部と、を有するインターポーザー部と、
    前記複数の信号処理部側信号送受信部と非接触に信号の送受信が可能な外部信号処理部と、
    を備え、
    前記信号処理装置と前記外部信号処理部とは、前記インターポーザー部を介して、信号の送受信を行い、
    前記複数の信号処理装置側信号送受信部のそれぞれは、４つの第２のコイルを有し、前記第２のコイルのそれぞれは、配線によって形成された一巻きのコイルであり、
    前記複数の信号処理部側信号送受信部のそれぞれは、４つの第３のコイルを有し、前記第３のコイルのそれぞれは、配線によって形成された一巻きのコイルである、
    信号処理システム。
  10. 請求項１〜８のいずれかに記載の信号処理装置と、
    前記複数の信号処理装置側信号送受信部である複数の外部信号処理部用信号送受信部を有し、前記信号処理装置と非接触に信号の送受信を行う外部信号処理部と、
    を備えた信号処理システム。
JP2017500229A 2015-02-19 2015-02-19 信号処理装置 Expired - Fee Related JP6475817B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/054677 WO2016132518A1 (ja) 2015-02-19 2015-02-19 信号処理装置

Publications (2)

Publication Number Publication Date
JPWO2016132518A1 JPWO2016132518A1 (ja) 2017-12-07
JP6475817B2 true JP6475817B2 (ja) 2019-02-27

Family

ID=56692707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500229A Expired - Fee Related JP6475817B2 (ja) 2015-02-19 2015-02-19 信号処理装置

Country Status (4)

Country Link
US (1) US20180025189A1 (ja)
EP (1) EP3261263A4 (ja)
JP (1) JP6475817B2 (ja)
WO (1) WO2016132518A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113708788B (zh) * 2021-09-09 2023-03-10 烟台玄同微动力科技有限公司 一种矿用本安型5g信号收发装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0704928A3 (en) * 1994-09-30 1998-08-05 HID Corporation RF transponder system with parallel resonant interrogation and series resonant response
US5701037A (en) * 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
JP4517674B2 (ja) * 2004-02-25 2010-08-04 パナソニック株式会社 無線通信媒体処理装置
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
JP4982778B2 (ja) * 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
JP5433199B2 (ja) * 2008-10-21 2014-03-05 学校法人慶應義塾 電子回路
JP5216532B2 (ja) * 2008-10-30 2013-06-19 株式会社日立製作所 半導体集積回路
JP5724349B2 (ja) * 2010-12-13 2015-05-27 大日本印刷株式会社 通信システム、中継通信装置、中継通信装置及び電磁誘導通信装置の組み合わせ、電磁誘導通信装置、情報記憶媒体
US9680219B2 (en) * 2012-05-21 2017-06-13 Qualcomm Incorporated Antenna switching devices, systems, and methods
WO2014083780A1 (ja) * 2012-11-29 2014-06-05 パナソニック株式会社 通信装置、通信装置を有するルータ、バスシステム、およびバスシステムを有する半導体回路の回路基板

Also Published As

Publication number Publication date
WO2016132518A1 (ja) 2016-08-25
US20180025189A1 (en) 2018-01-25
EP3261263A1 (en) 2017-12-27
JPWO2016132518A1 (ja) 2017-12-07
EP3261263A4 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
US8648614B2 (en) Electronic circuit testing apparatus
CN105264785B (zh) 极高频率通信芯片
US20150235061A1 (en) Tag reading apparatus and method, tag identification system
JP6475817B2 (ja) 信号処理装置
CN104350679A (zh) 阻抗匹配装置及方法
JP6484310B2 (ja) テスト用回路板及びその操作方法
KR20080053947A (ko) 차동 신호 전송 장치, 차동 신호 수신 장치
CN108604586B (zh) 半导体装置
JP6475818B2 (ja) 信号ブリッジ装置
CN107709939A (zh) 物位开关的或与物位开关有关的改进
JP2008219873A5 (ja)
JP6112055B2 (ja) アンテナ装置
US9964555B2 (en) Field device for determining or monitoring a physical or chemical process variable in automation technology
KR101123334B1 (ko) 입출력 장치 및 그 제어 방법
JP2021074162A5 (ja)
JP2008292362A (ja) センシングシステム
JP5630493B2 (ja) フロントエンドデバイス
JP5001973B2 (ja) 差動通信用プリント基板
EP3654230B1 (en) Sequential dual protocol rfid reader
US11316339B2 (en) Electronic device configuration
KR20140107708A (ko) 기능이 향상된 임피던스 매칭 장치
JP3616306B2 (ja) 半導体集積回路
KR20100091827A (ko) 안테나 선별 기능을 갖는 ｒｆｉｄ 리더기
US8212586B2 (en) Universal pinout for both receiver and transceiver with loopback
US9344076B2 (en) Bypass circuits and network security devices using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190201

R150 Certificate of patent or registration of utility model

Ref document number: 6475817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees