CN108604586B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108604586B
CN108604586B CN201680081551.2A CN201680081551A CN108604586B CN 108604586 B CN108604586 B CN 108604586B CN 201680081551 A CN201680081551 A CN 201680081551A CN 108604586 B CN108604586 B CN 108604586B
Authority
CN
China
Prior art keywords
transmitting
transceiver
coil
memory chips
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680081551.2A
Other languages
English (en)
Other versions
CN108604586A (zh
Inventor
小川尚记
上田利次
山口和央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Priority to CN202111283527.6A priority Critical patent/CN114121895A/zh
Publication of CN108604586A publication Critical patent/CN108604586A/zh
Application granted granted Critical
Publication of CN108604586B publication Critical patent/CN108604586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H04B5/26—
    • H04B5/43—
    • H04B5/48—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

本发明涉及一种半导体装置，其具有：多个存储器芯片，其分别具有第1收发线圈、第1引线以及第1收发电路并层叠起来，所述第1收发线圈用于通过电感耦合进行通信，所述第1引线从第1收发线圈的两端引出，所述第1收发电路与第1引线连接并在与第1收发线圈之间进行信号的输入输出；以及中介层，其配置在多个存储器芯片的层叠方向的一端，按多个存储器芯片的每一个具有：第2收发线圈，其通过电感耦合与第1收发线圈进行耦合；第2引线，其从第2收发线圈的两端引出；以及第2收发电路，其与第2引线连接并在与第2收发线圈之间进行信号的输入输出，在多个存储器芯片中，在俯视时，多个第1收发电路配置在彼此重叠的位置，在这些第1收发电路的周围，第1收发线圈配置在彼此不重叠的位置。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，具体而言涉及层叠有半导体芯片的层叠型的半导体装置。
背景技术
为了满足大规模集成电路(Large Scale Integration：LSI)的高集成化和大容量化的要求，三维地层叠多个半导体芯片。
三维安装技术中存在一种硅通孔技术(Through-Silicon-Via，TSV)。在该方法中，在半导体芯片上设置微小的孔而形成贯穿电极，用布线在上下方向上将芯片互相连接。但是，由于TSV需要机械加工技术，所以每个芯片的制造成本高，而且，存在起因于应力、热等的机械连接不良等问题。
作为三维安装技术的其它方法，存在利用电感耦合的技术(ThruChip Interface，TCI：ThruChip接口)。在TCI中，利用发送线圈与接收线圈之间的电感耦合，在层叠的芯片之间进行数据通信(例如，参照专利文献1。)。
在TCI中，层叠的芯片之间的电感耦合接口由收发线圈之间的电感耦合、和对数据通信进行处理的收发电路而构成。在发送电路中，当将发送数据转换为电流，被转换的发送电流流过发送线圈时，根据发送电流的变化，在接收线圈感应出接收电压。这样一来，用接收电路检测感应电压而将发送数据复原。TCI中的收发线圈是在半导体集成电路的制造过程中用金属布线制成的，不需要机械加工技术。因此，与TSV相比，TCI在成本上是有优势的，此外还能够消除由于机械连接引起的可靠性的问题。
现有技术文献
专利文献
专利文献1：日本特开2005-228981号公报。
发明内容
发明要解决的课题
为了实现高性能且低功率的超级计算机，需要在使半导体集成电路小型化的同时，集成度提高至比以往更好。本发明是鉴于这方面而完成的。即，本发明的目的在于提供一种在利用了TCI的进行三维安装的半导体装置中通过在各半导体芯片高效地配置收发线圈和收发电路、从而能够实现小型化以及高集成化的半导体装置。
本发明的其它目的和优点从以下的记载得以明确。
用于解决课题的方案
(1)本发明的一个方式涉及一种半导体装置，其具有：
多个存储器芯片，其分别具有第1收发线圈、第1引线以及第1收发电路并层叠起来，所述第1收发线圈用于通过电感耦合进行通信，所述第1引线是从第1收发线圈的两端引出，所述第1收发电路与第1引线连接并在与第1收发线圈之间进行信号的输入输出；以及
中介层，其配置在多个存储器芯片的层叠方向的一端，按多个存储器芯片的每一个具有：第2收发线圈，其通过电感耦合与第1收发线圈耦合；第2引线，其从第2收发线圈的两端引出；以及第2收发电路，其与所述第2引线连接并在与第2收发线圈之间进行信号的输入输出，
多个存储器芯片具有以下结构：在俯视时，多个第1收发电路配置在彼此重叠的位置，在这些第1收发电路的周围，第1收发线圈配置在彼此不重叠的位置。
(2)本发明的其它方式涉及(1)所述的半导体装置，其中，
所述第1收发线圈在俯视时对称地配置在所述第1收发电路的周围。
(3)本发明的其它方式涉及(1)所述的半导体装置，其中，
第1引线的长度在多个存储器芯片之间是相等的。
(4)本发明的其它方式涉及(1)所述的半导体装置，其中，
第2收发线圈的中心轴分别与对应的第1收发线圈的中心轴一致。
(5)本发明的其它方式涉及(1)所述的半导体装置，其中，
在每个存储器芯片配置的第2引线均为相等的长度。
(6)本发明的其它方式涉及(1)所述的半导体装置，其中，
中介层为在层叠的多个存储器芯片中位于层叠方向的一端的存储器芯片。
(7)本发明的其它方式涉及(1)所述的半导体装置，其中，
多个存储器芯片被分为多个组单元，构成各组单元的存储器芯片的第1收发线圈、第1引线、以及第1收发电路分别配置在俯视时彼此重叠的位置。
(8)本发明的其它方式涉及(7)所述的半导体装置，其中，
存储器芯片分别具有：运算电路，其输出彼此不同的识别号码；以及比较电路，其将识别码与用于存储器芯片选择的地址进行比较，从而检测是否一致，地址的信号线在全部的存储器芯片之间是共同的。
(9)本发明的其它方式涉及(8)所述的半导体装置，其中，中介层生成地址并输出。
发明效果
根据本发明，提供一种将收发线圈和收发电路高效率地配置在各半导体芯片从而能够实现小型化和高集成化的半导体装置。
附图说明
图1为表示实施方式1中的半导体装置的一个例子的局部剖视图。
图2为示意地表示实施方式1中的中介层和层叠DRAM的结构的立体图。
图3为产生电感耦合的收发线圈的示意图的一个例子。
图4(A)～(D)为实施方式1的存储器芯片的示意性局部俯视图。
图5为实施方式1的中介层的示意性局部俯视图。
图6为表示实施方式2中的半导体装置的一个例子的局部剖视图。
图7为实施方式2中的层叠DRAM的剖视示意图。
图8为示意地表示实施方式3中的中介层和层叠DRAM的结构的立体图。
图9(A)～(D)为实施方式3的存储器芯片的示意性局部俯视图。
图10为实施方式3的中介层的示意性局部俯视图。
图11为将图10的a-a线投影到图8的存储器芯片而成的剖视示意图。
图12为将图10的b-b线投影到图8的存储器芯片而成的剖视示意图。
图13为实施方式3中的芯片选择电路的结构图。
具体实施方式
实施方式1
图1为表示本实施方式的半导体装置的一个例子的局部剖视图。在图1的半导体装置1中，在基板5上经由焊料球6安装了处理器2。此外，在基板5上设置有在与基板5垂直的方向上层叠了DRAM(Dynamic Random Access Memory：动态随机存取存储器)的存储器芯片11～14的层叠结构(层叠DRAM4)。在层叠DRAM4中的存储器芯片的层叠方向的一端、即存储器芯片11上配置有中介层3。通过设置中介层3，能够防止由处理器2产生的热对DRAM的工作带来不良影响。另外，半导体装置1例如能够设为在处理器2的周围配置有多个由中介层3和层叠DRAM4构成的结构体的结构。层叠通过熔融接合(Fusion Bonding)来实现。层叠也可以利用使用了粘接剂的方法、表面活化常温接合等其它方法。
处理器2和层叠DRAM4的各存储器芯片11～14经由中介层3进行电连接。具体而言，中介层3接收从在上方配置的处理器2的芯片发送的数据，并向在下方配置的层叠DRAM4中的规定的存储器芯片发送数据。由此，进行数据的写入。另一方面，数据的读取是通过以下方式实施的：中介层3接收从在下方配置的层叠DRAM4中的规定的存储器芯片发送的数据，并向在上方配置的处理器2的芯片发送数据。
另外，在半导体装置1中，例如也可以从处理器2向未图示的其它1个以上的元件发送数据，从这些元件中的任一个向中介层3发送数据。此外，中介层3也可以将从存储器芯片11～14接收的数据发送到未图示的其它元件，而不发送到处理器2。
图2为示意地表示图1中的中介层3和层叠DRAM4的结构的立体图。层叠DRAM4由4枚DRAM的存储器芯片11～14层叠而成。各存储器芯片11～14分别具有收发线圈C11～C14。此外，中介层3具有与存储器芯片11～14的收发线圈C11～C14对应的收发线圈C1～C4。在此，收发线圈C11～C14为本发明的第1收发线圈的优选的一个例子。此外，收发线圈C1～C4为本发明的第2收发线圈的优选的一个例子。但是，在本实施方式中，存储器芯片的层叠数并不限于图1和图2的例子。
另外，在本说明书中，将发送线圈和接收线圈统称为收发线圈。收发线圈能够采用例如以发送线圈的中心和接收线圈的中心位于同轴的方式配置的结构。收发线圈的匝数能够通过使用多个布线层和连接通孔而设为任意的值。另外，收发线圈的结构并不限于上述的例子，例如也可以采用以下结构：用一层布线形成一匝的发送线圈和接收线圈并将它们连结，利用多个布线层和连接通孔而增加了匝数。在实际的半导体装置中，DRAM的每一个存储器芯片配置例如1000个左右的收发线圈。各收发线圈之间的距离能够设为例如收发线圈的尺寸的2分之1左右。
使用图3对中介层3的收发线圈C1与存储器芯片11的收发线圈C11之间的电感耦合进行说明。另外，在本实施方式中，将收发线圈(C1～C4，C11～C14)的平面形状设为圆形，但不限于此，也可以是多边形或椭圆形等。
在图3的例子中，收发线圈C1为如下的双线圈，即：接收线圈C1R设置在发送线圈C1T的外侧，并且发送线圈C1T和接收线圈C1R以同心的方式配置。此外，收发线圈C11也相同，成为接收线圈C11R设置在发送线圈C11T的外侧的结构。而且，收发线圈C1和收发线圈C11以在图3中由虚线表示的中心轴彼此一致的方式配置。
从收发线圈C1的两端引出了引线L1，在该引线L1连接了收发电路TR1。收发电路TR1如以下那样与收发线圈C1之间进行信号的输入输出。另外，引线L1为本发明的第2引线的优选的一个例子。此外，收发电路TR1为本发明的第2收发电路的优选的一个例子。
收发电路TR1将与向存储器芯片11发送的数据对应地重叠的电流输出到发送线圈C1T。当发送电流流过发送线圈C1T时，产生与发送线圈C1T交链的磁通。由于所产生的磁通还与存储器芯片11中的收发线圈C11的接收线圈C11R交链，所以在接收线圈C11R产生感应电动势而流过接收电流。
从收发线圈C11的两端引出了引线L11，在该引线L11上连接了收发电路TR11。收发电路TR11与收发线圈C11之间进行信号的输入输出。在此，当接收线圈C11R流过接收电流时，收发电路TR11再现与所产生的感应电动势对应的数据。另外，引线L11为本发明的第1引线的优选的一个例子。此外，收发电路TR11为本发明的第1收发电路的优选的一个例子。
如上所述，从处理器2输出的数据经由中介层3传输到层叠DRAM4的存储器芯片11。
另一方面，在从存储器芯片11读出数据的情况下，存储器芯片11中的收发电路TR11的发送器将与向中介层3发送的数据对应地重叠的电流输出到发送线圈C11。当发送电流流过发送线圈C11T时，产生与发送线圈C11T交链的磁通。由于所产生的磁通也与中介层3中的收发线圈C1的接收线圈C1R交链，所以在接收线圈C1R产生感应电动势而流过接收电流。当在接收线圈C1R流过接收电流时，与接收线圈C1R电连接的收发电路TR1再现与所产生的感应电动势对应的数据。如以上这样，从层叠DRAM4的存储器芯片11输出的数据被传输到中介层3。
对于中介层的其它收发线圈(C2～C4)和其它存储器芯片的收发线圈(C12～C14)，也分别设置有从线圈的两端引出的引线、以及与该引线连接并在与收发线圈之间进行信号的输入输出的收发电路。在此，设置在收发线圈(C2～C4)的引线为本发明的第2引线的优选的一个例子，设置在收发线圈(C12～C14)的引线为本发明的第1引线的优选的一个例子。此外，与收发线圈(C2～C4)电连接的收发电路为本发明的第2收发电路的优选的一个例子，与收发线圈(C12～C14)电连接的收发电路为本发明的第1收发电路的优选的一个例子。
在半导体装置1中，在收发线圈C2与收发线圈C12之间、收发线圈C3与收发线圈C13之间、收发线圈C4与收发线圈C14之间分别与上述同样地进行数据的收发。图2的M1～M4为在各线圈之间产生的磁通。此时，优选中介层3的收发线圈C1～C4的各中心轴分别与对应的存储器芯片的收发线圈C11～C14的中心轴一致。由此，能够抑制在进行收发的线圈之间信号衰减而变得无法进行通信的情况。此外，能够避免为了进行通信而需要更大的电力的情况。
在本实施方式中，在构成层叠DRAM的多个存储器芯片中，各存储器芯片的第1收发电路配置在俯视时彼此重叠的位置。另一方面，各存储器芯片的第1收发线圈配置在俯视时这些第1收发电路的周围的彼此不重叠的位置。此时，中介层的第2收发线圈的中心轴优选像上述那样分别与对应的第1收发线圈的中心轴一致。此外，优选第1收发线圈在俯视时对称地配置，优选第1引线的长度在存储器芯片之间是相等的。
图4(A)～(D)为存储器芯片11～14的示意性局部俯视图。在这些图中示出了设置在存储器芯片11～14的收发线圈C11～C14、从这些收发线圈的两端引出的引线L11～L14、与这些引线连接并在与收发线圈C11～C14之间进行信号的输入输出的收发电路TR11～TR14。
在图4(A)所示的存储器芯片11中，收发线圈C11与收发电路TR11沿Y方向排列。图4(C)所示的存储器芯片13也是相同的，但收发线圈C13与收发电路TR13的位置关系与图4(A)相差180度。此外，在图4(B)所示的存储器芯片12中，收发线圈C12与收发电路TR12沿X方向排列。图4(D)所示的存储器芯片14也是相同的，但收发线圈C14与收发电路TR14的位置关系与图4(B)相差180度。以收发电路TR11～TR14在俯视时重叠的方式层叠这种存储器芯片11～14的结构为图2所示的结构。收发电路TR11～TR14配置在存储器芯片11～14中的共同的位置、即图2的用虚线CL表示的位置。通过像这样形成半导体装置1的平面图(floor-plan)，能够将大量的收发电路、进而收发线圈高效率地设置在各存储器芯片11～14。因此，能够使半导体装置小型化、高集成化。
此外，根据图2的结构，在俯视层叠DRAM4时，在彼此重叠的收发电路TR11～TR14的周围，收发线圈C11～C14配置在彼此不重叠的位置。此时，优选收发线圈C11～C14像图2所示的那样在俯视时对称地配置。通过将收发线圈C11～C14配置在彼此不重叠的位置，从而彼此的线圈间的距离增加，因此能够使各收发线圈中的串扰的接收电压减小，从而不会影响到来自中介层3的对应的收发线圈的接收信号电压。进而，如果将收发线圈C11～C14以俯视时成为对称的方式配置，则能够进一步高效率地将不限于这些的大量的收发线圈配置在各存储器芯片11～14。另外，在本说明书中，对称是指线对称或点对称，或者线对称和点对称双方。例如，在图2中，俯视时的收发线圈C11～C14的配置是线对称的配置，并且也是点对称的配置。
此外，如图4(A)～4(D)所示，优选引线L11～L14的长度彼此相等。如果引线L11～L14的长度不同，则这些引线的电阻也不同，因此在收发线圈C11～C14与收发电路TR11～TR14之间输入输出的信号的衰减的程度产生差异。通过将引线L11～L14的长度设为相同，无论收发线圈与收发电路是哪种组合，都能够输入输出相同电平的信号。
图5为中介层3的示意性局部俯视图。在该图中示出了收发线圈C1～C4、从这些收发线圈的两端引出的引线L1～L4、与这些引线连接并在与收发线圈C1～C4之间进行信号的输入输出的收发电路TR1～TR4。在此，如果将收发线圈C1、引线L1、以及收发电路TR1设为1组，同样地，对其它的收发线圈C2～C4、引线L2～L4、以及收发电路TR2～TR4也进行分组，则能够形成4组由收发线圈、引线、以及收发电路构成的组。如果将这些配置在适当的大小的圆10的圆周上，将收发电路TR1～TR4朝向圆10的内侧对称地配置，将收发线圈C1～C4朝向圆10的外侧对称地配置，则成为如图5所示那样。此时，优选收发线圈C1～C4的中心轴像已经叙述的那样分别与对应的存储器芯片的收发线圈C11～C14的中心轴一致。
此外，优选中介层3的引线L1～L4具有彼此相等的长度。如果引线L1～L4的长度不同，则这些引线的电阻也不同，因此在收发线圈C1～C4与收发电路TR1～TR4之间输入输出的信号的衰减的程度产生差异。通过将引线L1～L4的长度设为相同，无论收发线圈与收发电路为哪种组合，都能够输入输出相同电平的信号。
另外，在图2和图5中，中介层3的收发电路TR1～TR4配置在彼此不重叠的位置，但本实施方式并不限于此。例如，也可以在图5的圆10的中心设置1个收发电路，该收发电路具有与收发线圈C1～C4分别对应的4个电路部分、以及被这些收发线圈C1～C4共同使用的电路部分。
实施方式2
图6为表示本实施方式的半导体装置的一个例子的局部剖视图。在图6的半导体装置101中，在基板105上经由焊料球106安装了处理器102，此外，设置有在与基板105垂直的方向上层叠了DRAM(Dynamic Random Access Memory：动态随机访问存储器)的5枚存储器芯片111、11～14而成的层叠DRAM104。
图7为层叠DRAM104的剖面示意图。在该图中，示出了与图2相同的符号的部分意味着具有相同的结构。另外，层叠DRAM104是在存储器芯片111的下方层叠4枚存储器芯片11～14而成的，但在存储器芯片111的下方层叠的芯片数并不限于此。
层叠DRAM104的最上层的存储器芯片111兼具作为存储器芯片的本来的功能和作为中介层的功能。根据该结构，不需要将中介层作为与层叠DRAM不同的部件而设置，因此能够减小在基板105上设置的层叠体整体的厚度。
为了使存储器芯片111作为中介层发挥功能，存储器芯片111具有与各DRAM的存储芯片11～14的收发线圈C11～C14对应的收发线圈C1～C4。收发线圈C11～C14、C1～C4与实施方式1中叙述的收发线圈C11～C14、C1～C4相同，分别与本发明的第1收发线圈和第2收发线圈对应。
在存储器芯片111的收发线圈(C1～C4)和其它的存储器芯片11～14的收发线圈(C11～C14)，分别设置有从线圈的两端引出的引线(L1～L4、L11～L14)，并且，在引线上分别连接有与对应的收发线圈之间进行信号的输入输出的收发电路(TR1～TR4、TR11～TR14)。在此，引线L1～L4为本发明的第2引线的优选的一个例子，引线L11～L14为本发明的第1引线的优选的一个例子。此外，收发电路TR1～TR4为本发明的第2收发电路的优选的一个例子，收发电路TR11～TR14为本发明的第1收发电路的优选的一个例子。
如图7所示，在收发线圈C1与收发线圈C11之间，通过如由箭头M1所示那样的磁通而产生电磁耦合，由此进行数据的收发。此外，在收发线圈C2与收发线圈C12之间、收发线圈C3与收发线圈C13之间、收发线圈C4与收发线圈C14之间也分别通过由箭头M2～M4所示的磁通而产生电磁耦合，从而进行数据的收发。此时，优选存储器芯片111的收发线圈C1～C4的各中心轴分别与对应的存储器芯片的收发线圈C11～C14的中心轴一致。由此，能够抑制在进行收发的线圈之间信号衰减而变得无法进行通信的情况。此外，能够避免为了进行通信而需要更大的电力。
存储器芯片11～14的收发电路TR11～TR14配置在俯视时彼此重叠的位置。即，收发电路TR11～TR14配置在存储器芯片11～14中共同的位置，具体而言，配置在图7的用虚线CL表示的位置。另一方面，存储器芯片11～14的收发线圈C11～C14配置在俯视时这些收发电路TR11～TR14的周围的彼此不重叠的位置。此时，优选存储器芯片111的收发线圈C1～C4的中心轴像上述那样分别与对应的存储器芯片11～14的收发线圈C11～C14的中心轴一致。此外，优选收发线圈C11～C14在俯视时对称地配置，优选引线的长度L11～L14在存储器芯片11～14之间是相等的。
通过像上述那样形成半导体装置101的平面图，能够将大量的收发电路、进而收发线圈高效率地设置在各存储器芯片11～14。因此，能够使半导体装置小型化、高集成化。此外，通过将收发线圈C11～C14配置在彼此不重叠的位置，从而彼此的线圈间的距离增加，因此能够使各收发线圈中的串扰的接收电压减小，从而不会影响到来自存储器芯片111的对应的收发线圈的接收信号电压。进而，如果将收发线圈C11～C14以俯视时成为对称的方式配置，则能够进一步高效率地将不限于这些的大量的收发线圈配置在存储器芯片11～14。此外，通过将引线L11～L14的长度设为彼此相等，能够使在收发线圈C11与收发电路TR11之间、收发线圈C12与收发电路TR12之间、收发线圈C13与收发电路TR13之间、或者收发线圈C14与收发电路TR14之间输入输出的各信号的电平相同。
作为中介层发挥功能的存储器芯片111的平面图与在实施方式1中使用图5叙述的中介层3的平面图相同。即，如果将存储器芯片111的收发线圈C1、引线L1、以及收发电路TR1设为1组，同样地，对其它的收发线圈C2～C4、引线L1～L4、以及收发电路TR2～TR4也进行分组，则能够形成4组由收发线圈、引线、以及收发电路构成的组。如果将这些配置在适当的大小的圆的圆周上，将收发电路TR2～TR4朝向圆的内侧对称地配置，将收发线圈C1～C4朝向圆的外侧对称地配置，则成为如图7所示那样。此时，优选收发线圈C1～C4的中心轴像已经叙述的那样分别与对应的存储器芯片的收发线圈C11～C14的中心轴一致。
此外，优选存储器芯片111的引线L1～L4具有彼此相等的长度。如果引线L1～L4的长度不同，则这些引线的电阻也不同，因此在收发线圈C1～C4与收发电路TR1～TR4之间输入输出的信号的衰减的程度产生差异。通过将引线L1～L4的长度设为相同，无论收发线圈与收发电路是哪种组合，都能够输入输出相同电平的信号。
另外，在图7中，存储器芯片111的收发电路TR1～TR4配置在彼此不重叠的位置，但本实施方式并不限于此。例如，也可以在上述圆的中心设置1个收发电路。在该情况下，收发电路能够具有例如与收发线圈C1～C4分别对应的4个电路部分、以及被这些收发线圈C1～C4共同使用的电路部分。
实施方式3
本实施方式的半导体装置与实施方式1中叙述的图1同样地，能够采用在基板上经由焊料球安装处理器的结构。在该基板上设置在与基板垂直的方向上层叠了DRAM(DynamicRandom Access Memory：动态随机存取存储器)的存储器芯片的层叠结构(层叠DRAM)。此外，在层叠DRAM中的存储器芯片的层叠方向的一端配置中介层。并且，处理器和DRAM经由中介层进行电连接。
图8为示意地表示中介层20和层叠DRAM204的结构的立体图。在该图中，层叠DRAM204是由8枚DRAM的存储器芯片21～28构成的，但存储器芯片的层叠数并不限于此。
在图8中，在中介层20配置有收发线圈C21～C24、从这些收发线圈的两端引出的引线L21～L24、与这些引线连接并在与收发线圈C21～C24之间进行信号的输入输出的收发电路TR21～TR24。这些与实施方式1中叙述的中介层3的收发线圈C1～C4、引线L1～L4、收发电路TR1～TR4相同。另外，收发线圈C21～C24为本发明的第2收发线圈的优选的一个例子。此外，引线L21～L24为本发明的第2引线的优选的一个例子。进而，收发电路TR21～TR24为本发明的第2收发电路的优选的一个例子。
在图8中，配置在存储器芯片21～28的收发线圈、引线、以及收发电路均被省略，但这些与实施方式1中使用图2说明的存储器芯片11～14相同。即，在存储器芯片21、22配置有与存储器芯片11相同的收发线圈、引线、以及收发电路。此外，在存储器芯片23、24配置有与存储器芯片12相同的收发线圈、引线、以及收发电路。进而，在存储器芯片25、26配置有与存储器芯片13相同的收发线圈、引线、以及收发电路。此外，在存储器芯片27、28配置有与存储器芯片14相同的收发线圈、引线、以及收发电路。这些存储器芯片21～28与中介层20的配置关系也与图2相同。
像这样，本实施方式在具有收发线圈、引线、以及收发电路的配置相同的多个存储器芯片的方面与实施方式1不同。具体而言，构成层叠DRAM204的存储器芯片21～28被分割为4个(多个)组单元，构成各组单元G1～G4的存储器芯片的收发线圈、引线、以及收发电路分别配置在俯视时彼此重叠的位置。即，图8中构成组G1的存储器芯片22的收发线圈、引线、以及收发电路的配置与同组G1的存储器芯片21相同。同样地，构成组G2的存储器芯片23和24、构成组G3的存储器芯片25和26、构成组G4的存储器芯片27和28的收发线圈、引线、以及收发电路的配置也分别相同。根据这种结构，不需要按每个存储器芯片设置不同配置的收发线圈、引线、以及收发电路。因此，能够容易地在层叠了4枚DRAM的存储器芯片的产品与层叠了8枚DRAM的存储器芯片的产品之间进行切换，使半导体装置的制造工艺简化。
图9(A)～图9(D)为存储器芯片21～28的示意性局部俯视图。在这些图中示出了设置在存储器芯片21～28的收发线圈C221～C228、从这些收发线圈的两端引出的引线L221～L228、与这些引线连接并在与收发线圈C221～C228之间进行信号的输入输出的收发电路TR221～TR228。在此，收发线圈C221～C228为本发明的第1收发线圈的优选的一个例子。此外，引线L221～L228为本发明的第1引线的优选的一个例子。进而，收发电路TR221～TR228为本发明的第1收发电路的优选的一个例子。
在图9(A)所示的存储器芯片21(22)中，收发线圈C221(C222)与收发电路TR221(TR222)沿Y方向排列。图9(C)所示的存储器芯片25(26)也是相同的，但收发线圈C225(C226)与收发电路TR225(TR226)的位置关系与图9(A)相差180度。
此外，在图9(B)所示的存储器芯片23(24)中，收发线圈C223(C224)与收发电路TR223(TR224)沿X方向排列。图9(D)所示的存储器芯片27(28)也是相同的，但收发线圈C227(C228)与收发电路TR227(TR228)的位置关系与图9(B)相差180度。
层叠DRAM204是以收发电路TR11～TR14在俯视时重叠的方式层叠这种存储器芯片21～28而构成的。即，收发电路TR221～TR228配置在存储器芯片21～28中共同的位置。通过像这样形成半导体装置的平面图，能够将大量的收发电路、进而收发线圈C221～C228高效率地设置在各存储器芯片21～28。因此，能够使半导体装置小型化、高集成化。
此外，根据上述的结构，在俯视层叠DRAM204时，在彼此重叠的收发电路TR221～TR228的周围，收发线圈C221～C228配置在彼此不重叠的位置。此时，优选收发线圈C221～C228与实施方式1同样地在俯视时对称地配置。通过将收发线圈C221～C228配置在彼此不重叠的位置，从而彼此的线圈间的距离增加，因此能够使各收发线圈中的串扰的接收电压减小，从而不会影响到来自中介层20的对应的收发线圈的接收信号电压。进而，如果将收发线圈C221～C228以俯视时成为对称的方式配置，则能够进一步高效率地将不限于这些的大量的收发线圈配置在各存储器芯片21～28。
此外，优选图9(A)～9(D)所示的引线L221～L228的长度彼此相等。如果引线L221～L228的长度不同，则这些引线的电阻也不同，因此在收发线圈C221～C228与收发电路TR221～TR228之间输入输出的信号的衰减的程度产生差异。通过将引线L221～L228的长度设为相同，无论收发线圈与收发电路是哪种组合，都能够输入输出相同电平的信号。
图10为中介层20的示意性局部俯视图。在图10中，如果将收发线圈C21、引线L21、以及收发电路TR21设为1组，同样地，对其它的收发线圈C22～C24、引线L22～L24、以及收发电路TR22～TR24也进行分组，则能够形成4组由收发线圈、引线、以及收发电路构成的组。如果将这些配置在(与图5的圆10相同的)适当的大小的圆的圆周上，将收发电路TR21～TR24朝向圆的内侧对称地配置，将收发线圈C21～C24朝向圆的外侧对称地配置，则成为如图10所示那样。
此外，优选中介层20的引线L21～L24具有彼此相等的长度。如果引线L21～L24的长度不同，则这些引线的电阻也不同，因此在收发线圈C21～C24与收发电路TR21～TR24之间输入输出的信号的衰减的程度产生差异。通过将引线L21～L24的长度设为相同，无论收发线圈与收发电路是哪种组合，都能够输入输出相同电平的信号。
图11为表示将图10的a-a线投影到图8的存储器芯片21～28时的、中介层20和层叠DRAM204的剖面结构的示意图。另外，在该图中，为了进行说明仅示出了收发线圈。
如图11所示，在收发线圈C21与收发线圈C221之间、以及收发线圈C21与收发线圈C222之间，通过分别由图11的箭头所示的磁通M21、M22而产生电磁耦合。如该图所示，优选中介层20的收发线圈C21以其中心轴与存储器芯片21的收发线圈C221和存储器芯片22的收发线圈C222的各中心轴一致的方式配置。
此外，在收发线圈C24与收发线圈C227之间、以及收发线圈C24与收发线圈C228之间，通过分别由图11的箭头所示的磁通M27、M28而产生电磁耦合。优选中介层20的收发线圈C24以其中心轴与存储器芯片27的收发线圈C227和存储器芯片28的收发线圈C228的各中心轴一致的方式配置。
图12为表示将图10的b-b线投影到图8的存储器芯片21～28时的、中介层20和层叠DRAM204的剖面结构的示意图。另外，在该图中，为了进行说明仅示出了收发线圈。
如图12所示，在收发线圈C22与收发线圈C223之间、以及收发线圈C22与收发线圈C224间，通过分别由图12的箭头所示的磁通M23、M24而产生电磁耦合。如该图所示，优选中介层20的收发线圈C22以其中心轴与存储器芯片23的收发线圈C223和存储器芯片24的收发线圈C224的各中心轴一致的方式配置。
此外，在收发线圈C23与收发线圈C225之间、以及收发线圈C23与收发线圈C226之间，通过分别由图12的箭头所示的磁通M25、M26而产生电磁耦合。优选中介层20的收发线圈C23以其中心轴与存储器芯片25的收发线圈C225和存储器芯片26的收发线圈C226的各中心轴一致的方式配置。
这样，通过使中介层20的收发线圈C21～C24的各中心轴与对应的存储器芯片21～28的收发线圈C221～C228的中心轴一致，能够抑制信号在进行收发的线圈之间衰减而变得无法进行通信的情况。此外，能够避免为了进行通信而需要更大的电力。
另外，在图8和图10中，中介层20的收发电路TR21～TR24配置在彼此不重叠的位置，但本实施方式并不限于此。例如，也可以在上述的圆的中心设置1个收发电路，该收发电路具有与收发线圈C21～C24分别对应的4个电路部分、以及被这些收发线圈C1～C4共同使用的电路部分。
具有收发线圈、引线、以及收发电路的配置相同的多个存储器芯片的层叠DRAM204与中介层20之间的数据通信能够通过例如以下那样来进行。
各存储器芯片21～28除了分别具有存储器电路之外，还能够分别具有如图13所示的芯片选择电路31～38。
如图13所示，芯片选择电路31～38彼此连接，分别生成向对应的存储器芯片赋予的识别码S1。此外，芯片选择电路31～38将从外部经由中介层20而通过共同的信号线60输入的用于芯片选择的地址S2与芯片的识别码S1进行比较，从而输出芯片选择信号S3。另外，中介层20也可以具有生成地址S2并输出的功能。
芯片选择电路31～38针对存储器芯片21～28分别具有输出彼此不同的识别码S1的运算电路、和对识别码S1和地址S2进行比较而输出芯片选择信号S3的比较电路39～46。在图13中，运算电路为进行将输入值加1的增量运算的3位(bit)的增量电路47～54。
在芯片选择电路31中，构成识别码SN的3位α1、α2、α3均被接地。因此，0被输入到增量电路47，赋予0作为存储器芯片21的识别码S1。从增量电路47向芯片选择电路32输入将0和1相加而得到的值，因此存储器芯片22的识别码变为1。向增量电路48输入1，并输出与1相加后的数、即2。以下，同样地对存储器芯片23～28分别赋予2～7的识别码。
为了进行3位的增量运算，增量电路47～54具有3个1位增量电路。向各1位增量电路输入构成芯片识别码的3位α1、α2、α3，从各1位增量电路输出3位β1、β2、β3。
比较电路39～46具有3个EXOR电路和1个AND电路。对1个EXOR电路输入识别码S1的位α1和地址S2的位β1。对另1个EXOR电路输入识别码S1的位α2和地址S2的位β2。对剩余的1个EXOR电路输入识别码S1的位α3和地址S2的位β3。各EXOR电路在所输入的位不一致时输出0，在位一致时输出1。对AND电路输入来自3个EXOR电路的输出值。当检测为3个EXOR电路全部一致时，AND电路输出1，芯片选择信号S3变为高(high)。另一方面，当检测为3个EXOR电路中的任一个不一致时，AND电路输出0，芯片选择信号S3变为低(low)。
根据以上的结构，即使收发线圈、引线、以及收发电路的配置相同的存储器芯片存在多个，也能够选择所期望的存储器芯片而在与中介层之间进行数据通信。另外，芯片选择电路并不限于图13的结构，只要是能够从相同的容量以及结构的存储器芯片中选择出特定的存储器芯片的芯片选择电路，就可以采用其它公知的结构。
另外，本发明并不限定于上述各实施方式，能够在不脱离本发明的主旨的范围内进行各种变形来实施。
此外，在上述各实施方式中，省略了对装置结构、控制方法等、对于本发明的说明而言并不直接需要的部分的记载，但能够酌情选择并使用半导体装置所需要的装置结构、控制方法是不言自明的。另外，具有本发明的要素、本领域技术人员可酌情变更设计的全部的半导体装置均包含于本发明的范围。
附图标记说明
1,101：半导体装置；
2,102：处理器；
3,20：中介层；
4,104,204：层叠DRAM；
5,105：基板；
6,106：焊料球；
11～14、21～28、111：存储器芯片。

Claims (9)

1.一种半导体装置，其具有：
多个存储器芯片，其分别具有第1收发线圈、第1引线以及第1收发电路并层叠起来，所述第1收发线圈用于通过电感耦合进行通信，所述第1引线从所述第1收发线圈的两端引出，所述第1收发电路与所述第1引线连接并在与所述第1收发线圈之间进行信号的输入输出；以及
中介层，其配置在所述多个存储器芯片的层叠方向的一端，按所述多个存储器芯片的每一个具有：第2收发线圈，其通过电感耦合与所述第1收发线圈进行耦合；第2引线，其从所述第2收发线圈的两端引出；以及第2收发电路，其与所述第2引线连接并在与所述第2收发线圈之间进行信号的输入输出，
所述多个存储器芯片具有以下结构：在俯视时，多个所述第1收发电路配置在彼此重叠的位置，在这些第1收发电路的周围，所述第1收发线圈配置在彼此不重叠的位置。
2.如权利要求1所述的半导体装置，其中，
所述第1收发线圈在俯视时对称地配置在所述第1收发电路的周围。
3.如权利要求1所述的半导体装置，其中，
所述第1引线的长度在所述多个存储器芯片之间是相等的。
4.如权利要求1所述的半导体装置，其中，
所述第2收发线圈的中心轴分别与对应的所述第1收发线圈的中心轴一致。
5.如权利要求1所述的半导体装置，其中，
按每个所述存储器芯片配置的第2引线均为相等的长度。
6.如权利要求1所述的半导体装置，其中，
所述中介层为在层叠的所述多个存储器芯片中位于层叠方向的一端的存储器芯片。
7.如权利要求1所述的半导体装置，其中，
所述多个存储器芯片被分为多个组单元，构成各组单元的存储器芯片的所述第1收发线圈、所述第1引线、以及所述第1收发电路分别配置在俯视时彼此重叠的位置。
8.如权利要求7所述的半导体装置，其中，
所述存储器芯片分别具有：运算电路，其输出彼此不同的识别码；以及比较电路，其将所述识别码与用于存储器芯片选择的地址进行比较，从而检测是否一致，所述地址的信号线在全部的所述存储器芯片之间是共同的。
9.如权利要求8所述的半导体装置，其中，
所述中介层生成所述地址并输出。
CN201680081551.2A 2016-02-10 2016-02-10 半导体装置 Active CN108604586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111283527.6A CN114121895A (zh) 2016-02-10 2016-02-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053939 WO2017138106A1 (ja) 2016-02-10 2016-02-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111283527.6A Division CN114121895A (zh) 2016-02-10 2016-02-10 半导体装置

Publications (2)

Publication Number Publication Date
CN108604586A CN108604586A (zh) 2018-09-28
CN108604586B true CN108604586B (zh) 2021-10-26

Family

ID=59563031

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680081551.2A Active CN108604586B (zh) 2016-02-10 2016-02-10 半导体装置
CN202111283527.6A Pending CN114121895A (zh) 2016-02-10 2016-02-10 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111283527.6A Pending CN114121895A (zh) 2016-02-10 2016-02-10 半导体装置

Country Status (4)

Country Link
US (3) US10483242B2 (zh)
JP (1) JP6687646B2 (zh)
CN (2) CN108604586B (zh)
WO (1) WO2017138106A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604586B (zh) * 2016-02-10 2021-10-26 超极存储器股份有限公司 半导体装置
JP7278016B2 (ja) * 2020-05-08 2023-05-19 ウルトラメモリ株式会社 半導体装置
WO2021229642A1 (ja) * 2020-05-11 2021-11-18 ウルトラメモリ株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350345A (zh) * 2007-07-17 2009-01-21 株式会社日立制作所 半导体器件
CN104871307A (zh) * 2012-12-19 2015-08-26 瑞萨电子株式会社 半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JP4131544B2 (ja) 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路
JP4784773B2 (ja) * 2005-09-02 2011-10-05 日本電気株式会社 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
JP5011820B2 (ja) 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
JP5187310B2 (ja) * 2007-09-12 2013-04-24 日本電気株式会社 データ伝送装置およびデータ伝送方法
JP5671200B2 (ja) 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
JP4947316B2 (ja) 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
JP5559507B2 (ja) * 2009-10-09 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備える情報処理システム
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US8659166B2 (en) 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9287248B2 (en) 2013-12-12 2016-03-15 Intel Corporation Embedded memory and power management subpackage
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
CN108604586B (zh) * 2016-02-10 2021-10-26 超极存储器股份有限公司 半导体装置
MY191544A (en) * 2016-12-27 2022-06-30 Intel Corp Multi-conductor interconnect structure for a microelectronic device
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
KR102540961B1 (ko) * 2018-07-05 2023-06-07 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지
US11171239B2 (en) * 2019-09-13 2021-11-09 Intel Corporation Transistor channel passivation with 2D crystalline material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350345A (zh) * 2007-07-17 2009-01-21 株式会社日立制作所 半导体器件
CN104871307A (zh) * 2012-12-19 2015-08-26 瑞萨电子株式会社 半导体装置

Also Published As

Publication number Publication date
US20200043899A1 (en) 2020-02-06
WO2017138106A1 (ja) 2017-08-17
JPWO2017138106A1 (ja) 2019-01-24
US20190035768A1 (en) 2019-01-31
CN108604586A (zh) 2018-09-28
US10937765B2 (en) 2021-03-02
JP6687646B2 (ja) 2020-04-28
CN114121895A (zh) 2022-03-01
US10483242B2 (en) 2019-11-19
US20210151415A1 (en) 2021-05-20
US11437350B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
US11437350B2 (en) Semiconductor device
JP5491868B2 (ja) 電子回路
JP4345705B2 (ja) メモリモジュール
WO2009139372A1 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP6901805B2 (ja) 半導体装置
KR101833545B1 (ko) 전자 회로 장치
JPWO2014045518A1 (ja) アンテナ、送信装置、受信装置、三次元集積回路、及び非接触通信システム
US8588681B2 (en) Semiconductor device performing signal transmission by using inductor coupling
CN104795376A (zh) 具有焊盘和凸块的半导体装置
JPWO2008099711A1 (ja) 半導体装置
JP2007165459A (ja) マルチチップモジュール
JP5475962B2 (ja) 電子回路
JP6686048B2 (ja) 半導体装置
JP2020043178A (ja) トランス及び信号伝送システム
US10269734B2 (en) Semiconductor element
US10937584B2 (en) Common mode noise filter
JPWO2017010009A1 (ja) 半導体素子
JP6449462B2 (ja) 半導体装置
JP6475817B2 (ja) 信号処理装置
JP2013243255A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant