JP5491868B2 - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP5491868B2
JP5491868B2 JP2009543770A JP2009543770A JP5491868B2 JP 5491868 B2 JP5491868 B2 JP 5491868B2 JP 2009543770 A JP2009543770 A JP 2009543770A JP 2009543770 A JP2009543770 A JP 2009543770A JP 5491868 B2 JP5491868 B2 JP 5491868B2
Authority
JP
Japan
Prior art keywords
substrate
electronic circuit
antenna
coil
antennas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009543770A
Other languages
English (en)
Other versions
JPWO2009069532A1 (ja
Inventor
忠広 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to JP2009543770A priority Critical patent/JP5491868B2/ja
Publication of JPWO2009069532A1 publication Critical patent/JPWO2009069532A1/ja
Application granted granted Critical
Publication of JP5491868B2 publication Critical patent/JP5491868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Near-Field Transmission Systems (AREA)
  • Combinations Of Printed Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

本発明は、ＩＣ（Integrated Circuit）ベアチップなどの基板間の通信を好適に行うことができる電子回路に関する。
本発明者らは、ＬＳＩ（Large Scale Integration）チップの基板上の配線により形成されるコイルを介して積層実装される基板間で誘導結合による通信を行う電子回路を提案している（特許文献１参照。）。
特開２００５−２２８９８１号公報
しかし、基板間の電気的接続を誘導結合などの無線通信のみにすると、誘導結合などに不向きな電源供給等までも誘導結合によって行うことになって、効率が悪い。
本発明は、上記問題点に鑑み、基本的な構造が同一であって積層実装される基板間で無線通信すると共に、電源供給等はワイヤボンディングによって行うことができる電子回路を提供することを目的とする。
本発明の電子回路は、基板上に所定の間隔で第１及び第２アンテナが形成されている第１基板と、該第１基板と同一外観形状であり、第１基板における第１及び第２アンテナが形成されている位置の基板上にそれぞれ第３及び第４アンテナが形成されていて、第１アンテナと第４アンテナとを無線通信させて第１基板と重ならない部分にワイヤボンディングされて第１基板に積層実装されている第２基板とを備えることを特徴とする。
また、前記第１基板と第２基板とは９０度又は１８０度異なる方向に積層実装されていることで、容易にワイヤボンディングのためのスペースを確保ことができる。
また、前記第１及び第２基板に該基板の積層位置に関する情報を外部から与える手段を更に備えることで、簡単な構成で基板に積層位置に関する情報を与えることができる。
また、前記第１及び第４アンテナと通信する制御アンテナを有し、前記第１基板と第２基板との間のデータ通信、又は、第１及び第２基板と外部との間のデータ通信を制御する制御基板を更に備えることで、制御基板以外の基板は制御機能を搭載する必要がなく、記憶メモリなどの本来の機能に多くの容量を割くことができる。
また、前記制御基板は、前記第１及び第２基板と同一外観形状であることで、同一構造の基板だけで構成することができ、製造が容易となる。
また、前記制御基板は、前記第１及び第２基板にランダムにアクセスして外部とのデータ通信を制御することで、特にメモリ用途等において高速な処理を実現することができる。
また、前記制御基板は、前記第１及び第２基板の間でランダムにアクセスするデータ通信を制御することで、特にＣＰＵなどの用途において高速な処理を実現することができる。
また、前記第１及び第２基板と同一外観形状であり、第１基板における第１及び第２アンテナが形成されている位置の基板上にそれぞれ第５及び第６アンテナが形成されていて、第３アンテナと第６アンテナとを無線通信させて、第１基板とで第２基板を挟み、第２基板と重ならない部分にワイヤボンディングされて第２基板に積層実装されている第３基板を更に備え、第１基板の制御に従い第１基板から第２基板へ、そして、第２基板の制御に従い第２基板から第３基板へ、と逐次データ転送を行うことで、制御通信は隣接基板間だけになり制御通信の距離を短くすることができる。
また、前記第１及び第２基板と同一外観形状であり、第１基板における第１及び第２アンテナが形成されている位置の基板上にそれぞれ第５及び第６アンテナが形成されていて、第３アンテナと第６アンテナとを無線通信させて、第１基板とで第２基板を挟み、第２基板と重ならない部分にワイヤボンディングされて第２基板に積層実装されている第３基板を更に備え、前記制御基板の制御に従い、第１基板から第２基板へ、そして、第２基板から第３基板へ、と逐次データ転送を行うことで、制御基板以外の基板は制御機能を搭載する必要がなく、記憶メモリなどの本来の機能に多くの容量を割くことができる。
また、それぞれ２つ以上の第１及び第２基板が交互に積層実装され、各基板の第１及び第４アンテナが重ねて配置され、それらのアンテナを介して複数の通信が混信しない程度に離れて同時に行われることで、並列に通信することによる高速処理が実現できる。
また、各前記アンテナはコイルによって構成されており、第２コイルに信号を送信する第１コイル、該信号を受信する第２コイル並びに該第１及び第２コイルに重ねて配置され第１コイルと同時に別に送信する第３コイルを備え、該第１乃至第３コイルの直径が、第１コイルと第２コイル間の距離に相当する程度の所定の大きさ以上であって、第２コイルにおいて第３コイルからの受信が第１コイルからの受信に支障がない程度の強度となり第２コイルと第３コイル間の距離に依存する所定の大きさ以下であることで、重ねて積層される４つ以上のコイル間で同時に複数の通信を行うことができる。
本発明によれば、基本的な構造が同一であって積層実装される基板間で無線通信すると共に、電源供給等はワイヤボンディングによって行うことができる電子回路を提供することができる。
図１は本発明の実施例１による電子回路の構成を示す図である。 図２は本発明の実施例２による電子回路の構成を示す上面図である。 図３は本発明の実施例３による電子回路の構成を示す図である。 図４は本発明の実施例４による電子回路の構成を示す断面概略図である。 図５は本発明の実施例５による電子回路の構成を示す断面概略図である。 図６は本発明の実施例６による電子回路の構成を示す断面概略図である。 図７は本発明の実施例７による電子回路の構成を示す上面図である。 図８は本発明の実施例８による電子回路の構成を示す断面概略図である。 図９は本発明の実施例９による電子回路の構成を示す断面概略図である。 図１０は本発明の実施例１０による電子回路の構成を示す断面概略図である。 図１１は本発明の実施例１１による電子回路の構成を示す断面概略図である。 図１２は本発明の実施例１２による電子回路の構成を示す断面概略図である。 図１３は本発明の実施例１３による電子回路の構成を示す図である。 図１４は本発明の実施例８における通信を説明する図である。 図１５は本発明の実施例１０における通信を説明する図である。 図１６は本発明の実施例１２における通信（その１）を説明する図である。 図１７は本発明の実施例１２における通信（その２）を説明する図である。 図１８は本発明の実施例１２における通信（その３）を説明する図である。 図１９は本発明の実施例の基板中の電子回路の構成を示す図である。 図２０はコイル直径とコイル間距離と信号伝送強度との関係を示す図である。
符号の説明
１０、２０、３０、４０、５０、６０、７０、８０、１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０、３１０、３２０、３３０、３４０、３５０、３６０、３７０、３８０、４１０、４２０、４３０、４４０、５１０、５２０、５３０、５４０、５５０、６１０、６２０、６３０、６４０、６５０、６６０、６７０、６８０ 基板
２５０、２６０、３９０、６９０ 制御基板
１１、１２、２１、２２、３１、３２、４１、４２、５１、５２、６１、６２、１１１、１１２、１２１、１２２、１３１、１３２、１４１、１４２、１７１、１７２、１８１、１８２、２２１、２２２、２４１、２４２、５５１、５５２、６１１、６１２、６２１、６２２ アンテナ
２５１、２５２、２６１、２６２、６９１、６９２、６９３ 制御アンテナ
１３、１４、２３、２４、３３、３４、４３、４４、５３、５４、６３、３４、１１３、１１４、１２３、１２４、１３３、１３４、４３、１４４、１７３、１７４、１８３、１８４、２５３、２５４、２６３、２６４ 送受信器
１５、２５、３５、４５、５５、６５、１１５、１２５、１３５、１４５、１７５、１８５、６１５、６２５ ＩＤ素子
１６、２６、３６、４６、５６、６６、７６、８６、９１、９２、９３、９４、９５、９６、９７、９８、１１６、１２６、１３６、１４６、１７６、１８６、２１６、２２６、２３６、２４６、２５６、３１６、３２６、３３６、３４６、３５６、３６６、３７６、３８６、３９６、４１６、４２６、４３６、４４６、５１６、５２６、５３６、５４６、５５６、６１６、６２６、６３６、６４６、６５６、６６６、６７６、６８６、６９６ ワイヤボンディング
１７、１８、２７、２８ セレクタ
１００ 接着剤
以下、添付図面を参照しながら本発明を実施するための最良の形態について詳細に説明する。
図１は、本発明の実施例１による電子回路の構成を示す図である。図１(a)は、積層実装されている電子回路を横から見た断面概略図である。図１(b)は、２つの基板を積層実装した状態の電子回路の上面図である。本実施例１の電子回路は、第１基板１０、第２基板２０、第３基板３０及び第４基板４０から成る。第１基板１０は、第１アンテナ１１、第２アンテナ１２、第１送受信器１３、第２送受信器１４及び第１ＩＤ素子１５を有し、ワイヤボンディング１６により電源を供給される。第２基板２０も同様に第３アンテナ２１、第４アンテナ２２、第３送受信器２３、第４送受信器２４及び第２ＩＤ素子２５を有し、ワイヤボンディング２６により電源を供給される。第１ＩＤ素子１５及び第２ＩＤ素子２５は、その基板がどの積層位置にあるかを示す情報を持つ。詳しくは図６によって更に説明する。そして、第１基板１０における第１アンテナ１１及び第２アンテナ１２の位置に、第２基板２０における第３アンテナ２１及び第４アンテナ２２がそれぞれ配置され、このように、第１基板１０から第４基板４０の基本構造は同一になっている。そして第１基板１０に第２基板２０を接着剤１００により積層実装する際に、この実施例では、第２基板２０を第１基板１０に対して１８０度回転させてからスライドさせることで、図１(b)に示すように、第１アンテナ１１と第４アンテナ２２とが重なり、第２アンテナ１２と第３アンテナ２１とが重なるようにする。これにより基板１０のワイヤボンディング１６のためのスペースを確保し、容易にワイヤボンディングすることができる。このスペースは代表的には辺から約５００μｍである。第３基板３０及び第４基板４０についても下の基板に対して１８０度回転させてからスライドさせて積層実装することで、上下のアンテナを重ねると共に、下の基板のワイヤボンディングのためのスペースを確保することができる。以上の構成を採用することにより、第１アンテナ１１及び第４アンテナ２２を介して第１送受信器１３と第４送受信器２４とが通信することができ、第２アンテナ１２及び第３アンテナ２１を介して第２送受信器１４と第３送受信器２３とが通信することができる。同様に重ねて配置されている任意のアンテナを介して送受信器間で通信することができる。
図２は、本発明の実施例２による電子回路の構成を示す上面図である。図２(a)は、基板の辺に並行にアンテナを並べて、全体として十字形にアンテナを配置した例を示す。この図２(a)は、上の基板２０を斜め左上にスライドさせるものであるのに対して、図２(b)は、上の基板２０を左にスライドさせるものである。ワイヤボンディングの数が少なくて良い場合には図２(b)の構成を採用できる。図２(c)は、長方形の基板の４隅にアンテナを並べて配置する例を示す。この図２(c)は、上の基板２０を斜め左上にスライドさせるものであるのに対して、図２(d)は、上の基板２０を左にスライドさせるものである。
図３は、本発明の実施例３による電子回路の構成を示す図である。図３(a)は、積層実装されている電子回路を横から見た断面概略図である。図３(b)は、２つの基板を積層実装した状態の電子回路の上面図である。本実施例３の電子回路は、実施例１と同様の第５基板５０、第６基板６０、第７基板７０及び第８基板８０から成る。実施例１は上の基板を回転させてスライドさせた例であるが、実施例３は、上の基板を回転させずにそのままスライドさせた例である。基板の基本構成は実施例１と同一であるが、実施例３では図３(b)に示すように、基板における図示する右及び下辺にワイヤボンディングする場合と、左及び上辺にワイヤボンディングする場合とがあるので、その両方に対応可能な設計が必要である。さらに、実施例３では、図示するように、アンテナ５１とアンテナ６２は重なるが、アンテナ５２に重なるアンテナは第６基板６０に存在せず、アンテナ６１に重なるアンテナは第５基板５０に存在しない。しかし、基板１つ隔てた基板のアンテナとは重なるため、その間の通信が可能である。
図４は、本発明の実施例４による電子回路の構成を示す断面概略図である。本実施例４の電子回路は、実施例１と同様の第１１基板１１０、第１２基板１２０、第１３基板１３０及び第１４基板１４０から成る。実施例３は、基板ごとに交互にスライドさせた例であるが、実施例４は、同一方向に順にスライドさせた例である。この構成を採用することにより、ほとんどのアンテナを隣接するアンテナと重ねて配置することができる。また、本実施例４は、１対のアンテナが重なるが、他のアンテナとの重なりがないので、クロストークの心配をせずに同時通信することができる。
図５は、本発明の実施例５による電子回路の構成を示す断面概略図である。図５(a)は、積層実装されている電子回路を横から見た断面概略図である。図５(b)は、４つの基板を積層実装した状態の電子回路の上面図である。図５(a)は、図５(b)のＹ−Ｙ’断面を示す。本実施例５の電子回路は、実施例１と同様の第１５基板１５０、第１６基板１６０、第１７基板１７０及び第１８基板１８０から成る。本実施例５は、１８０度回転させてから図示する左右に基板ごとに交互にスライドさせ、上下に同一方向に順にスライドさせる例である。実施例４は、ワイヤボンディングのためのスライド距離とアンテナ間距離とを等しくする必要があるが、実施例５は、ワイヤボンディングのためのスライド距離（図５(b)の左右）とアンテナ間距離（図５(b)の上下）とを独立に設定することができる。なお、図５(a)ではＩＤ素子がすべて右側に示されているが、図示の便宜のためであり、実際には基板ごとに交互に左右に存在する。
図６は、本発明の実施例６による電子回路の構成を示す断面概略図である。本実施例６の構成は、実施例１と同一であり、ＩＤ素子の情報の持ち方の例を示す。ＩＤ素子は、それぞれの基板がどの位置、すなわち、何階に位置するかを示す情報を持つ。各基板は基本的に同一の構成からなるために、ＩＤ素子がそれぞれの素子を区別するために使われる。ここでは、基板は４枚あり、２本のワイヤボンディングがその情報を与える。具体的には、第１基板１０には（ＧＮＤ，ＧＮＤ）すなわち、（０，０）、同様に、第２基板２０には、（ＧＮＤ，ＶＤＤ）すなわち、（０，１）、第３基板３０には、（１，０）、第４基板４０には、（１，１）の情報を与えることで、各基板はどの階層に位置するか、すなわち、何階に位置するかを認識することができる。この情報は、各送受信器のＩＤの一部として信号を送信したり、受信したりする。この情報は、基板がメモリチップであればメモリのアドレスの一部として機能する。
なお、ＩＤ素子に情報を与える手段としては、ヒューズを選択的にレーザカットしたり、ヒューズに選択的に大電流を流してカットしたりできる。特にＤＲＡＭでは欠陥ビットが見つかると、ヒューズを使って予備のセルと切り替えることが行われるが、その際にＩＤ素子に情報を与えるヒューズカットも行うと効率的である。また、不揮発性メモリに（そのメモリをテストする際に基板の積層位置に関する）情報を書き込むこともできる。
図７は、本発明の実施例７による電子回路の構成を示す上面図である。図７(a)は１例を示し、図７(b)は他の例を示す。本実施例７では基板２２０は、データ通信のためのアンテナ２２１と制御通信のためのアンテナ２２２とを有する。制御通信により、発信元、受信先及び通信タイミングを通知し、発信元に指定された基板は通知された通信タイミングでデータ通信によりデータを送信し、受信先に指定された基板は通知された通信タイミングでデータを受信する。制御通信では多くの基板と通信するので、アンテナは大きいことが望ましく信号も大きい。このため、データ通信のためのアンテナとは離れていることが望ましい。図７(a)は、制御通信のためのアンテナ２２２を中央に配置し、データ通信のためのアンテナ２２１を基板の辺に並行に並べて、全体として十字形に配置した例を示す。図７(b)は、制御通信のためのアンテナ２４２を上下の中央に配置し、データ通信のためのアンテナ２４１を長方形の基板の４隅に並べて配置する例を示す。
図８は、本発明の実施例８による電子回路の構成を示す断面概略図である。本実施例８の電子回路は、実施例１の第１基板１０、第２基板２０、第３基板３０及び第４基板４０に加えて、制御基板２５０を備える。制御基板２５０は、第１アンテナ１１と重なる第１制御アンテナ２５１及び第２アンテナ１２と重なる第２制御アンテナ２５２、第１及び第２制御アンテナ２５１、２５２に接続される送受信器２５３、２５４を有し、ワイヤボンディング２５６により、電源を供給され、データ通信する。
なお、制御基板２５０を中央の階にして積層すると、制御基板２５０と他の基板との間の最長距離が短くなり通信が容易になる。また、制御基板と他の基板との間の距離は一般に長いから、制御アンテナは大きいことが望ましい。さらに、制御基板２５０を最上階又は最下階にすると、外部との接続が容易になる。
図１４は、本発明の実施例８における通信を説明する図である。まず、制御タイミングで制御基板２５０は、送受信器２５３によって制御通信として各送受信器１３、２４、３３、４４に送信の指示、受信の指示、及びそれらのタイミングを通知する。各送受信器１３、２４、３３、４４は、送信の指示、受信の指示、及びそれらのタイミングを受信して、これに従ってデータ通信を行う。例えばタイミング（１）では、制御基板２５０が外部からのデータを基板２０に送信し、タイミング（２）では、基板３０が制御基板２５０にデータを送信して制御基板２５０はそのデータを外部に送信し、タイミング（３）では、基板１０が基板３０にデータを送信する。
図９は、本発明の実施例９による電子回路の構成を示す断面概略図である。本実施例９の電子回路は、実施例８においては制御基板２５０の外部との電気的接続をワイヤボンディング２５６で行っていたのに対して、制御基板２６０の外部との電気的接続をバンプ（bump）２６７によって行うものである。
図１０は、本発明の実施例１０による電子回路の構成を示す断面概略図である。本実施例１０の電子回路は、制御基板３９０の上下に異なる種類の基板を実装した例である。例えば基板３１０〜３４０をＣＰＵにして、基板３５０〜３８０をＤＲＡＭにすることができる。また、任意の基板を任意の種類のものにすることができる。
図１５は、本発明の実施例１０における通信を説明する図である。まず、制御タイミングで制御基板３９０は、制御通信として各基板３１０〜３４０、３５０〜３８０に送信の指示、受信の指示、及びそれらのタイミングを通知する。各基板３１０〜３４０、３５０〜３８０は、送信の指示、受信の指示、及びそれらのタイミングを受信して、これに従ってデータ通信を行う。例えばタイミング（１）では、基板３４０が外部からのデータを基板３３０に送信し、基板３８０が外部からのデータを基板３７０に送信する。その際、送信する基板３４０と受信する基板３７０とは十分に離れているのでクロストークは十分に小さい。タイミング（２）では、基板３３０がデータを基板３２０に送信し、基板３７０がデータを基板３６０に送信する。タイミング（３）では、基板３２０がデータを基板３１０に送信し、基板３６０がデータを基板３５０に送信する。タイミング（４）では、基板３５０がデータを基板３４０に送信する。
図１１は、本発明の実施例１１による電子回路の構成を示す断面概略図である。実施例１０の電子回路が制御基板３９０の上下に実施例１のタイプの基板を実装するものであるのに対して、本実施例１１の電子回路は、制御基板６９０の上下に実施例３のタイプの基板を実装するものである。本実施例１１の電子回路の場合、第２制御アンテナ６９２からアンテナ６１１やアンテナ６２２を介して制御通信を行い、第１制御アンテナ６９１及び第３制御アンテナ６９３からアンテナ６１２やアンテナ６２１を介してデータ通信を行う。したがって、実施例３について説明したように基板１つ隔てた基板との間のデータ通信が可能となり、そのような用途に適する。
図１２は、本発明の実施例１２による電子回路の構成を示す断面概略図である。本実施例１２の電子回路は、特別の制御基板をなくし、ＩＤ素子による役割指定により所定の基板４４０を制御基板とする例である。
図１６は、本発明の実施例１２における通信（その１）を説明する図である。まず、制御タイミングで基板４４０は、制御通信として各基板４１０、４２０、４３０に送信の指示、受信の指示、及びそれらのタイミングを通知する。各基板４１０、４２０、４３０は、送信の指示、受信の指示、及びそれらのタイミングを受信して、これに従ってデータ通信を行う。例えばタイミング（１）では、基板４４０が外部からのデータを基板４２０に送信し、タイミング（２）では、基板４３０が基板４４０にデータを送信して基板４４０はそのデータを外部に送信し、タイミング（３）では、基板４１０が基板４３０にデータを送信する。
図１７は、本発明の実施例１２における通信（その２）を説明する図である。まず、制御タイミングで基板４４０は、制御通信として各基板４１０、４２０、４３０に送信の指示、受信の指示、及びそれらのタイミングを通知する。各基板４１０、４２０、４３０は、送信の指示、受信の指示、及びそれらのタイミングを受信して、これに従ってデータ通信を行う。例えばタイミング（１）では、基板４４０が外部からのデータを基板４３０に送信し、タイミング（２）では、基板４３０が基板４２０にデータを送信し、タイミング（３）では、基板４２０が基板４１０にデータを送信する。
図１８は、本発明の実施例１２における通信（その３）を説明する図である。まず、タイミング（１）で、基板４４０が基板４３０に制御通信として受信の指示及び受信のタイミングを通知し、その通知したタイミングで基板４３０にデータを送信する。基板４３０は通知されたタイミングでデータを受信する。タイミング（２）で、基板４３０が基板４２０に制御通信として受信の指示及び受信のタイミングを通知し、その通知したタイミングで基板４２０にデータを送信する。基板４２０は通知されたタイミングでデータを受信する。タイミング（３）で、基板４２０が基板４１０に制御通信として受信の指示及び受信のタイミングを通知し、その通知したタイミングで基板４１０にデータを送信する。基板４１０は通知されたタイミングでデータを受信する。
このように逐次に制御通信することにより、制御通信距離を短くすることができる。タイミングは、各基板に搭載されたクロックで計測するか、各基板に外部から配線で与えられたクロックを用いることができる。また、データ送信終了を受信基板で検出して次の時間への遷移を次の基板に通知するようにしてもよい。また別の制御通信方式としては、タイミング（１）で、基板４２０も基板４４０からの制御信号を聞き、タイミング（２）での受信に備えるようにしてもよい。
図１３は、本発明の実施例１３による電子回路の構成を示す図である。図１３(a)は、積層実装されている電子回路を横から見た断面概略図である。図１３(b)は、５つの基板を積層実装した状態の電子回路の上面図である。図１３(a)は、図１３(b)の矢印の方向から見た図になる。本実施例１３の電子回路は、実施例１と同様の基本構成である第９基板５１０、第１０基板５２０、第１１基板５３０、第１２基板５４０及び第１３基板５５０から成る。実施例１は上の基板を１８０度回転させてスライドさせた例であるが、実施例１３は、上の基板を９０度回転さてスライドさせた例である。このため、各アンテナ５５１、５５２などは上の基板を９０度回転さてスライドさせることで、下の基板のアンテナと重なる位置に配置される。このように実施例１３は、上の基板を９０度回転さてスライドさせるので、４枚目毎の基板である第９基板５１０と第１３基板５５０とが同じ方向と位置に配置される。このため、２枚目毎の基板が同じ方向と位置に配置される実施例１と比べて、第９基板５１０のワイヤボンディングのためのスペースがより広く確保できる。したがって、より多くのチップを積層実装し、より高性能な誘導結合通信を実現するためにチップ厚を薄くした場合でも、実施例１と比べてワイヤボンディングし易い。
図１９は、本発明の実施例の基板中の電子回路の構成を示す図である。ここでは、実施例１の第１基板１０及び第２基板２０について説明する。図１において説明したように、構造としては、第１アンテナ１１と第３アンテナ２１とが対応し、第２アンテナ１２と第４アンテナ２２とが対応しているが、実装されると第１アンテナ１１と第４アンテナ２２とが重なりチャネルＡを形成し、第２アンテナ１２と第３アンテナ２１とが重なってチャネルＢを形成する。このように通信チャネルを形成するように、各基板が実装される積層位置に応じて各アンテナをチャネルに割り当てるためのセレクタを設ける。例えば、第１アンテナ１１に接続される第１送受信器１３に第１セレクタ１７を接続する。第１セレクタ１７は、第１送受信器１３を、第１ＩＤ素子１５からの基板の積層位置に関する情報に応じて、チャネルＡに対応する回路とチャネルＢに対応する回路に選択的に接続する。ここでは、第１基板１０は下から１番目（奇数番目）なので、この情報によって第１アンテナ１１をチャネルＡに割り当て、同様に、第２セレクタ１８は第２アンテナ１２をチャネルＢに割り当てる。第３セレクタ２７は、第２基板２０が下から２番目（偶数番目）なので、この情報によって第３アンテナ２１をチャネルＢに割り当て、同様に、第４セレクタ２８は第４アンテナ２２をチャネルＡに割り当てる。このＩＤ素子からの情報に応じてチャネルを割り当てることによって、基板上の異なる位置に配置されているアンテナによって１つの通信チャネルを形成することができる。この実施例１の場合には基板の積層位置に関する情報を、下から奇数番目か偶数番目かに関する情報とすることができる。また、このチャネル割当ては、実施例１１等の場合のように、通信チャネルと制御チャネルとに選択的に割り当てることもできる。
図２０は、コイル直径とコイル間距離と信号伝送強度との関係を示す図である。図２０は、横軸Ｄ／Ｘに対する、縦軸にｋ（ｄＢ）、及び、Ｙ／Ｘ＝２、３、４の場合のＳ／Ｉ（ｄＢ）の関係をシミュレートした結果を示す。
ただし、
Ｄ：送信コイル及び受信コイルの直径
Ｘ：送信コイルと受信コイル間の距離
Ｙ：同時に送信する別の送信コイルと受信コイル間の距離
ｋ：送信コイルと受信コイル間の結合係数
Ｓ：受信コイルで送信コイルから受信する信号の強度
Ｉ：受信コイルで別の送信コイルから受信する干渉の強度
図２０に示されるグラフから次のことが分かる。送信コイルからの信号を受信コイルが実用的に必要な強度で受信することができるために、コイルは所定の直径以上の大きさ（Ｘ程度）を必要とし、別の送信コイルからの干渉信号の強度が受信コイルで信号受信に支障がない程度となるように、コイルを所定の直径以下の大きさ（Ｙに依存する）とすることにより、重ねて積層される４つ以上のコイル間で同時に複数の通信を行うことができる。
より具体的には、同期再生の場合は、ノイズ耐性が強いので、
ｋ≧−２０ｄＢ（真数で０．１以上）、
Ｓ／Ｉ≧１０ｄＢ（真数でＳ／Ｉ＝３倍程度）
とすれば、
１≧Ｘ／Ｄ≧２．５（Ｙ／Ｘ＝２のとき）、
≧５（Ｙ／Ｘ＝３のとき）、
≧７（Ｙ／Ｘ＝４のとき）
非同期再生の場合はノイズ耐性が弱いので、
ｋ≧−２０ｄＢ（真数で０．１以上）、
Ｓ／Ｉ≧２０ｄＢ（真数でＳ／Ｉ＝１０倍）
とすれば、
１≧Ｘ／Ｄ≧２．１（Ｙ／Ｘ＝３のとき）、
≧３．３（Ｙ／Ｘ＝４のとき）
Ｙ／Ｘ＝２の場合に解はない、つまりＹ／Ｘ＝２の別の送信コイルからは同時に送信してはいけないことなる。
このようにコイル直径は、通信する送信コイルと受信コイルの間の距離に相当する程度の所定の大きさ以上とする必要があり、同時に送信する別の送信コイルと受信コイル間の距離に依存する所定の大きさ以下とすることによって、重ねて積層される４つ以上のコイル間で同時に複数の通信を行うことができる。
なお、本発明は上記実施例に限定されるものではない。
アンテナには、静電誘導のためのコンデンサの電極を含む。
明細書、特許請求の範囲及び図面を含む２００７年１１月２６日に出願の日本特許出願２００７−３０５１４３の開示は、そのまま参考として、ここにとり入れるものとする。
本明細書で引用した全ての刊行物、特許及び特許出願をそのまま参考として本明細書にとり入れるものとする。

Claims (11)

  1. 基板上に所定の間隔で第１及び第２アンテナが形成されている第１基板と、
    該第１基板と同一外観形状であり、第１基板における第１及び第２アンテナが形成されている位置の基板上にそれぞれ第３及び第４アンテナが形成されていて、第１アンテナと第４アンテナとを無線通信させて第１基板と重ならない部分にワイヤボンディングされて第１基板に積層実装されている第２基板と
    を備えることを特徴とする電子回路。
  2. 前記第１基板と第２基板とは９０度又は１８０度異なる方向に積層実装されていることを特徴とする請求項１記載の電子回路。
  3. 前記第１及び第２基板に該基板の積層位置に関する情報を外部から与える手段を更に備えることを特徴とする請求項１又は２記載の電子回路。
  4. 前記第１及び第４アンテナと通信する制御アンテナを有し、前記第１基板と第２基板との間のデータ通信、又は、第１及び第２基板と外部との間のデータ通信を制御する制御基板を更に備えることを特徴とする請求項１乃至３いずれかに記載の電子回路。
  5. 前記制御基板は、前記第１及び第２基板と同一外観形状であることを特徴とする請求項４記載の電子回路。
  6. 前記制御基板は、前記第１及び第２基板にランダムにアクセスして外部とのデータ通信を制御することを特徴とする請求項４又は５記載の電子回路。
  7. 前記制御基板は、前記第１及び第２基板の間でランダムにアクセスするデータ通信を制御することを特徴とする請求項４又は５記載の電子回路。
  8. 前記第１及び第２基板と同一外観形状であり、第１基板における第１及び第２アンテナが形成されている位置の基板上にそれぞれ第５及び第６アンテナが形成されていて、第３アンテナと第６アンテナとを無線通信させて、第１基板とで第２基板を挟み、第２基板と重ならない部分にワイヤボンディングされて第２基板に積層実装されている第３基板を更に備え、
    第１基板の制御に従い第１基板から第２基板へ、そして、第２基板の制御に従い第２基板から第３基板へ、と逐次データ転送を行うことを特徴とする請求項１乃至３いずれかに記載の電子回路。
  9. 前記第１及び第２基板と同一外観形状であり、第１基板における第１及び第２アンテナが形成されている位置の基板上にそれぞれ第５及び第６アンテナが形成されていて、第３アンテナと第６アンテナとを無線通信させて、第１基板とで第２基板を挟み、第２基板と重ならない部分にワイヤボンディングされて第２基板に積層実装されている第３基板を更に備え、
    前記制御基板の制御に従い、第１基板から第２基板へ、そして、第２基板から第３基板へ、と逐次データ転送を行うことを特徴とする請求項４又は５記載の電子回路。
  10. それぞれ２つ以上の第１及び第２基板が交互に積層実装され、各基板の第１及び第４アンテナが重ねて配置され、それらのアンテナを介して複数の通信が混信しない程度に離れて同時に行われることを特徴とする請求項１乃至３いずれかに記載の電子回路。
  11. 各前記アンテナはコイルによって構成されており、第２コイルに信号を送信する第１コイル、該信号を受信する第２コイル並びに該第１及び第２コイルに重ねて配置され第１コイルと同時に別に送信する第３コイルを備え、該第１乃至第３コイルの直径が、第１コイルと第２コイル間の距離に相当する程度の所定の大きさ以上であって、第２コイルにおいて第３コイルからの受信が第１コイルからの受信に支障がない程度の強度となり第２コイルと第３コイル間の距離に依存する所定の大きさ以下であることを特徴とする請求項１乃至１０いずれかに記載の電子回路。
JP2009543770A 2007-11-26 2008-11-20 電子回路 Active JP5491868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009543770A JP5491868B2 (ja) 2007-11-26 2008-11-20 電子回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007305143 2007-11-26
JP2007305143 2007-11-26
JP2009543770A JP5491868B2 (ja) 2007-11-26 2008-11-20 電子回路
PCT/JP2008/071159 WO2009069532A1 (ja) 2007-11-26 2008-11-20 電子回路

Publications (2)

Publication Number Publication Date
JPWO2009069532A1 JPWO2009069532A1 (ja) 2011-04-14
JP5491868B2 true JP5491868B2 (ja) 2014-05-14

Family

ID=40678433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543770A Active JP5491868B2 (ja) 2007-11-26 2008-11-20 電子回路

Country Status (4)

Country Link
US (1) US9053950B2 (ja)
JP (1) JP5491868B2 (ja)
KR (1) KR101495823B1 (ja)
WO (1) WO2009069532A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671200B2 (ja) * 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
JP5283075B2 (ja) 2008-12-26 2013-09-04 学校法人慶應義塾 電子回路
JP5374246B2 (ja) * 2009-06-12 2013-12-25 学校法人慶應義塾 密封型半導体記録媒体及び密封型半導体記録装置
US9305606B2 (en) * 2009-08-17 2016-04-05 Micron Technology, Inc. High-speed wireless serial communication link for a stacked device configuration using near field coupling
JP5426966B2 (ja) * 2009-08-28 2014-02-26 学校法人慶應義塾 半導体集積回路装置
US8831073B2 (en) 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
JP5663970B2 (ja) * 2010-06-07 2015-02-04 ソニー株式会社 信号伝送システム、通信装置、及び、電子機器
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5635759B2 (ja) * 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置
EP2586058A4 (en) * 2010-06-25 2014-01-01 Symbolic Logic Ltd MEMORY DEVICE
KR101152823B1 (ko) * 2010-12-30 2012-06-12 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP5616813B2 (ja) * 2011-02-16 2014-10-29 学校法人慶應義塾 電子回路
US9509375B2 (en) 2013-08-01 2016-11-29 SK Hynix Inc. Wireless transceiver circuit with reduced area
JP2015069658A (ja) * 2013-09-26 2015-04-13 富士通株式会社 メモリ
WO2015136821A1 (ja) 2014-03-12 2015-09-17 学校法人慶應義塾 積層半導体集積回路装置
JP2018107343A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 放射線撮像装置、その製造方法および撮像システム
TW201838094A (zh) 2017-02-16 2018-10-16 學校法人慶應義塾 層疊半導體積體電路裝置
GB2565310B (en) * 2017-08-08 2020-05-13 Advanced Risc Mach Ltd 3D interconnected die stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168033A (ja) * 1997-08-15 1999-03-09 Matsushita Electric Ind Co Ltd マルチチップモジュール
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2006173986A (ja) * 2004-12-15 2006-06-29 Keio Gijuku 電子回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701037A (en) * 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
WO2004073063A1 (ja) 2003-02-14 2004-08-26 Renesas Technology Corp. 電子装置および半導体装置
JP4193060B2 (ja) 2004-06-04 2008-12-10 学校法人慶應義塾 電子回路
JP4677598B2 (ja) 2004-08-05 2011-04-27 学校法人慶應義塾 電子回路
JP4124365B2 (ja) * 2004-08-24 2008-07-23 学校法人慶應義塾 電子回路
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
JP5024740B2 (ja) 2004-09-30 2012-09-12 学校法人慶應義塾 Ｌｓｉチップ試験装置
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168033A (ja) * 1997-08-15 1999-03-09 Matsushita Electric Ind Co Ltd マルチチップモジュール
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2006173986A (ja) * 2004-12-15 2006-06-29 Keio Gijuku 電子回路

Also Published As

Publication number Publication date
WO2009069532A1 (ja) 2009-06-04
US9053950B2 (en) 2015-06-09
KR20100094516A (ko) 2010-08-26
KR101495823B1 (ko) 2015-02-25
US20110039493A1 (en) 2011-02-17
JPWO2009069532A1 (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5491868B2 (ja) 電子回路
JP5149554B2 (ja) 半導体装置
US7558096B2 (en) Stacked memory
JP5978202B2 (ja) インターフェイスダイと複数のダイスタックとの間の同時通信を可能にする装置、スタック型デバイス内のインターリーブされた導電経路、ならびにその形成方法および動作方法
KR101528655B1 (ko) 적층된 디바이스 식별 할당
US8564093B2 (en) Semiconductor device and manufacturing method therefor
US8744349B2 (en) Multi-stack semiconductor integrated circuit device
US8283944B2 (en) Electronic circuit device
WO2009139372A1 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
US20090267084A1 (en) Integrated circuit with wireless connection
US11437350B2 (en) Semiconductor device
US9345136B1 (en) Package substrates, semiconductor packages including the same, electronic systems including the same, and memory cards including the same
US11682627B2 (en) Semiconductor package including an interposer
JP2011233842A (ja) 不揮発性半導体記憶装置
WO2011024851A1 (ja) 半導体集積回路装置
JP5791326B2 (ja) 積層集積回路装置
JP2014038880A (ja) 積層集積回路
JP2013243255A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140228

R150 Certificate of patent or registration of utility model

Ref document number: 5491868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250