JP2006173986A - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP2006173986A
JP2006173986A JP2004362460A JP2004362460A JP2006173986A JP 2006173986 A JP2006173986 A JP 2006173986A JP 2004362460 A JP2004362460 A JP 2004362460A JP 2004362460 A JP2004362460 A JP 2004362460A JP 2006173986 A JP2006173986 A JP 2006173986A
Authority
JP
Japan
Prior art keywords
transmission
coil
receiving
substrate
coils
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004362460A
Other languages
English (en)
Inventor
Tadahiro Kuroda
忠広 黒田
Daisuke Mizoguchi
大介 溝口
Noriyuki Miura
典之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to JP2004362460A priority Critical patent/JP2006173986A/ja
Priority to US11/302,501 priority patent/US7546106B2/en
Publication of JP2006173986A publication Critical patent/JP2006173986A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H04B5/48
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/18TPC being performed according to specific parameters
    • H04W52/28TPC being performed according to specific parameters using user profile, e.g. mobile speed, priority or network state, e.g. standby, idle or non transmission
    • H04W52/283Power depending on the position of the mobile
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

【課題】少ない消費電力で誘導結合による基板間の通信を行うことができる電子回路を提供すること。
【解決手段】増幅器10aの増幅率が1であるのに対して、増幅器10b〜dのそれはそれぞれ2、4、8であり、これらを組み合わせて全体として1〜15(=1+2+4+8)の増幅率で増幅する。送信電力制御レジスタ21は、送信先である受信コイルを有する基板までの距離(すなわち、送信コイルと受信コイル間の距離)に応じた送信電力となるように、より具体的にはその距離に比例した送信電力にする増幅率となるように、各増幅器10a〜10dにオン・オフ信号を出力して、増幅器10a〜10dの組合せを選択する。
【選択図】図1

Description

本発明は、IC(Integrated Circuit)ベアチップやPCB(プリント基板)などの基板間の通信を好適に行うことができる電子回路に関する。
本発明者らは、チップを3次元実装し、チップ間を誘導性結合により電気的に接続する方法によって、LSI(Large Scale Integration)の1パッケージに複数のベアチップを封入するシステムインパッケージ(SiP)を実現することを提案している(特許文献1参照)。
図5は、先願発明の電子回路の構成を示す図である。この電子回路は、第1〜第3LSIチップ31a〜31cから成る。LSIチップが3層にスタックされ、3チップにまたがるバスを形成する例である。すなわち、3者間(3つのLSIチップ間)で互いに通信可能な1つの通信チャネルを構成している。第1〜第3LSIチップ31a〜31cが縦に積まれ、各チップは接着剤で互いに固定されている。第1〜第3LSIチップ31a〜31c上には、それぞれ、送信に用いる第1〜第3送信コイル33a〜33cが配線により形成され、また、それぞれ、受信に用いる第1〜第3受信コイル35a〜35cが配線により形成される。これら3ペアの送受信コイル33、35の開口の中心が一致するように、第1〜第3LSIチップ31a〜31c上で配置されている。これにより、3ペアの送受信コイル33、35は誘導性結合を形成し、通信が可能となる。第1〜第3送信コイル33a〜33cにはそれぞれ第1〜第3送信回路32a〜32cが接続され、第1〜第3受信コイル35a〜35cにはそれぞれ第1〜第3受信回路34a〜34cが接続される。送受信コイル33、35は、プロセス技術の多層配線を利用し、通信に許される面積内で、3次元的に1回巻き以上のコイルとして実装される。送受信コイル33、35には、通信に最適な形状が存在し、最適なまき数、開口、線幅をとる必要がある。一般的に、送信コイル33が受信コイル35より小さい。
特願2004−037242
ここで、各送信回路の送信電力を同一で一定にすると、最も離れた基板間の距離に合わせた送信電力にすることになり、消費電力もそれだけ多くなってしまう。
本発明は、上記問題点に鑑み、少ない消費電力で誘導結合による基板間の通信を行うことができる電子回路を提供することを目的とする。
本発明の電子回路は、基板上の配線により形成され信号を受信する第1受信コイルと、該第1受信コイルから信号を入力する第1受信回路とを有する第1基板と、基板上の配線により形成され信号を受信する第2受信コイルと、該第2受信コイルから信号を入力する第2受信回路とを有する第2基板と、基板上の配線により前記第1及び第2受信コイルと対応する位置に形成され第1及び第2受信コイルと誘導結合して通信チャネルを構成し信号を送信する送信コイルと、第1受信コイルに送信する場合には第1送信電力で、第2受信コイルに送信する場合には第1送信電力と異なる第2送信電力で該送信コイルに信号を出力する送信回路とを有する第3基板とを備える。
また、前記第1基板は、複数の第1受信コイルを有し、前記第2基板は、複数の第2受信コイルを有し、前記第3基板は、それぞれ前記第1及び第2受信コイルと対応する位置に形成され第1及び第2受信コイルと誘導結合して通信チャネルを構成し信号を送信する複数の送信コイルを有することで、これら並列通信チャネルが存在する場合に上述の電力制御を適用することになり、そのクロストークの影響を少なくすることができる。
また、前記送信回路は、前記送信コイルと送信先である前記第1又は第2受信コイルとの距離に比例する送信電力で前記送信コイルに信号を出力することで、必要最小限の消費電力で基板間の通信を実現することができる。
本発明によれば、少ない消費電力で誘導結合による基板間の通信を行うことができる。
以下、添付図面を参照しながら本発明を実施するための最良の形態について詳細に説明する。
図1は、本発明の実施例による電子回路における送信回路の構成を示す図ある。この送信回路は、増幅器10a〜10d、送信電力制御レジスタ21、及びコンデンサ23を有し、4つの増幅器10a〜10dは送信電力制御レジスタ21によってオン・オフを制御されて、送信コイル22を駆動する。4つの増幅器10a〜10dはいずれも同じ回路構造からなり、異なる増幅率のものである。増幅器10aの増幅率が1であるのに対して、増幅器10b〜dのそれはそれぞれ2、4、8であり、これらを組み合わせて全体として1〜15(=1+2+4+8)の増幅率で増幅することができる。その内の1つである例えば増幅器10dは、NOT11、NOT12、NAND13、NOR14、及びトランジスタT1、T2から成る。トランジスタT1及びトランジスタT2はCMOS(Complementary Metal Oxide Semiconductor)構造のインバータを形成して、バッファとして機能し、送信コイル22を駆動する。例えば、これらトランジスタT1、T2のチャネル幅Wを変えることによって増幅器10dなどの増幅率を変えることができる。コンデンサ23はMOSトランジスタの容量性を用いることで、簡易に製造することができる。この増幅器10dを使って送信する時、すなわち、送信電力制御レジスタ21から増幅器10dにハイが出力されている時に、入力される送信データTxdataがローからハイになると、トランジスタT1はオンからオフになると共に、トランジスタT2はオフからオンになり、送信コイル22には電流ITが流れコンデンサ23をマイナスに充電する。コンデンサ23が十分に充電されると電流ITは止まり、結局、送信コイル22には三角波形状のパルス電流が流れることになる。つぎに、送信データTxdataがハイからローになると、トランジスタT1はオフからオンになると共に、トランジスタT2はオンからオフになり、送信コイル22には電流ITが逆に流れコンデンサ23を放電する。コンデンサ23が十分に放電されると電流ITは止まり、送信コイル22には逆極性の三角波形状のパルス電流が流れることになる。
送信電力制御レジスタ21は、送信先である受信コイルを有する基板までの距離(すなわち、送信コイルと受信コイル間の距離)に応じた送信電力となるように、より具体的にはその距離に比例した送信電力にする増幅率となるように、各増幅器10a〜10dにオン・オフ信号を出力して、増幅器10a〜10dの組合せを選択する。
図2は、通信距離と送信電力との関係を示す図である。本実施例において通信速度を1Gb/sとして、通信距離X=15、28、36、43、59[μm]に対して、送信電力PTX=3〜20[mW]とした時に通信が可能か(「パス:P」と表示)、不可能か(「フェイル:×」と表示)を示した。これから、通信距離X=15、28、43[μm]に必要な最小送信電力は、それぞれPTX=4、9、19[mW]であることが分かる。送信電力制御レジスタ21(図1)は、これら通信距離に必要な最小送信電力に設定するものである。このように、通信距離に応じた送信電力とすることで、全体として消費電力を少なくすることができる。
図3は、本発明の実施例によるクロストークを示す図である。本発明がクロストークに及ぼす影響を調べるために、本発明による送信電力制御をする場合と制御をしない場合についてのクロストークを試験した。試験条件は次のとおりである。50μm×50μmの大きさの送信及び受信コイルを縦3×横129(横の中央を1番として両横側に65番まで)にアレイ状に並べてチャネルアレイとし、縦横の中央の送信及び受信コイルをテストチャネルとする。テストチャネルの送信コイルからは信号を送信し、他の送信コイルからは疑似ランダム2値信号(PRBS:Pseudo Random Binary Sequence)を送信する。他の送信コイルの内、最初は中央のチャネル(2つの1番チャネル)から送信して、次第に両横に3+3チャネルずつ送信する送信コイルを増やしていき、最後にはすべての送信コイルから送信した。通信速度は1Gb/sである。縦横方向の隣接チャネルは時分割駆動して原理的にクロストークがないようにした。試験した結果、本発明に従い各通信距離に必要な最小送信電力で送信した場合には、すなわち、通信距離X=15、28、43[μm]に対して、それぞれ送信電力PTX=4、9、19[mW]とした場合には、図示のように、通信距離X=59[μm]の場合を除いて、すべてのチャネルが送信した場合でもテストチャネルにおいて正常に通信を行うことができた。
図4は、本発明によらないクロストークを示す図である。すべての送信電力PTX=19[mW]としたことを除いて、上述と同一の試験条件で試験をした。通信距離X=43[μm]においては正常に通信を行うことができるが、通信距離X=15、28[μm]においては通信する他チャネルを多くしていくと、通信チャネルが所定の数以上のときにクロストークのために通信できなくなることが分かる。
このように、並列に複数のチャネルを設ける場合には、距離に応じた送信電力とすることでクロストークの影響を少なくすることができる。
なお、本発明は上記実施例に限定されるものではない。
1つの基板から遠近複数の基板に同時に信号を送信する場合には、最も遠い通信先である基板までの距離に対応する送信電力で送信するように制御してもよい。この場合には、近距離基板間でかつ近いチャネルの通信を休止すると、クロストークを少なくすることができる。
本発明の実施例による電子回路における送信回路の構成を示す図ある。 通信距離と送信電力との関係を示す図である。 本発明の実施例によるクロストークを示す図である。 本発明によらないクロストークを示す図である。 先願発明の電子回路の構成を示す図である。
符号の説明
10a〜d 増幅器
11 NOT
12 NOT
13 NAND
14 NOR
21 送信電力制御レジスタ
22 送信コイル
23 コンデンサ
31 LSIチップ
32 送信回路
33 送信コイル
34 受信回路
35 受信コイル
T1、T2 トランジスタ
Txdata 送信データ

Claims (3)

  1. 基板上の配線により形成され信号を受信する第1受信コイルと、該第1受信コイルから信号を入力する第1受信回路とを有する第1基板と、
    基板上の配線により形成され信号を受信する第2受信コイルと、該第2受信コイルから信号を入力する第2受信回路とを有する第2基板と、
    基板上の配線により前記第1及び第2受信コイルと対応する位置に形成され第1及び第2受信コイルと誘導結合して通信チャネルを構成し信号を送信する送信コイルと、第1受信コイルに送信する場合には第1送信電力で、第2受信コイルに送信する場合には第1送信電力と異なる第2送信電力で該送信コイルに信号を出力する送信回路とを有する第3基板と
    を備えることを特徴とする電子回路。
  2. 前記第1基板は、複数の第1受信コイルを有し、
    前記第2基板は、複数の第2受信コイルを有し、
    前記第3基板は、それぞれ前記第1及び第2受信コイルと対応する位置に形成され第1及び第2受信コイルと誘導結合して通信チャネルを構成し信号を送信する複数の送信コイルを有する
    ことを特徴とする請求項1記載の電子回路。
  3. 前記送信回路は、前記送信コイルと送信先である前記第1又は第2受信コイルとの距離に比例する送信電力で前記送信コイルに信号を出力することを特徴とする請求項1又は2記載の電子回路。
JP2004362460A 2004-12-15 2004-12-15 電子回路 Pending JP2006173986A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004362460A JP2006173986A (ja) 2004-12-15 2004-12-15 電子回路
US11/302,501 US7546106B2 (en) 2004-12-15 2005-12-14 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004362460A JP2006173986A (ja) 2004-12-15 2004-12-15 電子回路

Publications (1)

Publication Number Publication Date
JP2006173986A true JP2006173986A (ja) 2006-06-29

Family

ID=36674272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362460A Pending JP2006173986A (ja) 2004-12-15 2004-12-15 電子回路

Country Status (2)

Country Link
US (1) US7546106B2 (ja)
JP (1) JP2006173986A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148007A1 (ja) * 2008-06-03 2009-12-10 学校法人慶應義塾 電子回路
US8054871B2 (en) 2008-03-27 2011-11-08 Renesas Electronics Corporation Semiconductor device and semiconductor integrated circuit
KR20110134387A (ko) 2009-02-25 2011-12-14 각고호우징 게이오기주크 인덕터 소자 및 집적 회로 장치
KR20120031164A (ko) 2009-06-12 2012-03-30 각고호우징 게이오기주크 밀봉형 반도체 기록 매체 및 밀봉형 반도체 기록 장치
US8283944B2 (en) 2008-07-04 2012-10-09 Keio University Electronic circuit device
US8467256B2 (en) 2008-12-26 2013-06-18 Keio University Electronic circuit
US8564093B2 (en) 2008-08-12 2013-10-22 Keio University Semiconductor device and manufacturing method therefor
US8611816B2 (en) 2008-10-21 2013-12-17 Keio University Electronic circuit and communication functionality inspection method
US8704627B2 (en) 2008-05-14 2014-04-22 Keio University Inductor element, integrated circuit device, and three-dimensional circuit device
US8704609B2 (en) 2008-10-21 2014-04-22 Keio University Electronic circuit
JP5491868B2 (ja) * 2007-11-26 2014-05-14 学校法人慶應義塾 電子回路
US8744349B2 (en) 2009-10-15 2014-06-03 Keio University Multi-stack semiconductor integrated circuit device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130602B2 (en) 2006-01-18 2015-09-08 Qualcomm Incorporated Method and apparatus for delivering energy to an electrical or electronic device via a wireless link
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
US9774086B2 (en) 2007-03-02 2017-09-26 Qualcomm Incorporated Wireless power apparatus and methods
US9124120B2 (en) 2007-06-11 2015-09-01 Qualcomm Incorporated Wireless power system and proximity effects
JP2009032857A (ja) * 2007-07-26 2009-02-12 Hitachi Ltd 半導体集積回路および半導体装置
JP5600237B2 (ja) * 2008-02-02 2014-10-01 学校法人慶應義塾 集積回路
US7750435B2 (en) * 2008-02-27 2010-07-06 Broadcom Corporation Inductively coupled integrated circuit and methods for use therewith
JP5475962B2 (ja) * 2008-04-28 2014-04-16 学校法人慶應義塾 電子回路
US20090273242A1 (en) * 2008-05-05 2009-11-05 Nigelpower, Llc Wireless Delivery of power to a Fixed-Geometry power part
JP4698702B2 (ja) * 2008-05-22 2011-06-08 三菱電機株式会社 電子機器
US9177715B2 (en) 2010-11-23 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for inductive wireless signaling
US9740342B2 (en) * 2011-12-23 2017-08-22 Cirque Corporation Method for preventing interference of contactless card reader and touch functions when they are physically and logically bound together for improved authentication security
US10958154B2 (en) * 2017-07-06 2021-03-23 Integrated Device Technology, Inc. Wireless receiver rectifier low side current limited operation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000128A (en) * 1994-06-21 1999-12-14 Sumitomo Special Metals Co., Ltd. Process of producing a multi-layered printed-coil substrate
JP2002057350A (ja) 1994-08-30 2002-02-22 Seiko Instruments Inc 半導体装置
EP0704928A3 (en) * 1994-09-30 1998-08-05 HID Corporation RF transponder system with parallel resonant interrogation and series resonant response
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
JPH10255003A (ja) 1997-03-13 1998-09-25 Omron Corp リーダライタ
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
JP2003008481A (ja) 2001-06-27 2003-01-10 Denso Corp Idタグシステム,idタグリーダ及びidタグ
US6958531B2 (en) * 2003-11-14 2005-10-25 The Regents Of The University Of Michigan Multi-substrate package and method for assembling same
JP4131544B2 (ja) 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路
JP4193060B2 (ja) 2004-06-04 2008-12-10 学校法人慶應義塾 電子回路
JP4677598B2 (ja) 2004-08-05 2011-04-27 学校法人慶應義塾 電子回路
JP4124365B2 (ja) * 2004-08-24 2008-07-23 学校法人慶應義塾 電子回路

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491868B2 (ja) * 2007-11-26 2014-05-14 学校法人慶應義塾 電子回路
US9053950B2 (en) 2007-11-26 2015-06-09 Keio University Electronic circuit
US8054871B2 (en) 2008-03-27 2011-11-08 Renesas Electronics Corporation Semiconductor device and semiconductor integrated circuit
US8704627B2 (en) 2008-05-14 2014-04-22 Keio University Inductor element, integrated circuit device, and three-dimensional circuit device
JP2009295699A (ja) * 2008-06-03 2009-12-17 Keio Gijuku 電子回路
US9979441B2 (en) 2008-06-03 2018-05-22 Thruchip Japan Inc. Inductive relayed coupling circuit between substrates
WO2009148007A1 (ja) * 2008-06-03 2009-12-10 学校法人慶應義塾 電子回路
US8283944B2 (en) 2008-07-04 2012-10-09 Keio University Electronic circuit device
US8564093B2 (en) 2008-08-12 2013-10-22 Keio University Semiconductor device and manufacturing method therefor
US8611816B2 (en) 2008-10-21 2013-12-17 Keio University Electronic circuit and communication functionality inspection method
US8704609B2 (en) 2008-10-21 2014-04-22 Keio University Electronic circuit
US8467256B2 (en) 2008-12-26 2013-06-18 Keio University Electronic circuit
KR20110134387A (ko) 2009-02-25 2011-12-14 각고호우징 게이오기주크 인덕터 소자 및 집적 회로 장치
US8872609B2 (en) 2009-02-25 2014-10-28 Keio University Inductor element and integrated circuit device
KR20120031164A (ko) 2009-06-12 2012-03-30 각고호우징 게이오기주크 밀봉형 반도체 기록 매체 및 밀봉형 반도체 기록 장치
US8744349B2 (en) 2009-10-15 2014-06-03 Keio University Multi-stack semiconductor integrated circuit device

Also Published As

Publication number Publication date
US20060176676A1 (en) 2006-08-10
US7546106B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
JP2006173986A (ja) 電子回路
JP4131544B2 (ja) 電子回路
WO2005119932A1 (ja) 電子回路
JP5024740B2 (ja) Lsiチップ試験装置
KR102047930B1 (ko) 임피던스 조정 기능을 갖는 적층형 반도체 회로
WO2006022172A1 (ja) 電子回路
JP4982778B2 (ja) 電子回路装置
JP4677598B2 (ja) 電子回路
US9749020B2 (en) Integrated circuit and layered circuit provided therewith
US9917061B2 (en) Semiconductor apparatus and memory system
KR20150096889A (ko) 적층형 반도체 메모리 장치 및 이를 위한 테스트 회로
KR20160041535A (ko) 신호를 전송하는데 있어 피크 전류를 감소시키는 반도체 장치 및 시스템
TWI667766B (zh) 半導體積體電路及包含其之半導體系統
KR20160034698A (ko) 반도체장치 및 이를 포함하는 반도체시스템
US9006840B2 (en) Semiconductor device and semiconductor system including the same
KR20150141018A (ko) 관통 비아를 통해 연결되는 적층 반도체 장치 및 모니터링 방법
US7167536B2 (en) Signal receiving circuit, semiconductor device and system
KR20140065905A (ko) 멀티-칩 시스템 및 반도체 패키지
JP2008277332A (ja) 通信基板および半導体集積回路
JP2012169513A (ja) 電子回路
WO2021106382A1 (ja) ドライバ回路
KR20140080306A (ko) 반도체 칩 및 그를 포함하는 반도체 패키지
JP2008097814A (ja) 積層メモリ、メモリモジュール及びメモリシステム
US20150067432A1 (en) Semiconductor apparatus and system including the same
US9269414B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080125

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090128