JP6901805B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6901805B2 JP6901805B2 JP2020067088A JP2020067088A JP6901805B2 JP 6901805 B2 JP6901805 B2 JP 6901805B2 JP 2020067088 A JP2020067088 A JP 2020067088A JP 2020067088 A JP2020067088 A JP 2020067088A JP 6901805 B2 JP6901805 B2 JP 6901805B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- memory chip
- coil
- coils
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 230000005540 biological transmission Effects 0.000 claims description 339
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 230000001939 inductive effect Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 230000004927 fusion Effects 0.000 claims description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 21
- 230000004907 flux Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Description
誘導結合によって第1の送受信コイルと結合する第2の送受信コイル、第2の送受信コイルの両端から引き出された第2の引き出し線、および前記第2の引き出し線に接続して第2の送受信コイルとの間で信号を入出力する第2の送受信回路を複数のメモリチップ毎に有して、複数のメモリチップの積層方向の一端に配置されたインターポーザとを具備し、
複数のメモリチップは、平面視で、複数の第1の送受信回路が互いに重なる位置に配置され、これらの第1の送受信回路の周囲に第1の送受信コイルが互いに重ならない位置に配置された構造を有する半導体装置に関する。
図1は、本実施の形態による半導体装置の一例を示す一部断面図である。図1の半導体装置1では、基板5の上にはんだボール6を介してプロセッサ2が実装されている。また、基板5の上には、DRAM(Dynamic Random Access Memory)のメモリチップ11〜14が基板5に対して垂直方向に積層された積層構造(積層DRAM4)が設けられている。積層DRAM4におけるメモリチップの積層方向の一端、すなわち、メモリチップ11の上には、インターポーザ3が配置されている。インターポーザ3を設けることで、プロセッサ2で発した熱がDRAMの動作に悪影響を与えるのを防止できる。尚、半導体装置1は、例えば、プロセッサ2の周囲に、インターポーザ3と積層DRAM4とからなる構造体が複数配置された構造とすることができる。積層は、フュージョンボンディング(Fusion Bonding)によって実現されている。積層は、接着剤を使用した手法や、表面活性化常温接合等の他の手法を利用してもよい。
図6は、本実施の形態による半導体装置の一例を示す一部断面図である。図6の半導体装置101では、基板105の上に、はんだボール106を介してプロセッサ102が実装されており、また、DRAM(Dynamic Random Access Memory)の5枚のメモリチップ111,11〜14が基板105に対して垂直方向に積層された積層DRAM104が設けられている。
本実施の形態の半導体装置は、実施の形態1で述べた図1と同様に、基板の上にはんだボールを介してプロセッサが実装された構造とすることができる。この基板の上には、DRAM(Dynamic Random Access Memory)のメモリチップが基板に対して垂直方向に積層された積層構造(積層DRAM)が設けられる。また、積層DRAMにおけるメモリチップの積層方向の一端には、インターポーザが配置される。そして、プロセッサとDRAMとは、インターポーザを介して電気的に接続される。
2,102 プロセッサ
3,20 インターポーザ
4,104,204 積層DRAM
5,105 基板
6,106 はんだボール
11〜14,21〜28,111 メモリチップ
Claims (8)
- 基板と、
前記基板の一面に電気的に接続されるプロセッサと、
前記基板の一面に、その一部が前記プロセッサと前記基板との間に配置されるメモリチップと、前記メモリチップに積層されることで前記プロセッサに接触するインターポーザと、を有する構造体であって、その一部が前記基板と前記プロセッサとの間に配置されるとともに、前記プロセッサの周囲に配置される構造体と、
を備える半導体装置。 - 前記インターポーザは、前記プロセッサから送られたデータを受信し、所定の前記メモリチップに送信するとともに、所定の前記メモリチップから送られたデータを受信し、前記プロセッサに送信する請求項1に記載の半導体装置。
- 前記インターポーザと前記メモリチップとの間の送受信は、誘導結合による通信用の送受信コイルを介して行われる請求項2に記載の半導体装置。
- 前記メモリチップ及び前記インターポーザは、フュージョンボンディング、表面活性化常温接合、及び接着剤による接合のいずれか、またはそれらを併用して積層される請求項1に記載の半導体装置。
- 基板と、
前記基板の一面に電気的に接続されたプロセッサと、
前記基板の一面に、その一部が前記プロセッサと前記基板との間に配置され、メモリチップの機能とインターポーザの機能とを併せもち前記プロセッサに接触する第1のメモリチップと、前記基板の一面と前記第1のメモリチップとの間に配置され、前記第1のメモリチップに積層される第2のメモリチップと、を有する構造体であって、その一部が前記基板と前記プロセッサと前記基板との間に配置されるとともに、前記プロセッサの周囲に複数配置される構造体と、
を備える半導体装置。 - 前記第1のメモリチップは、前記プロセッサから送られたデータを受信し、所定の前記第2のメモリチップに送信するとともに、所定の前記第2のメモリチップから送られたデータを受信し、前記プロセッサに送信する、請求項5に記載の半導体装置。
- 前記第1のメモリチップと前記第2のメモリチップとの間の送受信は、誘導結合による通信用の送受信コイルを介して行われる請求項6に記載の半導体装置。
- 前記第1のメモリチップ及び前記第2のメモリチップは、フュージョンボンディング、表面活性化常温接合、及び接着剤による接合のいずれか、またはそれらを併用して積層される請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020067088A JP6901805B2 (ja) | 2016-02-10 | 2020-04-02 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017566456A JP6687646B2 (ja) | 2016-02-10 | 2016-02-10 | 半導体装置 |
JP2020067088A JP6901805B2 (ja) | 2016-02-10 | 2020-04-02 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017566456A Division JP6687646B2 (ja) | 2016-02-10 | 2016-02-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020115569A JP2020115569A (ja) | 2020-07-30 |
JP6901805B2 true JP6901805B2 (ja) | 2021-07-14 |
Family
ID=71778701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020067088A Active JP6901805B2 (ja) | 2016-02-10 | 2020-04-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6901805B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023249086A1 (ja) * | 2022-06-24 | 2023-12-28 | 株式会社Premo | 半導体モジュール、半導体チップ及び半導体モジュールの製造方法 |
JP7299651B1 (ja) | 2022-06-24 | 2023-06-28 | 株式会社Premo | 半導体モジュール、半導体チップ及び半導体モジュールの製造方法 |
-
2020
- 2020-04-02 JP JP2020067088A patent/JP6901805B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020115569A (ja) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6901805B2 (ja) | 半導体装置 | |
JP5491868B2 (ja) | 電子回路 | |
US11437350B2 (en) | Semiconductor device | |
JP5252486B2 (ja) | インダクタ素子、集積回路装置、及び、三次元実装回路装置 | |
JP2006301863A (ja) | メモリモジュール | |
KR101208959B1 (ko) | 반도체 장치 | |
JP5229213B2 (ja) | インダクタ結合を用いて信号伝送を行う半導体装置 | |
WO2015076153A1 (ja) | 集積回路及びそれを備える積層回路 | |
JP2007165459A (ja) | マルチチップモジュール | |
JP6414649B2 (ja) | 多層基板及びその製造方法 | |
JP6686048B2 (ja) | 半導体装置 | |
JP2020043178A (ja) | トランス及び信号伝送システム | |
JP6438137B2 (ja) | 半導体素子 | |
WO2017010009A1 (ja) | 半導体素子 | |
JP2006073625A (ja) | 電子部品 | |
JP6005438B2 (ja) | 積層集積回路 | |
US20180336987A1 (en) | Common mode noise filter | |
JP6449462B2 (ja) | 半導体装置 | |
US8563430B2 (en) | Semiconductor integrated circuit and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200501 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6901805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |