JP5229213B2 - インダクタ結合を用いて信号伝送を行う半導体装置 - Google Patents
インダクタ結合を用いて信号伝送を行う半導体装置 Download PDFInfo
- Publication number
- JP5229213B2 JP5229213B2 JP2009500216A JP2009500216A JP5229213B2 JP 5229213 B2 JP5229213 B2 JP 5229213B2 JP 2009500216 A JP2009500216 A JP 2009500216A JP 2009500216 A JP2009500216 A JP 2009500216A JP 5229213 B2 JP5229213 B2 JP 5229213B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- coil
- semiconductor device
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 230000008054 signal transmission Effects 0.000 title claims description 38
- 230000008878 coupling Effects 0.000 title claims description 23
- 238000010168 coupling process Methods 0.000 title claims description 23
- 238000005859 coupling reaction Methods 0.000 title claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 169
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 27
- 230000007246 mechanism Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 230000000149 penetrating effect Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 230000005674 electromagnetic induction Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/24—Inductive coupling
- H04B5/26—Inductive coupling using coils
- H04B5/263—Multiple coils at either side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Near-Field Transmission Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は半導体装置に関し、特に、垂直方向に集積された各チップ層間における、電磁誘導コイルによる電磁結合（インダクタ結合）を用いて信号伝送を行なう半導体装置に関する。
半導体集積回路は、半導体集積回路を構成するトランジスタ素子の微細化によって集積密度が向上している。このため、１つのチップから構成される半導体集積装置に多種類の機能が搭載されるようになってきている。また、半導体メモリ装置においても、トランジスタ素子の微細化に伴ってＤＲＡＭ（ダイナミック型ランダムアクセスメモリ）やＳＲＡＭ（スタティック型ランダムアクセスメモリ）など、メモリ回路の種類を問わず、メモリ容量の大容量化が進んできた。
しかしながら、近年では、集積密度をさらに上げ、その結果多機能性や大容量を得るための新しい技術の開発が求められている。これは、第１に、トランジスタ素子の微細化で得られる機能向上や容量向上以上に、半導体チップに多機能性や大容量が求められ、第２に、トランジスタ素子の微細化には限界がある、などのためである。
その一技術として複数の半導体チップを積層した積層型半導体装置、いわゆる３次元半導体が提案されている。例えば、半導体チップを積層してチップ面積を変えずに大規模集積回路を実現する手段として、半導体集積回路本体の上に積層した別チップにメモリ回路を集積している例が特許文献１に記載されている。また、同様に、チップ面積を変えずに大規模集積回路を実現する手段として、メモリセルアレイを多層化してさらに大容量化した多層メモリ構造が特許文献２に記載されている。
複数の半導体チップを多層化した場合には、今までのチップ面内の配線に加えて、チップ間の配線が必要となる。チップ間の配線としては、ワイヤボンディングを利用した接続が多く用いられている。しかし、積層型半導体にワイヤボンディングを適用した場合、ワイヤボンディングはチップの表面に設けられたパッド間を接続するため、第１にパッドに例えば100μｍ四方など、ある程度パッド面積が必要になることから使用可能な配線の数が限られてしまう、第２に、半導体チップの表面に設けられたパッドをチップ外部から接続可能にするようにパッドを積層されたチップの外側に設ける必要があるため、同じ形状の半導体チップを積層した場合、ボンディングワイヤ用のパッドを取り出せなくなる、などの問題がある。
これらの問題点を解決する方法として、大きく二つのデータ伝送技術が開発されている。
第１の技術は、半導体チップを貫通した貫通配線である。Takahashiらの報告(非特許文献１）では、シリコンチップを５０μｍまで薄膜化し、チップに１０μｍ角の孔を開けて、そこに金属を充填してチップ間配線用の貫通配線を形成している。この貫通配線によってチップ間配線はチップ面内で２次元に配置でき、数百本のチップ間配線も可能になる。加えて、チップ間配線がチップを貫通して配線されるため、同じ形状の半導体チップを積層することが可能となる。
第２の技術は、複数の半導体チップ間のデータ伝送を、非接触インターフェース技術を用いて行うものである。非接触インターフェース技術には、大別して、容量を用いる容量性結合伝送技術と、インダクタを用いるインダクタ結合伝送技術がある。例えば、Kandaらの報告（非特許文献２）では、半導体チップ上に４０μｍ間隔でパッドを設け、複数のチップの表面同士を互いに向かい合わせて積層することで、パッド間に容量性結合を作り、その容量性結合間でデータ伝送する方式および回路が紹介されている。また、Mizoguchiらの報告（非特許文献３）では、半導体チップ上に１００μｍ間隔で半導体配線領域にスパイラルインダクタによるコイルを形成し、複数のチップを互いのチップ表面と裏面とを向かい合わせながら積層することで、インダクタ結合を作り、そのインダクタ結合間でデータ伝送する方式および回路が紹介されている。
これら、貫通配線、容量結合、インダクタ結合などの技術を用いて複数の半導体チップを積層化すれば、例に示したメモリ回路に限らず、ロジック回路やアナログ回路なども積層することが可能で、メモリの大容量化に加えて多機能化も実現可能となる。
しかしながら、貫通配線技術では、データ伝送のために半導体チップの表面と裏面を接続させるように、半導体チップの半導体基板に貫通ビアと呼ばれる穴を形成し、その貫通ビアを金属などの導電性材料を用いて配線を形成する工程や、貫通配線と半導体基板とを絶縁するための絶縁材料を設ける工程など、が必要である。このため、半導体形成プロセスが煩雑になり、または、半導体製造コストの高騰、期間の長期化などの問題がある。一方、容量結合技術では、複数のチップの表面に形成されたパッド部分を互いに向かい合わせて容量結合部を形成することから、積層するチップは互いに表面同士を向かい合わせる必要がある。その結果、チップの積層数は２層に限定されてしまうため、３層以上のチップ積層や、多機能化、大容量化が制限されることになる。
したがって、３層以上にチップを積層する技術として、インダクタ結合を用いた非接触インターフェース技術が、半導体装置の多機能化、大容量化に寄与する可能性が高い。
ここで、インダクタ結合を用いた非接触インターフェース技術について簡単に説明する。図１はチップ間でデータ送受信を行うための従来の送信部および受信部の構成例を示すブロック図である。ここでは、１つのチップから他のチップに１ビットのデータを送る場合とする。また、信号電圧が示すデータの極性は、信号電圧が接地（グランド）電位であれば「０」とし、信号電圧が接地電位とは異なる電圧で予め決められた所定の電圧であれば「１」とする。
図１に示すように、データを送信する側のチップ７０１の送信部には、送信コイル７０３と送信器７０２とが設けられている。送信器７０２は内部に電流方向可変電流源を持ち、データ入力端子に入力される送信データ７０４に対応して電流方向を変える。電流方向は、図１において電流が送信コイル７０３の図左から図右に流れる場合を正とし、その反対の向きを負とする。以下、コイルが水平に描かれている場合は電流が左から右に流れる場合を正、逆の向きを負とし、コイルが垂直に描かれている場合は、電流が上から下に流れる場合を正、逆の向きを負とする。データを受信する側のチップ７０６の受信部には、受信コイル７０７と、受信コイル７０７に並列に接続された受信器７０８が設けられている。受信器７０８は、受信コイル７０７に発生する電流変化を読み取る。送信コイル７０３と受信コイル７０７がチップ面の垂直方向でほぼ重なる位置になるように、チップ７０１とチップ７０６が積層されている。
データ入力端子に入力される送信データ７０４の極性が「１」の場合、送信クロック７０５に同期させて電流方向可変電流源は送信コイル７０３に正の向きに電流を流す。送信コイル７０３に電流が流れると、電磁誘導現象によって送信コイル７０３内に磁界が発生し、受信コイル７０７に電流が発生する。受信器７０８は、受信コイル７０７に発生した電流変化を読み取る。同様に、送信データ７０４の極性が「０」の場合も、受信コイル７０７に送信コイル７０３に流れる電流の方向に依存した向きの電流が発生するので、受信器７０８が誘導電流を読み取る。送信データ７０４によって受信コイル７０７に発生する誘導電流の向きが異なるので、データ出力端子から出力される受信データ７０９は送信データ７０４の極性に対応したものとなる。このようにして、積層した複数のチップ間にデータ伝送のための配線を設けなくても、チップ間でデータを伝送することが可能となる。
ここで、図１のインダクタ結合を用いた信号伝送におけるタイミングチャートを図２に、送信回路例の回路図を図３に、受信回路例の回路図を図４に合わせて示す。
上述した信号伝送方式は、チップ上に製作された送信用コイルに電流を流し、送信用コイルが形成されたチップとは別のチップに形成された受信用コイルに電気信号を誘導させ、その信号を観測することで信号を伝送するものである。そのため、この伝送方式において、高速信号伝送や低エラーレートなどの高品位の信号伝送を行うには、Ｓ/Ｎ比を確保するために、受信コイルに誘導される信号を大きくしなければならない。この受信コイルに誘導される信号は、送受信コイル間の相互インダクタンスに比例する。この相互インダクタンスは、受信コイルの自己インダクタンス、送信コイルの自己インダクタンス、コイル間の結合係数に比例する。ここで、結合係数は、コイルの相対位置に依存しているので、高品位信号伝送を実現するには、各チップに形成された電磁誘導コイルの位置を極端に高い精度で調整する必要がある。
仮に、コイル位置がずれると、相互インダクタンスの減少に伴い信号強度が低下してしまう。しかしながら、上記関連技術では、各チップ間の相対位置を高精度に維持しながら実装することが非常に困難である。仮に、高精度な実装を実現したとしても実装コストの増大を招く。また、チップ実装後にコイル位置を変更できないので、伝送速度が制限され、エラーレートを十分に下げることができなかい。
また、これまで積層ＳＩＰ技術で用いられてきたワイヤボンドは、ある程度接続位置の変更が可能なため、汎用チップ同士の積層なども可能であった。しかしながら、従来のインダクタ結合を用いた信号伝送装置は、送信コイルと受信コイルの位置を高精度に合わせなければならないため、専用設計のチップを用いるか、送信コイルと受信コイルの位置を合わせたようなチップを用いる必要があった。このため、製造コストの増大につながっていた。
さらに、半導体装置製造時におけるデバイス特性のばらつきの影響によって、信号伝送の際のエラーレートを十分に下げられなくなってしまう。例えば、受信器のトランジスタの間の特性にばらつきが発生すると、入力信号にオフセットが加えられたような状態になってしまい、信号の誤伝送につながる。
また、従来は送信コイルの真下に実装された受信コイル内を貫通する磁束によって発生した誘導電流のみを用いて信号を受信していたため、送信コイルの真下に向かい受信コイルを貫いた磁束以外の周囲に広がった磁束は無駄になってしまっており、その分だけ、送信コイルに流す電流量を大きくすることで、信号伝送を行っていた。そのため、送信電力が大きくなってしまい、消費電力の増大を招いていた。
特開平４−１９６２６３号公報
特開２００２−２６２８３号公報
K. Takahashi et al., JapaneseJournal of Applied Physics, 40, 3032(2001)
K. Kanda, et al., InternationalSolid-State Circuits Conference, 2003
D. Mizoguchi, et al.,International Solid-State Circuits Conference, 2004
本発明の目的は、半導体装置製造時の特性ばらつきの影響を緩和し、高精度の位置あわせ制御を要求しない、高品位の信号伝送が可能な半導体装置を提供することである。
本発明の他の目的は、送信コイルが発生した信号を効率的に受信して、消費電力を削減可能な半導体装置を提供することである。
本発明の第１の態様では、1つの送信コイルと複数の受信コイルとからなる送受信コイル対を1つ以上配置する。
本発明の第２の態様では、複数の送信コイルと１つ受信コイルとからなる送受信コイル対を1つ以上配置する。
本発明の第３の態様は、第１の態様と第２の態様の組み合わせであり、複数の送信コイルと複数の受信コイルとからなる送受信コイル対を1つ以上配置する。
本発明によれば、チップ実装後に信号受信器が持つ演算装置の演算方法を制御し、または、信号送信器が持つ送信信号発生器の信号を制御し、またはそれらの両方を行うことで、チップ実装の際による位置ずれや、半導体デバイス製造時のばらつきによるオフセットや、外乱の影響を取り除き、高品位の信号伝送が可能となる。
さらに、送信器が伝送する信号を有効に利用できるために、半導体装置の送信電力の削減可能になり、かつ、伝送距離の拡大も可能となる。
１０１ 受信コイル
１０１−１〜１０１−５ 受信コイル群
１０１Ａ 送信コイル２０１の内側の受信コイル
１０１Ｂ 送信コイル２０１の外側の受信コイル
１０２ 信号受信器
１０２Ａ 送信信号と同相特性の信号受信器
１０２Ｂ 送信信号と逆相特性の信号受信器
１０２Ｃ 正常動作した信号受信器
１０２Ｄ 誤動作した信号受信器
１０２Ｅ 極性が変化した信号受信器
１０２Ｆ データ受信しない信号受信器
１０３ 受信機構
１０４ 読み出し器
１０５、１０５−１〜１０５−３ 演算装置
１０６ 読み出し制御信号
１０７、１０７−１〜１０７−３ 受信データ
１０８ 受信信号
１０９ 選択器
１１０ 選択信号
２０１、２０１−１〜２０１−３ 送信コイル
２０２ 信号送信器
３０１ 送信コイル
３０１Ａ 受信コイル４０１の内側の送信コイル
３０１Ｂ 受信コイル４０１の外側の送信コイル
３０２ 信号送信器
３０２Ａ 正常動作した信号受信器
３０２Ｂ 誤動作した信号受信器
３０３ 送信機構
３０４ 書き込み器
３０５ 送信信号発生器
３０６ 書き込み制御信号
３０７ 送信データ
４０１ 受信コイル
４０２ 信号受信器
５０１ 受信コイル
５０２ 信号受信器
５０２Ａ、５０２Ｄ 「１」を出力する信号受信器
５０２Ｂ、５０２Ｃ 「-１」を出力する信号受信器
５０３ 受信機構
５０４ 読み出し器
５０５ 演算装置
５０６ 読み出し制御信号
６０１ 送信コイル
６０２ 信号送信器
６０３ 送信機構
６０４ 書き込み器
６０５ 送信信号発生器
６０６ 書き込み制御信号
６０７ 送信データ
６０８ 送信信号
１０１−１〜１０１−５ 受信コイル群
１０１Ａ 送信コイル２０１の内側の受信コイル
１０１Ｂ 送信コイル２０１の外側の受信コイル
１０２ 信号受信器
１０２Ａ 送信信号と同相特性の信号受信器
１０２Ｂ 送信信号と逆相特性の信号受信器
１０２Ｃ 正常動作した信号受信器
１０２Ｄ 誤動作した信号受信器
１０２Ｅ 極性が変化した信号受信器
１０２Ｆ データ受信しない信号受信器
１０３ 受信機構
１０４ 読み出し器
１０５、１０５−１〜１０５−３ 演算装置
１０６ 読み出し制御信号
１０７、１０７−１〜１０７−３ 受信データ
１０８ 受信信号
１０９ 選択器
１１０ 選択信号
２０１、２０１−１〜２０１−３ 送信コイル
２０２ 信号送信器
３０１ 送信コイル
３０１Ａ 受信コイル４０１の内側の送信コイル
３０１Ｂ 受信コイル４０１の外側の送信コイル
３０２ 信号送信器
３０２Ａ 正常動作した信号受信器
３０２Ｂ 誤動作した信号受信器
３０３ 送信機構
３０４ 書き込み器
３０５ 送信信号発生器
３０６ 書き込み制御信号
３０７ 送信データ
４０１ 受信コイル
４０２ 信号受信器
５０１ 受信コイル
５０２ 信号受信器
５０２Ａ、５０２Ｄ 「１」を出力する信号受信器
５０２Ｂ、５０２Ｃ 「-１」を出力する信号受信器
５０３ 受信機構
５０４ 読み出し器
５０５ 演算装置
５０６ 読み出し制御信号
６０１ 送信コイル
６０２ 信号送信器
６０３ 送信機構
６０４ 書き込み器
６０５ 送信信号発生器
６０６ 書き込み制御信号
６０７ 送信データ
６０８ 送信信号
（第1の実施の形態）
図５は本発明の第1の実施の形態による半導体装置、すなわち１つの送信コイルと複数の受信コイルからなる送受信コイル対を１つ有する半導体装置における受信部のブロック図である。
図５は本発明の第1の実施の形態による半導体装置、すなわち１つの送信コイルと複数の受信コイルからなる送受信コイル対を１つ有する半導体装置における受信部のブロック図である。
受信部は、受信コイル１０１と信号受信器１０２とを有する受信機構１０３を７行×７列のアレイ状に複数持つ。受信機構１０３が受信した信号が、読み出し制御信号１０６によって制御される読み出し器１０４を用いて演算装置１０５に送られ、演算装置１０５で受信信号を演算することで受信データ１０７が得られる。ここで、図５のｍ×n番目にある信号受信器１０２をＲ（ｍ，ｎ)とし、Ｒ（ｍ，ｎ）の出力信号１０８をＤ（ｍ，ｎ)とする。ただし、ｍはｍ行目、ｎはｎ列目であることを示し、ｍ、ｎは、それぞれ０以上の整数で、図１の例では０〜６である。図５では受信機構１０３が７×７のアレイ状に配置されているが、７×７である必要はなく、受信機構１０３が複数あればよい。
図６は送信コイルと受信コイルの相対位置関係を明らかにするための模式的平面図を示す。図６はチップ実装後の送信コイル２０１を受信コイル１０１があるチップ上に投影したものである。受信コイル１０１の径が送信コイル２０１の径より大きい場合、異なる向きの磁束が受信コイル２０１を貫き、磁束を打ち消しあってしまうので、図６に示すように、受信コイル１０１の径は送信コイル２０１の径と同等か、それより小さい径とすると効率的である。
次に、信号伝送するために送信コイル２０１に電流を流したときの半導体装置の動作について説明する。ここでは、図面を上から見て時計回りに電流が流れた場合を「１」、反時計回りに電流が流れた場合を「−１」とする。以降同様の符号を用いる。
図７は送信コイル２０１に時計回りに電流が流れるように信号を入力した場合、すなわち送信データが「１」である場合の受信コイル１０１に流れる電流を示したものである。図７に示すように、送信コイル２０１の内側の受信コイル１０１Ａには送信コイル２０１に流れる電流と同じ向きの時計回りに電流が流れ、送信コイル２０１の外側に位置する受信コイル１０１Ｂには送信コイル２０１に流れる電流とは逆向きの反時計回りの電流が流れる。
一方、図８に示したように、送信コイル２０１に反時計回り向きの電流を流した場合、すなわち送信データが「０」の場合、送信コイル２０１の内側の受信コイル１０１Ａには、送信コイル２０１に流れる電流と同じ反時計回りの電流が流れ、送信コイル２０１の外側の受信コイル１０１Ｂには送信コイル２０１に流れる電流とは逆の時計回りの電流が流れる。なお、図７および図８において、１０２Ａは送信信号と同相特性の信号受信器、１０２Ｂは送信信号と逆相特性の信号受信器である。
信号受信器Ｒ(ｍ，ｎ)は前述した受信コイル１０１に流れる電流を観測し、その電流の極性、および強度によって出力を変化させる機能を有する。ここで、図７、８に示すように、送信データ「１」、「０」を送信した時の各信号受信器Ｒ(ｍ，ｎ)の出力結果である受信信号Ｄ(ｍ，ｎ)の一覧を表１に示す。ここでは、受信信号Ｄ(ｍ，ｎ)を、各受信コイル１０１で発生した誘導電流を各受信コイル１０１と接続されている信号受信器Ｒ(ｍ，ｎ)によって２値化されたディジタル信号としている。
もちろん、この閾値処理の閾値をある任意の値に設定してもよい。また、信号受信器Ｒ(ｍ，ｎ)に掛ける係数Ａ(ｍ，ｎ)を１または−1としていたが、もちろん、前述の値に限らず１と−１の間の中間値であったり、絶対値が１を超えるような任意の値であってもよい。また、その任意の値の大きさは、信号受信器Ｒ(ｍ，ｎ)ごとに設定してもよい。ここに示す係数Ａ(ｍ，ｎ)の目的は、信号受信器Ｒ(ｍ，ｎ)が、演算装置１０５の出力信号に与える寄与度を任意に制御することにある。
これまでの例では、係数Ａ(ｍ，ｎ)を変化させることで信号受信器Ｒ(ｍ，ｎ)の、演算装置１０５の出力信号に与える寄与度を任意に制御してきた。しかし、信号受信器Ｒ(ｍ，ｎ)の閾値や信号増幅率を変化させて受信信号Ｄ(ｍ，ｎ)を得ることで、信号受信器Ｒ(ｍ，ｎ)の、演算装置１０５の出力信号に与える寄与度を制御してもよい。
従来は送信コイル２０１の真下に実装された受信コイル１０１内を貫通する磁束によって発生した誘導電流を用いて信号を受信するのみであったため、送信コイル２０１の真下に向かい受信コイル１０１を貫いた磁束以外の周囲に広がった磁束は無駄になってしまっていた。しかしながら、本発明によれば、図７、図８に示したように受信コイル１０１は送信コイル２０１の真下のみならず周辺にも配置されているので、効率的な信号受信が可能となり、送信コイル２０１に流す電流を減少させることができるため消費電力の削減が可能となる。また、図９に示したように、信号受信器１０２のいくつかが外乱やばらつきなどの影響を受けて誤動作した場合でも、誤動作した信号受信器１０２Ｄよりも正確な受信ができた受信器１０２Ｃが多ければ、信号伝送が可能である。
図９に示したように、「１」を送信し信号受信器１０２が誤動作した場合の受信信号Ｄ(ｍ，ｎ)の一覧を表３に示す。
次に、図１０に示したように、チップ実装の際に送信コイル２０１と受信コイル１０１の相対位置がずれた場合を考える。ここでは、位置ずれがない図６の状態よりやや下方に送信コイル２０１がずれた場合を示している。図６で示した位置ずれのない状態では、送信コイル２０１の内側にあった受信コイル１０１のいくつかが送信コイル２０１の外側に配置されてしまっている。このような位置ずれによって受信信号の極性が変わってしまい、正確な信号受信の妨げとなる。そこで、極性が変化した信号受信器１０２Ｅの受信信号を集めて演算する際の演算を、加算から減算、または減算から加算に変更する。また、送信コイル２０１のほぼ境界に位置しているような受信コイル１０１は、受信コイル１０１を異なる向きの磁界が貫くことになってしまい、磁界の総量が少なくなり、信号の誤受信が発生しやすい。そのような受信コイル１０１の信号受信器１０２Ｆの受信信号は、加算や減算どちらも行わず、信号受信に不感応とすると、さらに高品位の信号伝送が可能となる。これによって、チップ実装時に位置ずれが発生したとしても、演算を制御することで位置ずれの影響を削減することが可能になる。
図１０に示すように、チップ実装時の位置ずれが発生した際の係数Ａ(ｍ，ｎ)を表５に示す。
次に、係数Ａ(ｍ，ｎ)の設定方法の例を挙げる。
チップの実装ずれを機械的に計測し、その位置ずれの量から、最適な係数を決定してもよい。また、値が既知の送信データを送信し、その受信結果がもっとも誤りの少なくなるように係数Ａ(ｍ，ｎ)を変化させて、係数Ａ(ｍ，ｎ)を決定してもかまわない。
信号受信器１０２の感度や信号増幅率などの特性を一定としたが、もちろん、信号受信器１０２の特性を位置ずれに合わせて変化させても、係数Ａ(ｍ，ｎ)を変化させた場合と同様の効果が得られる。
ここまでは、受信信号Ｄ(ｍ，ｎ)を「１」または「−１」などとデジタルデータとして扱ってきた例を示したが、もちろん、デジタルデータに変換せず、アナログデータのまま処理を行ってもかまわない。
次に、信号受信器１０２の、デバイスばらつきなどを起因とする特性の偏りに関しても、前述した係数Ａ(ｍ，ｎ)を変化させることで信号受信の誤りを低減できる。例えば、デバイスばらつきによって常に「１」を出力してしまうような信号受信器Ｒ(ｍ，ｎ)が製造された場合、前述の係数Ａ(ｍ，ｎ)を「０」にすることで、誤動作する信号受信器Ｒ(ｍ，ｎ)の影響を受信データに反映させずにすむ。このとき、他の信号受信器が正常な動作をしていれば、正確な信号受信が可能となる。
また、これまで演算装置１０５に送られる信号をＤ(ｍ，ｎ)×Ａ(ｍ，ｎ)としてきたが、これにＢ(ｍ，ｎ)を加え、Ｄ（ｍ，ｎ)×Ａ(ｍ，ｎ)+Ｂ(ｍ，ｎ)などとすることで、ばらつきによるオフセットなども取り除くことが可能である。
同様に、外乱の影響を強く受ける信号受信器も同様に対応可能である。ある信号受信器が隣接コイルの影響によって誤受信することが多い場合、その信号受信器に対応する係数Ａ(ｍ，ｎ)を「０」にすれば、隣接コイルの影響によって誤動作していた信号受信器の出力が最終的な受信データに反映させずにすむため、正確な信号受信が可能となる。
次に、第１の実施の形態の送受信コイル対を複数実装した半導体装置の例を説明する。
図１１は、３つの送受信コイル対を実装した半導体装置のブロック図である。各送受信コイル対内の受信部は図５に示したものを３つ配置したものであって、図１１中では読み出し器１０４の一部を省略して記載されている。また、受信コイルと送信コイルの相対位置を明らかにするために、送信コイルの投影図も合わせて示されている。
図１２は、受信コイルと信号受信器を時間分割で共有する半導体装置のブロック図である。図１２も図１１と同様に、各送受信コイル対内の受信部とほぼ同様の構成であって、図１２中では読み出し器１０４の一部を省略して記載されている。また、受信コイルと送信コイルの相対位置を明らかにするために、送信コイルの投影図も合わせて示されている。
まず、送信コイル２０１−１および送信コイル２０１−３は時間領域Ｔ１において信号を送信する。すると、送信コイル２０１−１に対応する受信コイル群１０１−１、１０１−４と信号受信器群が動作し、送信コイル２０１−３に対応する受信コイル群１０１−３、１０１−５と信号受信器群が動作し、それぞれ送信コイル２０１−１、２０１−３からの送信信号を受信する。その時読み出し器１０４を介して読み出された信号は、選択器１０９によって、それぞれが対応する演算装置１０５−１、１０５−３に送られ、演算されることにより受信データ１０７-１、１０７−３が得られる。時間領域Ｔ１のあとの時間領域Ｔ２では、送信コイル２０１−２より送信データが送信される。その際、選択信号１１０を変化させ、読み出し器１０４を演算装置１０５−２に接続し、受信コイル群１０１−２、１０１−４、１０１−５と信号受信器群によって得られたデータを演算装置１０５−２に送る。その後演算装置１０５−１や演算装置１０５−３と同様の演算を行うことによって受信データ１０７−２が得られる。この時間領域Ｔ１と時間領域Ｔ２を交互に繰り返すことにより、受信コイルと信号受信器の共有が可能となる。ここでは、受信コイルと受信器を２つの受信機構によって共有したが、２つに限られるものではなく、選択器の入力ポートを増加させることにより、より多くの受信機構により共有することが可能である。
以上説明したように、本実施形態では、1つの送信コイルと複数の受信コイルとからなる送受信コイル対を1つ以上配置し、チップ実装後に制御可能な演算装置で、受信コイルの送信コイルに対する位置が送信コイルの内側にあるか、外側になるかということで生じる、各受信コイルに流れる受信信号の極性の違いを打ち消すように演算し、送信データを受信する。
（第２の実施の形態）
図１３は本発明の第２の実施の形態による半導体装置、すなわち複数の送信コイルと１つの受信コイルからなる送受信コイル対を１つ有する半導体装置における送信部のブロック図である。第２の実施の形態は、第1の実施の形態とほぼ同様であり、第1の実施の形態の送信部と受信部を逆にしたような構成である。
図１３は本発明の第２の実施の形態による半導体装置、すなわち複数の送信コイルと１つの受信コイルからなる送受信コイル対を１つ有する半導体装置における送信部のブロック図である。第２の実施の形態は、第1の実施の形態とほぼ同様であり、第1の実施の形態の送信部と受信部を逆にしたような構成である。
本実施形態の送信部は、送信コイル３０１と信号送信器３０２とを有する送信機構３０３を３×３のアレイ状に複数持ち、送信信号発生器３０５から書き込み制御信号３０６で制御された書き込み器３０４を介して信号送信器３０２に送信信号を入力し、信号送信器３０２が送信コイル３０１に電流を流すことで、送信信号を伝送する。ここで、図１３のｍ×ｎ番目にある信号送信器３０２をＴ（ｍ，ｎ)とし、Ｔ（ｍ，ｎ）への入力信号３０８をＤ(ｍ，ｎ)とする。但し、ｍはｍ行目、ｎはｎ列目であり、それぞれ0以上の整数である。
図１３では送信機構３０３は３×３のアレイ状に配置されているが、３×３である必要はなく、送信機構３０３が複数であればよい。
図１４は受信コイル４０１と送信コイル３０１の相対位置関係を明らかにする模式的平面図である。図１４はチップ実装後の受信コイル４０１を送信コイル３０１があるチップ上に投影したものである。
次に、信号伝送するために送信コイル３０１に電流を流したときの動作について説明する。ここでは、図面を上から見て時計回りに電流が流れた場合を「１」、反時計回りに電流が流れた場合を「−１」とする。
本発明による信号伝送は、送信コイル３０１に電流を流すことで発生した磁束が受信コイル４０１を貫くことで誘導電流が発生する電磁誘導を利用するものであるため、送信コイル３０１が発生する磁束の向きをそろえることによって、効果的な信号伝送が可能となる。ここで、送信コイル３０１が発生する磁束を考えると、送信コイル３０１の内側と外側では、磁束の向きが逆となるので、受信コイル４０１の直上に配置された送信コイル３０１が作る磁束と、受信コイル４０１の外側に配置された送信コイル３０１が作る磁束とでは、逆の向きとなる。そのため、前述したように磁束の向きをそろえるには、受信コイル４０１の直上に配置された送信コイル３０１に入力する電流と、受信コイル４０１の外側に配置された送信コイル３０１に入力する電流とで、向きを逆にすると効率的である。
ここで、信号伝送するために送信コイル３０１に電流を流したときの動作について説明する。
まず、送信データが「１」のときの動作を、図１５を用いて説明する。
受信コイル４０１の直上にある信号送信器３０２Ａ（Ｔ（１，１)）と、それ以外の信号送信器３０２Ｂを分けて考える。前者の信号送信器３０２Ａ（Ｔ（１，１)）には、送信コイル３０１Ａに時計回りに電流が流れるような信号を入力する。受信コイル４０１の内側には紙面の手前から奥の方向に貫くような磁束が発生し、電磁誘導によって、時計回りの電流が受信コイル４０１に流れる。一方、信号送信器３０２Ｂには、送信コイル３０１Ｂに反時計回りの電流が流れるような信号を入力する。これら送信コイル３０１Ｂの内側には紙面奥から手前に貫くような磁束が発生するが、受信コイル４０１の内側には、信号送信器３０２Ａ（Ｔ(１，１)）が作ったのと同じ向きの磁束が発生し、前述した信号送信器３０２Ａ（Ｔ(１，１)）が作った磁束をさらに強め、受信コイル４０１に発生する誘導電流はより大きく時計回りに流れ、その誘導電流を信号受信器４０２が受信することで、送信データ「１」が伝送される。
受信コイル４０１の直上にある信号送信器３０２Ａ（Ｔ（１，１)）と、それ以外の信号送信器３０２Ｂを分けて考える。前者の信号送信器３０２Ａ（Ｔ（１，１)）には、送信コイル３０１Ａに時計回りに電流が流れるような信号を入力する。受信コイル４０１の内側には紙面の手前から奥の方向に貫くような磁束が発生し、電磁誘導によって、時計回りの電流が受信コイル４０１に流れる。一方、信号送信器３０２Ｂには、送信コイル３０１Ｂに反時計回りの電流が流れるような信号を入力する。これら送信コイル３０１Ｂの内側には紙面奥から手前に貫くような磁束が発生するが、受信コイル４０１の内側には、信号送信器３０２Ａ（Ｔ(１，１)）が作ったのと同じ向きの磁束が発生し、前述した信号送信器３０２Ａ（Ｔ(１，１)）が作った磁束をさらに強め、受信コイル４０１に発生する誘導電流はより大きく時計回りに流れ、その誘導電流を信号受信器４０２が受信することで、送信データ「１」が伝送される。
次に、送信データが「０」の場合は、図１６に示すように、「１」の場合とは逆に、信号送信器３０２Ａ（Ｔ(１，１)）は、送信コイル３０１Ａに反時計回りの電流が入力し、信号送信器３０２Ａ（Ｔ(１，１)）以外の送信コイル３０１Ｂには時計回りの電流が入力される。送信コイル３０１と電流によって、受信コイル４０１の内側には紙面奥から手前方向に強めあった磁束が発生し、電磁誘導によって反時計回りの向きに誘導電流が流れる。その反時計回りに流れた誘導電流を信号受信器４０２が観測することで、送信データ「０」を伝送する。
仮に第１の実施形態のときのように実装位置がずれている送信コイル３０１が発生する磁束が受信コイル４０１を貫く磁束を弱める方向に働く場合は、その送信コイル３０１に入力する信号を逆にするか、信号を入力しないことで、磁束を弱めず、大きな誘導電流が発生させることができるので、信号伝送が行える。
このように、受信コイル４０１の直上に配置された送信コイル３０１のみによって信号伝送する場合に比べ、受信コイル４０１を貫くより大きな磁束が発生するので、実装による送受信コイルの位置ずれを許容しつつ、高品位の信号伝送が可能となる。
図１１に示した第１の実施の形態の例と同様に、本実施形態の送受信コイル対を複数、実装するのが可能である。また、図８に示した第１の実施の形態の例と同様に、送信コイルと信号送信器を時間分割して共有することが可能である。
本実施形態では、複数の送信コイルと１つ受信コイルとからなる送受信コイル対を1つ以上配置し、各送信コイルには、信号送信器から、受信コイルを貫く磁束が強めあうような電流が入力されることによって、信号を送信する。
（第３の実施の形態）
図１７は本発明の第３の実施形態による半導体装置、すなわちすなわち複数の送信コイルと複数の受信コイルからなる送受信コイル対を１つ有する半導体装置における受信部を示すブロック図である。また、図１８は本発明の第３の実施形態による半導体装置の送信部を示すブロック図である。第３の実施形態による送信部は、第２の実施形態による送信部と同様のものである。図１９は第３の実施形態による送受信部の相対位置を示す投影図である。
図１７は本発明の第３の実施形態による半導体装置、すなわちすなわち複数の送信コイルと複数の受信コイルからなる送受信コイル対を１つ有する半導体装置における受信部を示すブロック図である。また、図１８は本発明の第３の実施形態による半導体装置の送信部を示すブロック図である。第３の実施形態による送信部は、第２の実施形態による送信部と同様のものである。図１９は第３の実施形態による送受信部の相対位置を示す投影図である。
ここで、信号伝送するために送信コイルに電流を流したときの半導体装置の動作について説明する。
まず、送信データが「１」のときの動作を、図２０を用いて説明する。ｍおよびｎが共に奇数、または共に偶数である信号送信器T(ｍ,ｎ)は時計回りの電流を流し、ｍが偶数、かつｎが奇数、またはｍが奇数、かつｎが偶数である信号送信器T(ｍ,ｎ)は反時計回りの電流を流す。そのとき、前者の送信コイル６０１に対応する位置に実装された受信コイル５０１の内側には、紙面を手前から奥に貫く方向の磁束が発生し、後者の送信コイル６０１に対応する位置に実装された受信コイル５０１の内側には、奥から手前に貫く方向の磁束が発生する。それぞれの受信コイル５０１を貫く磁束はお互いに強め合う関係となる。そのとき、磁束の向きに依存した誘導電流が受信コイル５０１に発生し、各受信コイル５０１に接続された信号受信器５０２が信号を復元する。その際、ｍおよびｎが共に奇数、または共に偶数である信号送信器Ｒ(ｍ，ｎ)は「１」を受信し、ｍが偶数、かつｎが奇数、またはｍが奇数、かつｎが偶数である信号受信器Ｒ(ｍ，ｎ)は「−１」を受信する。その後受信信号は読み出し器５０４を介して演算装置５０５に送られる。そのとき演算装置５０５では、後者の信号受信器Ｒ(ｍ，ｎ)から送られた信号を反転させてから加算する。その加算結果は正の値となるので、受信データは「１」であると判断され、信号伝送が行われる。
次に、「０」を伝送する際の半導体装置の動作を、図２１を用いて説明する。送信データが「０」の時は、「１」のときの逆向きの電流がそれぞれの各送信コイル６０１に入力される。その結果、発生する磁束の向きと誘導電流の向きは逆となり、受信信号の極性も逆のものとなる。さらに、演算装置５０５によって得られる加算結果は負となり、受信データは「０」であると判断され、信号伝送が行われる。
ここで、位置ずれが発生した場合や、ばらつきによるオフセット、また、外乱の影響などが発生した場合、受信部が有する演算装置での演算方法や、信号発生器が発生する信号をチップ実装後に制御し変更することで、それぞれの影響を取り除くことが可能であり、高品位の信号伝送ができる。
図１１に示した第１の実施の形態の例と同様に、本実施形態の送受信コイル対を複数、実装することが可能である。また、図１２に示した第１の実施の形態と同様に、送信コイルと信号送信器、および受信コイルと信号受信器を時間分割して共有することが可能である。
以上説明したように、本実施形態では、複数の送信コイルと複数の受信コイルとからなる送受信コイル対を1つ以上配置する。複数の送信コイルには、複数の受信コイルを貫く磁束を強めあうような電流が信号送信器によって入力される。また、受信機構では、演算装置によって、複数の受信コイルが発生した信号の極性の違いを打ち消すような演算を行い、信号を伝送する。
以上本発明の好ましい実施形態を特定の用語を用いて説明したが、そのような記載は例示のみを目的としており、種々の変形および修正が以下の特許請求の範囲から外れることなく可能であることが理解されるべきである。
この出願は、２００７年２月２３日に出願された日本出願特願２００７−０４３５６１号を基礎とする優先権を主張し、その開示をここに取り込む。
Claims (8)
- インダクタ結合を用いて信号伝送を行う半導体装置において、
1つの送信コイルと複数の受信コイルとからなる送受信コイル対を1つ以上有し、
前記各受信コイルに生じた信号を受信する信号受信器と、複数の前記信号受信器の出力を演算し、信号伝送結果を出力する演算装置と、をさらに有し、
前記演算装置は、前記各信号受信器の出力結果が前記信号伝送結果に与える寄与度を任意に制御可能である、半導体装置。 - 前記演算装置の演算内容をチップ実装後に任意に制御可能である、請求項１に記載の半導体装置。
- 前記信号受信器の増幅率または閾値がチップ実装後に任意に制御可能である、請求項１または請求項２に記載の半導体装置。
- 前記受信コイルの径が、前記送信コイルの径と同等の大きさか、または、前記送信コイルの径よりも小さい、請求項１から請求項３のいずれかに記載の半導体装置。
- インダクタ結合を用いて信号伝送を行う半導体装置において、
複数の送信コイルと１つの受信コイルとからなる送受信コイル対を1つ以上有し、
前記各送信コイルに電流を流す信号送信器をさらに有し、
前記各信号送信器の送信信号が信号伝送結果に与える寄与度を任意に制御可能である、半導体装置。 - 前記各信号送信器に信号を入力する送信信号発生器をさらに有し、前記送信信号発生器の動作をチップ実装後に任意に制御可能である、請求項５に記載の半導体装置。
- インダクタ結合を用いて信号伝送を行う半導体装置において、
複数の送信コイルと複数の受信コイルとからなる送受信コイル対を1つ以上有し、
前記各受信コイルに生じた信号を受信する信号受信器と、前記各送信コイルに電流を流す信号送信器と、をさらに有し、
前記信号送信器の送信信号と前記信号受信器の出力結果のいずれか一方、またはその両方が信号伝送結果に与える寄与度を任意に制御可能である、半導体装置。 - 前記信号受信器の出力結果を入力とする演算装置と、前記信号送信器に信号を入力する送信信号発生器と、をさらに有し、
前記演算装置の演算内容をチップ実装後に任意に制御可能であり、また、前記送信信号発生器の動作をチップ実装後に任意に制御可能である、請求項７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009500216A JP5229213B2 (ja) | 2007-02-23 | 2008-02-20 | インダクタ結合を用いて信号伝送を行う半導体装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007043561 | 2007-02-23 | ||
| JP2007043561 | 2007-02-23 | ||
| PCT/JP2008/052877 WO2008102814A1 (ja) | 2007-02-23 | 2008-02-20 | インダクタ結合を用いて信号伝送を行う半導体装置 |
| JP2009500216A JP5229213B2 (ja) | 2007-02-23 | 2008-02-20 | インダクタ結合を用いて信号伝送を行う半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008102814A1 JPWO2008102814A1 (ja) | 2010-05-27 |
| JP5229213B2 true JP5229213B2 (ja) | 2013-07-03 |
Family
ID=39710088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009500216A Expired - Fee Related JP5229213B2 (ja) | 2007-02-23 | 2008-02-20 | インダクタ結合を用いて信号伝送を行う半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8588681B2 (ja) |
| JP (1) | JP5229213B2 (ja) |
| WO (1) | WO2008102814A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6971590B2 (en) * | 2003-12-30 | 2005-12-06 | 3M Innovative Properties Company | Liquid spray gun with manually rotatable frictionally retained air cap |
| US20110006443A1 (en) * | 2008-03-13 | 2011-01-13 | Nec Corporation | Semiconductor device |
| DE102008049673B4 (de) * | 2008-09-30 | 2011-04-28 | Infineon Technologies Ag | Schaltungsanordnung mit einem Leistungshalbleitermodul und einer außerhalb dessen angeordneten Steuerschaltung |
| EP3486667B1 (en) * | 2010-04-06 | 2022-11-16 | FMC Technologies, Inc. | Inductively interrogated passive sensor apparatus |
| US9397729B2 (en) * | 2010-11-15 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through chip coupling for signal transport |
| DE102011081268A1 (de) * | 2011-08-19 | 2013-02-21 | Endress + Hauser Gmbh + Co. Kg | Feldgerät zur Bestimmung oder Überwachung einer physikalischen oder chemischen Prozessgröße in der Automatisierungstechnik |
| KR101733879B1 (ko) | 2015-09-17 | 2017-05-10 | 현대중공업 주식회사 | 선박용 네트워크 통신 시스템 |
| EP4096105A1 (en) * | 2021-05-25 | 2022-11-30 | Aiut Sp. z o.o. | Method for digital wireless communication through a barrier made of conductive material, system for performing such communication, and system for monitoring cylinder content |
| WO2022249031A1 (en) * | 2021-05-25 | 2022-12-01 | Aiut Sp. Z O.O. | Method and system for measuring a level of liquid inside a hermetically closed container |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779182A (ja) * | 1993-06-22 | 1995-03-20 | Yamatake Honeywell Co Ltd | 非接触通信システム |
| JPH07221260A (ja) * | 1994-02-02 | 1995-08-18 | Fujitsu Ltd | 集積回路装置とその製造方法 |
| JP2000036019A (ja) * | 1998-07-17 | 2000-02-02 | Nippon Steel Corp | リーダライタ用アンテナ装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196263A (ja) | 1990-11-27 | 1992-07-16 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5701037A (en) | 1994-11-15 | 1997-12-23 | Siemens Aktiengesellschaft | Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit |
| JPH1168033A (ja) | 1997-08-15 | 1999-03-09 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
| US6591091B1 (en) * | 1998-11-12 | 2003-07-08 | Broadcom Corporation | System and method for coarse/fine PLL adjustment |
| EP1136960A1 (de) * | 2000-03-24 | 2001-09-26 | Infineon Technologies AG | Individualanordnung |
| JP2002026283A (ja) | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | 多層構造のメモリ装置及びその製造方法 |
| US6600325B2 (en) * | 2001-02-06 | 2003-07-29 | Sun Microsystems, Inc. | Method and apparatus for probing an integrated circuit through capacitive coupling |
| JP2002246250A (ja) | 2001-02-14 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 電磁結合コイル |
| US6812046B2 (en) * | 2002-07-29 | 2004-11-02 | Sun Microsystems Inc. | Method and apparatus for electronically aligning capacitively coupled chip pads |
| JP4036813B2 (ja) * | 2003-09-30 | 2008-01-23 | シャープ株式会社 | 非接触電力供給システム |
| JP4295124B2 (ja) * | 2004-01-19 | 2009-07-15 | 株式会社エイアールテック | 半導体装置 |
| JP4131544B2 (ja) * | 2004-02-13 | 2008-08-13 | 学校法人慶應義塾 | 電子回路 |
| US7067910B2 (en) * | 2004-04-13 | 2006-06-27 | Sun Microsystems, Inc. | Method and apparatus for using capacitively coupled communication within stacks of laminated chips |
| US7384804B2 (en) * | 2005-05-09 | 2008-06-10 | Sun Microsystems, Inc. | Method and apparatus for electronically aligning capacitively coupled mini-bars |
| JP4750530B2 (ja) * | 2005-10-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びそれを用いた非接触電子装置 |
| JP5076909B2 (ja) * | 2006-01-24 | 2012-11-21 | 日本電気株式会社 | 集積回路装置 |
| US7949436B2 (en) * | 2006-05-19 | 2011-05-24 | Oracle America, Inc. | Method and apparatus for automatically detecting and correcting misalignment of a semiconductor chip |
| GB2457824B (en) * | 2006-09-19 | 2010-12-08 | Hydro Technologies Inc | Magnetic communication through metal barriers |
| US7649255B2 (en) * | 2006-12-06 | 2010-01-19 | Sun Microsystems, Inc. | Determining chip separation by comparing coupling capacitances |
| US8124429B2 (en) * | 2006-12-15 | 2012-02-28 | Richard Norman | Reprogrammable circuit board with alignment-insensitive support for multiple component contact types |
| US8975752B2 (en) * | 2008-01-09 | 2015-03-10 | Oracle America, Inc. | Multiple access over proximity communication |
| US8097869B2 (en) * | 2008-05-06 | 2012-01-17 | Oracle America, Inc. | Diversity proximity communication |
-
2008
- 2008-02-20 US US12/527,682 patent/US8588681B2/en not_active Expired - Fee Related
- 2008-02-20 WO PCT/JP2008/052877 patent/WO2008102814A1/ja active Application Filing
- 2008-02-20 JP JP2009500216A patent/JP5229213B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779182A (ja) * | 1993-06-22 | 1995-03-20 | Yamatake Honeywell Co Ltd | 非接触通信システム |
| JPH07221260A (ja) * | 1994-02-02 | 1995-08-18 | Fujitsu Ltd | 集積回路装置とその製造方法 |
| JP2000036019A (ja) * | 1998-07-17 | 2000-02-02 | Nippon Steel Corp | リーダライタ用アンテナ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100069000A1 (en) | 2010-03-18 |
| WO2008102814A1 (ja) | 2008-08-28 |
| US8588681B2 (en) | 2013-11-19 |
| JPWO2008102814A1 (ja) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5229213B2 (ja) | インダクタ結合を用いて信号伝送を行う半導体装置 | |
| JP4860637B2 (ja) | 信号伝送方式及び半導体集積回路装置 | |
| JP5149554B2 (ja) | 半導体装置 | |
| KR102317164B1 (ko) | 집적 회로 및 이를 구비한 적층 회로 | |
| US8890607B2 (en) | Stacked chip system | |
| JP2006173415A (ja) | 電子回路 | |
| US11437350B2 (en) | Semiconductor device | |
| JPWO2009113372A1 (ja) | 半導体装置 | |
| JP6663104B2 (ja) | 半導体装置および半導体装置の制御方法 | |
| US9356000B2 (en) | Semiconductor integrated circuit and semiconductor system with the same | |
| JP2011181914A (ja) | マルチチップパッケージ | |
| JP5471439B2 (ja) | 半導体チップ及び半導体装置 | |
| JP5606779B2 (ja) | 電子部品及び信号伝達方法 | |
| JP6901805B2 (ja) | 半導体装置 | |
| JP2008294795A (ja) | 差動伝送回路 | |
| JP4765034B2 (ja) | 受信器及び半導体装置 | |
| JPWO2007145086A1 (ja) | 半導体装置、信号伝送装置および信号伝送方法 | |
| JP6686048B2 (ja) | 半導体装置 | |
| JP2011041066A (ja) | 磁気結合方式を用いた信号伝達装置 | |
| JP4297195B1 (ja) | 積層チップ | |
| JP2014042034A (ja) | インダクタ素子及び集積回路装置 | |
| US9269414B2 (en) | Semiconductor integrated circuit | |
| Aung et al. | Design review on capacitive coupling interconnect for 3DIC | |
| Chang et al. | Multi-channel magnetic transmission interface for 3D contactless connection | |
| KR20140013160A (ko) | 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |