JP2007165459A - マルチチップモジュール - Google Patents
マルチチップモジュール Download PDFInfo
- Publication number
- JP2007165459A JP2007165459A JP2005357742A JP2005357742A JP2007165459A JP 2007165459 A JP2007165459 A JP 2007165459A JP 2005357742 A JP2005357742 A JP 2005357742A JP 2005357742 A JP2005357742 A JP 2005357742A JP 2007165459 A JP2007165459 A JP 2007165459A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- inductor
- multichip module
- dielectric layer
- inductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】インダクタ間結合の透過特性が特定の周波数において小さくなるのを防止し、もってチップ間の通信品質を向上させることのできるマルチチップモジュールを提供する。
【解決手段】第1のインダクタ3は、第1のチップ100の誘電体層2に形成される。第2のインダクタ6は、第2のチップ200の誘電体層5に形成される。金属面7は、第1のインダクタ3が形成される面と、第2のインダクタ6が形成される面に挟まれた面に形成され、かつグランド8に接続される。金属面7は、第1のインダクタ3の金属部分と、第2のインダクタ6の金属部分とが、第1のチップ100と第2のチップ200とが積層される方向から見たときに重なり合う部分を少なくとも含むように配置される。
【選択図】図1
【解決手段】第1のインダクタ3は、第1のチップ100の誘電体層2に形成される。第2のインダクタ6は、第2のチップ200の誘電体層5に形成される。金属面7は、第1のインダクタ3が形成される面と、第2のインダクタ6が形成される面に挟まれた面に形成され、かつグランド8に接続される。金属面7は、第1のインダクタ3の金属部分と、第2のインダクタ6の金属部分とが、第1のチップ100と第2のチップ200とが積層される方向から見たときに重なり合う部分を少なくとも含むように配置される。
【選択図】図1
Description
この発明は、マルチチップモジュールに関し、特にチップ間のデータ伝送を無線で行なうマルチチップモジュールに関する。
複数のチップを積層するマルチチップモジュールにおけるチップ間のデータ伝送を無線にて行なうチップ間通信技術において、シリコン基板上に形成されたインダクタ間の電磁結合を用いることが検討されている。この技術は、インダクタを平行に配置し、送信側のインダクタにデータの重畳した電流を流し、その電流値の変化によって磁界に変化をもたらすことで、受信側のインダクタに起電力を発生させ、データ伝送を行なうものである。このようなマルチチップモジュールの具体例として、たとえば特許文献1に記載のマルチチップモジュールでは、チップ間接続電極用のかわりに積層するICチップ上に平面インダクタを形成して、平面インダクタ間の電磁結合によってチップ間の配線接続のための無線信号伝達を実現する。また、平面インダクタとともに容量を形成して、ICチップ上に共振回路を実現する。チップ間無線通信において、伝送周波数と共振周波数を等しくして、さらに符号間干渉を引き起こす不要な残留振動を抑えることで高速なビット誤りの生じないデジタル伝送を実現する。
特開2005−203657号公報
ところで、特許文献1に記載のマルチチップモジュールでは、チップ間通信技術において、データ伝送するインダクタ間の距離が離れると、送信側のインダクタの発生する磁場が受信側に到達するまでに減衰してしまい、受信側のインダクタの受ける磁場強度が低下し、結合係数が低下してしまう。その結果、インダクタに発生する誘導起電力が低下し、正確にデータを受信できなくなる。
結合係数を増加させる方法として、インダクタ間距離を縮小する方法が考えられる。インダクタ間距離を縮小する方法には、チップ内のシリコン基板を薄くする方法や、チップ内の誘電体層どうしを対向配置してチップを積層する方法が考えられる。
しかしながら、インダクタ間の距離を縮めると、距離が短いことによって結合係数が増加するものの、その反面インダクタを形成する金属と層間膜の誘電体によって形成される容量もまた増加して、インダクタ間に容量による結合が生じる。これによって、インダクタ間結合の透過特性が特定の周波数において小さくなり、通信品質の低下を招く。
それゆえに、本発明の目的は、インダクタ間結合の透過特性が特定の周波数において小さくなるのを防止し、よってチップ間の通信品質を向上させることのできるマルチチップモジュールを提供することである。
上記課題を解決するために、本発明は、第1のチップと第2のチップとが積層され、第1のチップと第2のチップとのデータ伝送をインダクタ間の電磁結合を用いて無線で行なうマルチチップモジュールであって、第1のチップの誘電体層中に形成された第1のスパイラルインダクタと第2のチップの誘電体層中に形成された第2のスパイラルインダクタと、第1のスパイラルインダクタと、第2のスパイラルインダクタとの間に設置された第1の接地導体とを備え、第1の接地導体は、第1のスパイラルインダクタ、第2のスパイラルインダクタとが第1のチップと第2のチップとが積層される方向から見たときに重なり合う部分を少なくとも含むように配置される。
本発明のマルチチップモジュールによれば、インダクタ間に存在していた容量をインダクタと接地間の容量に変換することができ、それによりインダクタ間結合の透過特性が特定の周波数で小さくなるのを防止し、もってチップ間の通信品質を向上させることができる。
以下、本発明の実施の形態について図面を用いて説明する。
[第1の実施形態]
(構造)
図1(a)は、第1の実施形態に係るマルチチップモジュールの垂直断面図である。図1(b)は、第1の実施形態のマルチチップモジュールの第2のチップ200のインダクタ6の配線および金属面7を積層方向から見た図である。図1(a)は、図1(b)のB−B′断面図であり、図1(a)と図1(b)との間の矢印で結ばれる個所は同一部分である。
[第1の実施形態]
(構造)
図1(a)は、第1の実施形態に係るマルチチップモジュールの垂直断面図である。図1(b)は、第1の実施形態のマルチチップモジュールの第2のチップ200のインダクタ6の配線および金属面7を積層方向から見た図である。図1(a)は、図1(b)のB−B′断面図であり、図1(a)と図1(b)との間の矢印で結ばれる個所は同一部分である。
図1(a)を参照して、このマルチチップモジュールは、第1のチップ100と、第2のチップ200とが積層されている。
第1のチップ100には、シリコン基板1に誘電体層2が形成されている。誘電体層2の内部には配線層を用いてスパイラル状のインダクタ3が形成されている。インダクタ3は、シリコン基板1上に形成された図示しないアナログ信号の受信回路に接続される。受信回路は、第2のチップ200から送信されたデータが重畳された起電力を受ける。
第2のチップ200には、シリコン基板4に誘電体層5が形成されている。誘電体層5の内部には配線層を用いてスパイラル状のインダクタ6が形成されている。インダクタ6は、シリコン基板4上に形成された図示しないアナログ信号の送信回路に接続される。送信回路は、第1のチップ100へ送信するデータが重畳された電流を出力する。
さらに、第2のチップ200には、インダクタ3が形成される面とインダクタ6が形成される面に挟まれた面に、共通グランド8に接続された金属面7が形成されている。
第1のチップ100と第2のチップ200とは、第1のチップ100の誘電体層2と第2のチップ200の誘電体層5とが対向するように積層されている。
図1(b)を参照して、金属面7は、インダクタ3の金属部分と、インダクタ6の金属部分とが、第1のチップ100と第2のチップ200とが積層される方向(以下、積層方向という)から見たときに重なり合う部分を少なくとも含むような水平位置(積層方向に対して垂直な方向の位置)および大きさで配置される。
本発明の実施形態では、各チップのインダクタは、同一の形状、かつ同一の大きさであり、配置される水平方向の位置も同一であるものとする。
また、本発明の実施形態においてインダクタ6に送信回路、インダクタ3に受信回路を接続するものとして説明したが、これに限定するものではない。対向したインダクタに対してどちらか一方が送信回路、他方が受信回路に接続されていればよい。
(製造方法)
次に、図1のマルチチップモジュールの構造の詳細の説明のために、図1のマルチチップモジュールの製造方法について説明する。
次に、図1のマルチチップモジュールの構造の詳細の説明のために、図1のマルチチップモジュールの製造方法について説明する。
図2は、図1のマルチチップモジュールを構成する第1のチップ100の製造工程を説明するための垂直断面図である。
図2を参照して、第1の工程で、厚さ300μmのシリコン基板1の表面にシリコン酸化膜、シリコン窒化膜、またはポリイミドなどを含む誘電体層2を形成する。
図3(a)は、図1のマルチチップモジュールの第1のチップ100のインダクタの配線の構造を表わすための垂直断面図であり、図3(b)は、図1のマルチチップモジュールの第1のチップ100のインダクタ3の配線を積層方向から見た図である。なお、他の図面においては、簡略化のためスパイラルを形成する配線層のみを示しているが、実際には、配線引出しのための配線層も存在する。図3(a)は、図3(b)のA−A′断面図であり、図3(a)と図3(b)との間の矢印で結ばれる個所は同一部分である。
図3(a)、(b)を参照して、第2の工程で、誘電体層2の内部に2層以上の配線層を形成して、第1の層(スパイラルを形成する配線層)L1を用いてスパイラルを形成し、第2の層(配線引出しのための配線層)L2を用いて配線引出し線を形成する。そして、スパイラルと配線引出し線とをビアホールで接続することによって、インダクタ3を形成する。
図4、図5は、図1のマルチチップモジュールを構成する第2のチップ200の製造工程を説明するための垂直断面図である。
図4を参照して、第3の工程で、厚さ350μmのシリコン基板4の表面にシリコン酸化膜、シリコン窒化膜、またはポリイミドなどを含む誘電体層5を形成する。
第4の工程で、誘電体層5の内部に3層以上の層を形成して、第1のチップ100の第2の工程と同様にして、第1の層(スパイラルを形成する配線層)を用いてスパイラルを形成し、第2の層(配線引出しのための配線層)を用いて配線引出し線を形成する。そして、スパイラルと配線引出し線とをビアホールで接続することによって、インダクタ6を形成する。
図5を参照して、第5の工程で、第1の層および第2の層よりも上部(第1のチップ100に近い)にある第3の層を用いて、インダクタ6の金属部分(第1の層と第2の層の金属部分)と、インダクタ3の金属部分(第1の層と第2の層の金属部分)とが積層方向から見たときに重なり合う部分、すなわち、本実施の形態では、より具体的には積層方向から見たときのインダクタ6の金属部分(インダクタ3とインダクタ6の大きさ、形状および水平位置が同一により、インダクタ6のみを考慮すればよい)を少なくとも含む領域にアルミや銅などの金属面7を形成し、金属面7を共通グランド8に接続するためのビアホールを形成する。
図6は、図1のマルチチップモジュールの製造工程のうち、第2の工程までで製造された第1のチップ100と第5の工程までで製造された第2のチップ200とを積層する工程を説明するための図である。
図6を参照して、第6の工程で、第2のチップ200の上に、第1のチップ100を誘電体層5、2の面同士が対向するように積層する。この際に、インダクタ3とインタクタ6の間の電磁結合が最大となるように、すなわちインダクタ3とインダクタ6の水平位置が同じになるように、第1のチップ100と第2のチップ200とを積層する水平位置が決められる。
(動作)
次に、図1のマルチチップモジュールの動作について説明する。
次に、図1のマルチチップモジュールの動作について説明する。
図7は、図1のマルチチップモジュールの動作時の磁界およびインダクタ間の結合を表わす図である。
図7を参照して、インダクタ6で発生した磁界12がインダクタ3を通過することで起電力を発生させて、通信を行なう。誘電体層2と誘電体層5とをインダクタ3および6にて挟み込んでいるが、インダクタ3とインダクタ6の間には容量による結合が生じない。なぜなら、インダクタ3とインダクタ6の間の容量による結合は、インダクタ3、誘電体層2および共通グランド8に接続された金属面7によって生じる接地容量11と、インダクタ6、誘電体層5および共通グランド8に接続された金属面7によって生じる接地容量10に変換されるからである。従って、図1のマルチチップモジュールでは、インダクタ3とインダクタ6の間の結合を磁界12による電磁結合のみにすることができる。
(等価回路)
次に、図1のマルチチップモジュールにおいて、各インダクタの一端をそれぞれ入力端子P1または出力端子P2に接続し、各インダクタの他端を共通グランド8に接続したときの等価回路を説明する。
次に、図1のマルチチップモジュールにおいて、各インダクタの一端をそれぞれ入力端子P1または出力端子P2に接続し、各インダクタの他端を共通グランド8に接続したときの等価回路を説明する。
まず、第1のチップ100の等価回路について説明する。ここでは、第1のチップ100のインダクタ3の一端が入力端子P2に接続され、インダクタ3の他端が共通グランド8に接続されるものとする。
図8は、第1のチップ100単独の等価回路を表わす図である。
図8を参照して、第1のチップ100の等価回路は、インダクタ本体の成分36と、インダクタとシリコン基板間の寄生部分34とからなる。
図8を参照して、第1のチップ100の等価回路は、インダクタ本体の成分36と、インダクタとシリコン基板間の寄生部分34とからなる。
インダクタ本体の成分36は、インダクタ3のインダクタンス成分19と、インダクタ3を形成する配線の抵抗15と、インダクタ3を形成する配線間のフリンジ容量14とからなる。
インダクタとシリコン基板間の寄生成分34は、インダクタ3とシリコン基板1の間で発生する寄生成分であり、誘電体層2の容量16と、シリコン基板1の容量17と、シリコン基板1の抵抗18とからなる。
インダクタ3を形成する配線間のフリンジ容量14、インダクタ3を形成する配線の抵抗15と、誘電体層2の容量16との共通接続点が入力端子P2に接続され、シリコン基板1の容量17およびシリコン基板1の抵抗18がグランドに接続される。
第2のチップ200の等価回路も第1のチップ100の等価回路と同様である。ただし、インダクタ6を形成する配線間のフリンジ容量14、インダクタ6を形成する配線の抵抗15と、誘電体層5の容量16との共通接続点が出力端子P1に接続される。
図9は、図1のマルチチップモジュールの等価回路を表わす図である。
図9を参照して、マルチチップモジュールの等価回路は、前述の第1のチップ100単独の回路成分、前述の第2のチップ200単独の回路成分、および第1のチップ100と第2のチップ200との相互作用による回路成分40からなる。
図9を参照して、マルチチップモジュールの等価回路は、前述の第1のチップ100単独の回路成分、前述の第2のチップ200単独の回路成分、および第1のチップ100と第2のチップ200との相互作用による回路成分40からなる。
回路成分40は、共通グランド8に接続される接地容量10および接地容量11を含む。接地容量11は、インダクタ3、誘電体層2および共通グランド8に接続される金属面7によって生じる容量である。接地容量10は、インダクタ6、誘電体層5および共通グランド8に接続された金属面7によって生じる容量である。
(従来のマルチチップモジュール)
図10は、従来のマルチチップモジュールの構造を表わす垂直断面図である。
図10は、従来のマルチチップモジュールの構造を表わす垂直断面図である。
図10を参照して、従来のマルチチップモジュールが、図1のマルチチップモジュールと相違する点は、従来のマルチチップモジュールにおいて、第2のチップ201が共通グランド8に接続された金属面7を含まない点である。
次に、図10の従来のマルチチップモジュールの動作について説明する。
図11は、図10の従来のマルチチップモジュールの動作時の磁界およびインダクタ間の結合を表わす図である。
図11は、図10の従来のマルチチップモジュールの動作時の磁界およびインダクタ間の結合を表わす図である。
図11を参照して、第2のチップ201内のインダクタ6で発生した磁界12が、第1のチップ100内のインダクタ3を通過することで起電力を発生させ、通信を行っている。しかし、誘電体層2と誘電体層5をインダクタ3とインダクタ6によって挟み込んでいるため、インダクタ3とインダクタ6の間に結合容量27が生じる。この結合容量27によって、前述したように、インダクタ間結合の透過特性が特定の周波数において小さくなり、通信品質の低下を招く。
図12は、図11の従来のマルチチップモジュールの等価回路を表わす図である。
図12を参照して、この従来のマルチチップモジュールの等価回路が、図9の等価回路と相違する点は、従来のマルチチップモジュールの等価回路は、共通グランド8に接続される接地容量10および接地容量11を含まず、インダクタ3とインダクタ6の間に生じる結合容量27を含む点である。
図12を参照して、この従来のマルチチップモジュールの等価回路が、図9の等価回路と相違する点は、従来のマルチチップモジュールの等価回路は、共通グランド8に接続される接地容量10および接地容量11を含まず、インダクタ3とインダクタ6の間に生じる結合容量27を含む点である。
(透過特性についての比較)
次に、従来例のマルチチップモジュールと、本発明の実施形態のマルチチップモジュールについての透過特性の相違について説明する。
次に、従来例のマルチチップモジュールと、本発明の実施形態のマルチチップモジュールについての透過特性の相違について説明する。
図13は、従来例のマルチチップモジュールの透過特性と本発明の実施形態のマルチチップモジュールの透過特性を表わす図である。
従来例のマルチチップモジュールの透過特性は、図12の等価回路を用いて計算した結果を示し、本発明の実施形態のマルチチップモジュールの透過特性は、図9の等価回路を用いて計算した結果を示す。
図13を参照して、横軸が入力端子P1に入力される信号の周波数であり、縦軸が透過特性を表わすSパラメータ(S行列、散乱行列)の一要素S21である。透過特性S21は、入力端子P1に入力される信号の電力と、出力端子P2から出力される信号の電力との比をデシベル(dB)で表わした値である。
従来例のマルチチップモジュールの透過特性が透過率曲線19であり、本発明の第1の実施形態のマルチチップモジュールの透過特性が透過率曲線20である。
ここで、透過特性S21の計算において等価回路の主要なパラメータを次のようにした。従来例のマルチチップモジュールにおいて、インダクタンス成分30を0.6nH、インダクタ3とインダクタ6の間の結合容量27を90fFとし、インダクタ間の結合係数kを0.5とした。また、本発明の実施形態のマルチチップモジュールにおいて、インダクタンス成分30を0.6nH、接地容量10を180fF、接地容量11を180fFとし、インダクタ間の結合係数kを0.5とした。
図13に示すように、従来例のマルチチップモジュールでは、特定の周波数(共振点)において透過特性が極端に小さくなる。一方、本発明の実施形態のマルチチップモジュールでは、透過特性が極端に小さくなる周波数が存在しない。
以上のように、第1の実施形態のマルチチップモジュールによれば、インダクタ3とインダクタ6の間に存在していた結合容量27を、インダクタ3、誘電体層2および共通グランド8に接続された金属面7によって生じる接地容量11と、インダクタ6、誘電体層5および共通グランド8に接続された金属面7によって生じる接地容量10に変換することができ、それによりインダクタ間結合の透過特性が特定の周波数で小さくなるのを防止し、もってチップ間の通信品質を向上させることができる。
[第2の実施形態]
第2の実施形態は、金属面の一部が除去されたマルチチップモジュールに関する。
第2の実施形態は、金属面の一部が除去されたマルチチップモジュールに関する。
(構造)
図14(a)は、第2の実施形態に係るマルチチップモジュールの垂直断面図である。図14(b)は、第2の実施形態のマルチチップモジュールを構成する第2のチップ300のインダクタ6の配線および金属面21を積層方向から見た図である。図14(a)は、図14(b)のB−B′断面図であり、図14(a)と図14(b)との間の矢印で結ばれる個所は同一部分である。
図14(a)は、第2の実施形態に係るマルチチップモジュールの垂直断面図である。図14(b)は、第2の実施形態のマルチチップモジュールを構成する第2のチップ300のインダクタ6の配線および金属面21を積層方向から見た図である。図14(a)は、図14(b)のB−B′断面図であり、図14(a)と図14(b)との間の矢印で結ばれる個所は同一部分である。
図14(a)、(b)を参照して、第2の実施形態のマルチチップモジュールは、金属面の形状についてのみ、図1(a)、(b)で示される第1の実施形態のマルチチップモジュールと相違し、それ以外の部分は、図1(a)、(b)で示される第1の実施形態のマルチチップモジュールと同様である。
以下では、第1の実施形態のマルチチップモジュールと相違する部分について説明し、第1の実施形態のマルチチップモジュールと同様の部分についての説明は繰返さない。
図14(a)、(b)を参照して、金属面21は、第1の実施形態の金属面7と同様に、インダクタ3の金属部分と、インダクタ6の金属部分とが、積層方向から見たときに重なり合う部分を少なくとも含むような水平位置および大きさで配置される。ただし、金属面21は、インダクタ3の最も内側の配線路に囲まれた領域と、インダクタ6の最も内側の配線路に囲まれた領域とが積層方向から見たときに重なり合う部分の一部22が除去されている。
(製造工程)
第2の実施形態では、第5の工程において、金属面21を形成する際、インダクタ3の最も内側の配線路に囲まれた領域と、インダクタ6の最も内側の配線路に囲まれた領域とが積層方向から見たときに重なり合う部分、すなわち本実施の形態では、より具体的には積層方向から見たときのインダクタ6の最も内側の配線路に囲まれた領域(インダクタ3とインダクタ6の大きさ、形状および水平位置が同一により、インダクタ6のみを考慮すればよい)の一部22に金属を形成しないことによって、あるいは、金属面21を形成した後、エッチングによって上記重なり合う部分の一部22の金属面を除去する。
第2の実施形態では、第5の工程において、金属面21を形成する際、インダクタ3の最も内側の配線路に囲まれた領域と、インダクタ6の最も内側の配線路に囲まれた領域とが積層方向から見たときに重なり合う部分、すなわち本実施の形態では、より具体的には積層方向から見たときのインダクタ6の最も内側の配線路に囲まれた領域(インダクタ3とインダクタ6の大きさ、形状および水平位置が同一により、インダクタ6のみを考慮すればよい)の一部22に金属を形成しないことによって、あるいは、金属面21を形成した後、エッチングによって上記重なり合う部分の一部22の金属面を除去する。
(動作)
第2の実施形態では、磁界12は金属面21だけでなく、金属面21が除去された部分22も通過する。磁界12が金属面21を通過することによって渦電流による反磁界が発生するが、第2の実施形態では、磁界12が、金属面21が除去された部分22も通過することによって、この反磁界の影響を完全に排除することができ、インダクタ間の電磁結合がより強まる。
第2の実施形態では、磁界12は金属面21だけでなく、金属面21が除去された部分22も通過する。磁界12が金属面21を通過することによって渦電流による反磁界が発生するが、第2の実施形態では、磁界12が、金属面21が除去された部分22も通過することによって、この反磁界の影響を完全に排除することができ、インダクタ間の電磁結合がより強まる。
(透過特性)
図15は、本発明の第1の実施形態のマルチチップモジュールの透過特性と本発明の第2の実施形態のマルチチップモジュールの透過特性を表わす図である。
図15は、本発明の第1の実施形態のマルチチップモジュールの透過特性と本発明の第2の実施形態のマルチチップモジュールの透過特性を表わす図である。
図15を参照して、従来例のマルチチップモジュールの透過特性が透過率曲線20であり、本発明の第2の実施形態のマルチチップモジュールの透過特性が透過率曲線32である。
図15に示すように、透過率曲線32は、透過率曲線20と外形が同じである。したがって、特定の周波数で透過率が小さくなることがない。透過率曲線32の大きさは、透過率曲線20の大きさよりも大きい。したがって、第2の実施形態のマルチチップモジュールでは、第1の実施形態のマルチチップモジュールよりも、インダクタ間の電磁結合が大きくなる。
以上のように、第2の実施形態のマルチチップモジュールによれば、磁界12は金属面21の存在しない部分22を通過し、金属面21を通過する際に発生する渦電流による反磁界の影響を完全に排除することができ、インダクタ間の電磁結合がより強まる。その結果、データ通信を行なう際に、信号と雑音の比が大きくなり、受信した信号の誤り率が小さくなる。
[第3の実施形態]
第3の実施形態は、3個のチップを積層したマルチチップモジュールに関する。
第3の実施形態は、3個のチップを積層したマルチチップモジュールに関する。
(構造および製造工程)
このマルチチップモジュールの構造の詳細の説明のために、このマルチチップモジュールの製造方法について説明する。
このマルチチップモジュールの構造の詳細の説明のために、このマルチチップモジュールの製造方法について説明する。
図16は、第3の実施形態のマルチチップモジュールの製造工程を説明するための垂直断面図である。
図16を参照して、第2のチップ500は、シリコン基板23を第1、第2の実施形態で説明した第1のチップ100のシリコン基板1よりも薄くしたものである。シリコン基板23の厚さは、インダクタ間の距離を短くするため薄い方が望ましいが、回路の形成のため多少の厚みは必要である。磁場が通り、かつ回路が形成できる厚さとして、薄膜化シリコン基板23の厚さは0.05μm〜5μmが望ましい。
第3のチップ600として第2の実施形態で説明した第2のチップ300と同じ物を用いて、第3のチップ600の誘電体層5が第2のチップ500のシリコン基板23と対向するようにして第2のチップ500と第3のチップ600とを積層する。この際に、インダクタ3とインタクタ6の間の電磁結合が最大となるように、すなわちインダクタ3とインダクタ6の水平位置が同じになるように、第2のチップ500と第3のチップ600とを積層する水平位置が決められる。
図17は、第3の実施形態のマルチチップモジュールの製造工程を説明するための垂直断面図である。
図17を参照して、第2のチップ500の誘電体層のインダクタ3が形成される層よりも上部にある層を用いて、インダクタ3の金属部分と、インダクタ25の金属部分とが積層方向から見たときに重なり合う部分、すなわち、本実施の形態では、より具体的には積層方向から見たときのインダクタ3の金属部分(インダクタ3とインダクタ25の大きさ、形状および水平位置が同一により、インダクタ3のみを考慮すればよい)を少なくとも含む領域にアルミや銅などの金属面24を形成し、金属面24を共通グランド8に接続するためのビアホールを形成する。
次に、第2のチップ500と同様に薄いシリコン基板26を有するチップを第1のチップ400として用いて、第2のチップ500の誘電体層2が第1のチップ400のシリコン基板26と対向するようにして第1のチップ400と第2のチップ500とを積層する。この際に、インダクタ25とインタクタ3の間の電磁結合が最大となるように、すなわちインダクタ25とインダクタ3の水平位置が同じになるように、第1のチップ400と第2のチップ500とを積層する水平位置が決められる。
以上のように、第3の実施形態のマルチチップモジュールによれば、第1のチップ400のインダクタ25、第2のチップ500のインダクタ3、および第3のチップ600のインダクタ6の間の容量結合が接地容量に変換され、2個以上のチップを積層したとしても容量結合の影響を受けることがない。
(変形例)
本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含む。
本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含む。
(1) 各チップ内のインダクタの数
本発明の実施形態において、各チップ内のインダクタは、そのチップの送信回路もしくは受信回路のいずれか一つに接続されるものとして説明したが、これに限定するものではない。各チップに、送信回路に接続され他のチップへデータを送信するための送信用インダクタと、受信回路に接続され他のチップからデータを受信するための受信用インダクタの2個のインダクタを少なくとも備えることが望ましい。
本発明の実施形態において、各チップ内のインダクタは、そのチップの送信回路もしくは受信回路のいずれか一つに接続されるものとして説明したが、これに限定するものではない。各チップに、送信回路に接続され他のチップへデータを送信するための送信用インダクタと、受信回路に接続され他のチップからデータを受信するための受信用インダクタの2個のインダクタを少なくとも備えることが望ましい。
各チップに2個のインダクタを備える場合には、共通グランドに接続される金属面は、第1のチップ100の送信用インダクタの金属部分と第2のチップ200の受信用インダクタの金属部分が積層方向から見たときに重なり合う部分と、第1のチップ100の受信用インダクタの金属部分と第2のチップ200の送信用インダクタの金属部分が積層方向から見たときに重なり合う部分とを含むように配置されればよい。また、この際金属面は1個の連続したものでなくてよく、分断されていてもよい。
(2) チップの積層時の位置合わせと金属の位置
本発明の実施形態では、上下のチップを積層するときに、インダクタ間の結合係数が最大となるように、すなわち積層方向から見たときに上下のインダクタの重なる領域が最大となるように上下のチップの水平位置を決めたが、これに限定するものではない。積層方向から見たときに上下のインダクタの重なる領域が最大でない場合、したがってインダクタ間の結合係数が最大でない場合であっても、本願発明が適用できる。
本発明の実施形態では、上下のチップを積層するときに、インダクタ間の結合係数が最大となるように、すなわち積層方向から見たときに上下のインダクタの重なる領域が最大となるように上下のチップの水平位置を決めたが、これに限定するものではない。積層方向から見たときに上下のインダクタの重なる領域が最大でない場合、したがってインダクタ間の結合係数が最大でない場合であっても、本願発明が適用できる。
(3) インダクタの形状、位置、大きさと金属層の位置
本発明の実施形態では、第1のチップ100のインダクタ3と、第2のチップ200のインダクタ6とは、同一の形状、かつ同一の大きさであり、配置される水平方向の位置も同一としたが、これに限定するものではなく、これらの一部または全部が異なっていてもよい。すなわち、第1のチップ100のインダクタ3の金属部分と第2のチップ200のインタクタ6の金属部分の間に誘電体層が挟まれて、それにより結合容量が生じてさえいれば、本願発明は適用可能である。上記の一部または全部が異なる場合には、金属面を配置する際には、インダクタ6の金属部分の位置だけでなく、インダクタ3の金属部分の位置も考慮することが必要となる。すなわち、第5の工程において、第1のチップ100と第2のチップを積層した際にインダクタ3が配置される水平方向の領域がどこになるかを予め特定しておいて、インダクタ6の金属部分とインダクタ3の金属部分とが積層方向から見たときに重なり合う部分を少なくとも含む領域に金属面を配置することが必要となる。
本発明の実施形態では、第1のチップ100のインダクタ3と、第2のチップ200のインダクタ6とは、同一の形状、かつ同一の大きさであり、配置される水平方向の位置も同一としたが、これに限定するものではなく、これらの一部または全部が異なっていてもよい。すなわち、第1のチップ100のインダクタ3の金属部分と第2のチップ200のインタクタ6の金属部分の間に誘電体層が挟まれて、それにより結合容量が生じてさえいれば、本願発明は適用可能である。上記の一部または全部が異なる場合には、金属面を配置する際には、インダクタ6の金属部分の位置だけでなく、インダクタ3の金属部分の位置も考慮することが必要となる。すなわち、第5の工程において、第1のチップ100と第2のチップを積層した際にインダクタ3が配置される水平方向の領域がどこになるかを予め特定しておいて、インダクタ6の金属部分とインダクタ3の金属部分とが積層方向から見たときに重なり合う部分を少なくとも含む領域に金属面を配置することが必要となる。
(4) 金属面の配置
本発明の実施形態では、誘電体層内に金属面を外部のグランドと接続するためのビアホールを設けたが、これに限定するものではない。たとえば、誘電体層の主表面の一部をエッチングによって除去し、金属面を外部のグランドとワイヤーボンディングやバンプによって接続してもよい。
本発明の実施形態では、誘電体層内に金属面を外部のグランドと接続するためのビアホールを設けたが、これに限定するものではない。たとえば、誘電体層の主表面の一部をエッチングによって除去し、金属面を外部のグランドとワイヤーボンディングやバンプによって接続してもよい。
また、本発明の実施形態では、隣接するチップのうち、下側のチップの誘電体層内部で、そのチップのインダクタを形成する層よりも上の層に金属面を配置したが、これに限定するものではなく、金属面は、上側のインダクタが形成される面と下側のインダクタが形成される面に挟まれる面であれば任意の面に配置することができる。
たとえば、上側のチップの誘電体層内部で、そのチップのインダクタを形成する層よりも下の層に金属面を配置してもよい。また、下側のチップの誘電体層の表面に金属面を配置してもよい。
図18は、金属面の配置される面の別の例を表わす図である。
図18を参照して、第2のチップ700の誘電体層5の表面、すなわち第1のチップ100と第2のチップ600とが積層されて接触する面に薄い膜状の金属面9が貼り付けられている。
図18を参照して、第2のチップ700の誘電体層5の表面、すなわち第1のチップ100と第2のチップ600とが積層されて接触する面に薄い膜状の金属面9が貼り付けられている。
(5) 第2の実施形態の金属面の除去範囲
本発明の第2の実施形態では、インダクタ3の最も内側の配線路に囲まれた領域と、インダクタ6の最も内側の配線路に囲まれた領域と積層方向から見たときに重なり合う部分の一部が除去されているものとしたが、これに限定するものではない。理想的には、重なり合う部分の全部が除去されているのが最も望ましい。
本発明の第2の実施形態では、インダクタ3の最も内側の配線路に囲まれた領域と、インダクタ6の最も内側の配線路に囲まれた領域と積層方向から見たときに重なり合う部分の一部が除去されているものとしたが、これに限定するものではない。理想的には、重なり合う部分の全部が除去されているのが最も望ましい。
(6) スパイラルインダクタの形状
本発明の実施形態では、スパイラルインダクタの形状は四角形としたが、これに限定するものではなく、たとえば円形、または四角形以外の多角形であってもよい。その場合、金属面の形状もスパイラルインダクタの形状と整合するようにすればよい。
本発明の実施形態では、スパイラルインダクタの形状は四角形としたが、これに限定するものではなく、たとえば円形、または四角形以外の多角形であってもよい。その場合、金属面の形状もスパイラルインダクタの形状と整合するようにすればよい。
(7) 第3の実施形態のチップ
第3の実施形態において、第1のチップ400以外のチップは、第2の実施形態で説明した内側が除去された金属面を含むチップを用いたが、これに限定するものではなく、第1の実施形態で説明したように内側が除去されていない金属面を含むチップを用いてもよい。
第3の実施形態において、第1のチップ400以外のチップは、第2の実施形態で説明した内側が除去された金属面を含むチップを用いたが、これに限定するものではなく、第1の実施形態で説明したように内側が除去されていない金属面を含むチップを用いてもよい。
(8) 第1の実施形態のチップ
第1の実施形態において、第1のチップ100の誘電体層2と第2のチップ200の誘電体層5とが対向するようにして積層したが、これに限定するものではない。第1のチップ100のシリコン基板1を、第3の実施形態の第1のチップ400のシリコン基板26のように薄くして、第1のチップ100のシリコン基板1と第2のチップ200の誘電体層5とが対向するようにして積層するようにしてもよい。
第1の実施形態において、第1のチップ100の誘電体層2と第2のチップ200の誘電体層5とが対向するようにして積層したが、これに限定するものではない。第1のチップ100のシリコン基板1を、第3の実施形態の第1のチップ400のシリコン基板26のように薄くして、第1のチップ100のシリコン基板1と第2のチップ200の誘電体層5とが対向するようにして積層するようにしてもよい。
(9) チップの厚さ
本発明の第1の実施形態では、2つのチップの厚さは異なるようにしたが、これに限定するものではなく、同一の厚さでもよい。他の実施形態でも同様である。
本発明の第1の実施形態では、2つのチップの厚さは異なるようにしたが、これに限定するものではなく、同一の厚さでもよい。他の実施形態でも同様である。
(10) 第3の実施形態の第1のチップの薄膜化
第3の実施形態において、第1のチップ50のシリコン基板26が薄膜化されているものとして説明したが、これに限定するものではない。第1のチップ50の誘電体層と第2のチップ500の誘電体層とを対向して配置するようにすれば薄膜化しなくてもよい。
第3の実施形態において、第1のチップ50のシリコン基板26が薄膜化されているものとして説明したが、これに限定するものではない。第1のチップ50の誘電体層と第2のチップ500の誘電体層とを対向して配置するようにすれば薄膜化しなくてもよい。
(11) 4個以上のチップが積層されたマルチチップモジュール
第3の実施形態において、3個のチップが積層されたマルチチップモジュールについて説明したが、4個以上のチップが積層されたマルチチップモジュールについても第3の実施形態のマルチチップモジュールと基本的に同様である。
第3の実施形態において、3個のチップが積層されたマルチチップモジュールについて説明したが、4個以上のチップが積層されたマルチチップモジュールについても第3の実施形態のマルチチップモジュールと基本的に同様である。
すなわち、N個(Nは3以上の自然数)のチップが積層され、隣接するチップ間のデータ伝送をインダクタ間の電磁結合を用いて無線で行なうマルチチップモジュールにおいて、各チップの誘電体層中にスパイラルインダクタが形成される。このマルチチップモジュールは、(N−1)個の接地導体を有する。各接地導体は、隣接するチップ内に形成される2個のスパイラルインダクタの間に設置され、かつその2個のスパイラルインダクタがN個のチップが積層される方向から見たときに重なり合う部分を少なくとも含むように配置される。そして、N個のチップのうち両端(つまり、最上位および最下位)のチップ以外のチップ、すなわちスパイラルインダクタに挟まれたチップのシリコン基板は薄膜化されている。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1、4 シリコン基板、2,5,50 誘電体層、3,6,25 インダクタ、7,9,21,24 金属面、8 共通グランド、10、11 接地容量、12 磁界、14 配線間のフリンジ容量、15 配線の抵抗、16 誘電体層の容量、17 シリコン基板容量、18 シリコン基板の抵抗、19 従来の透過率曲線、20 本発明の第1の実施形態の透過率曲線、22 金属面の除去部分、23、26 薄膜化したシリコン基板、27 結合容量、30 インダクタンス成分、32 本発明の第2の実施形態の透過率曲線、34 インダクタとシリコン基板間の寄生部分、36 インダクタ本体の成分、40 相互作用の回路成分、100,400 第1のチップ、200,201,300,500,700 第2のチップ、600 第3のチップ、P1 入力端子、P2 出力端子、L1 第1の層、L2 第2の層。
Claims (6)
- 第1のチップと第2のチップとが積層され、前記第1のチップと前記第2のチップとのデータ伝送をインダクタ間の電磁結合を用いて無線で行なうマルチチップモジュールであって、
前記第1のチップの誘電体層中に形成された第1のスパイラルインダクタと、
前記第2のチップの誘電体層中に形成された第2のスパイラルインダクタと、
前記第1のスパイラルインダクタと、前記第2のスパイラルインダクタとの間に設置された第1の接地導体とを備え、
前記第1の接地導体は、前記第1のスパイラルインダクタと前記第2のスパイラルインダクタとが前記第1のチップと前記第2のチップとが積層される方向から見たときに重なり合う部分を少なくとも含むように配置される、マルチチップモジュール。 - 前記第1の接地導体は、前記第1のチップまたは前記第2のチップの誘電体層に形成される、請求項1記載のマルチチップモジュール。
- 前記第1の接地導体は、前記第1のチップと前記第2のチップとが積層されて接触する面に形成される、請求項1記載のマルチチップモジュール。
- 前記第1のチップの誘電体層と前記第2のチップの誘電体層とが対向して、積層される、請求項1記載のマルチチップモジュール。
- 前記第1の接地導体は、前記第1のスパイラルインダクタの最も内側の配線路に囲まれた領域と、前記第2のスパイラルインダクタの最も内側の配線路に囲まれた領域とが前記積層される方向から見たときに重なり合う部分の全部または一部が除去されている、請求項1記載のマルチチップモジュール。
- N個(Nは3以上の自然数)のチップが積層され、隣接するチップ間のデータ伝送をインダクタ間の電磁結合を用いて無線で行なうマルチチップモジュールであって、
各チップの誘電体層中に形成されたスパイラルインダクタと、
各々が、隣接するチップ内に形成される2個のスパイラルインダクタの間に設置され、かつ前記2個のスパイラルインダクタが前記N個のチップが積層される方向から見たときに重なり合う部分を少なくとも含むように配置される接地導体を(N−1)個を備え、
前記N個のチップのうち前記スパイラルインダクタに挟まれたチップのシリコン基板は薄膜化されているマルチチップモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357742A JP2007165459A (ja) | 2005-12-12 | 2005-12-12 | マルチチップモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357742A JP2007165459A (ja) | 2005-12-12 | 2005-12-12 | マルチチップモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007165459A true JP2007165459A (ja) | 2007-06-28 |
Family
ID=38248056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005357742A Withdrawn JP2007165459A (ja) | 2005-12-12 | 2005-12-12 | マルチチップモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165459A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009113373A1 (ja) * | 2008-03-13 | 2009-09-17 | 日本電気株式会社 | 半導体装置 |
WO2009113372A1 (ja) * | 2008-03-13 | 2009-09-17 | 日本電気株式会社 | 半導体装置 |
JP2009260117A (ja) * | 2008-04-18 | 2009-11-05 | Tohoku Univ | 炭化珪素基板、半導体装置、配線基板及び炭化珪素の製造方法 |
JP2010109112A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | 半導体集積回路 |
JP2010267666A (ja) * | 2009-05-12 | 2010-11-25 | Fuji Xerox Co Ltd | 半導体装置 |
JP2011054800A (ja) * | 2009-09-02 | 2011-03-17 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及びリードフレーム |
KR20110072278A (ko) * | 2009-12-22 | 2011-06-29 | 삼성전자주식회사 | 유도결합 통신수단을 구비한 전자소자 |
US20110272781A1 (en) * | 2008-09-18 | 2011-11-10 | Akira Tada | Semiconductor device |
CN104465592A (zh) * | 2013-09-25 | 2015-03-25 | 瑞萨电子株式会社 | 半导体器件 |
KR101510361B1 (ko) | 2010-06-10 | 2015-04-06 | 에스티에스반도체통신 주식회사 | 반도체 패키지 |
US9514879B2 (en) | 2009-10-21 | 2016-12-06 | Stmicroelectronics S.R.L. | Signal transmission through LC resonant circuits |
-
2005
- 2005-12-12 JP JP2005357742A patent/JP2007165459A/ja not_active Withdrawn
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8399960B2 (en) | 2008-03-13 | 2013-03-19 | Nec Corporation | Semiconductor device |
WO2009113372A1 (ja) * | 2008-03-13 | 2009-09-17 | 日本電気株式会社 | 半導体装置 |
WO2009113373A1 (ja) * | 2008-03-13 | 2009-09-17 | 日本電気株式会社 | 半導体装置 |
JP2009260117A (ja) * | 2008-04-18 | 2009-11-05 | Tohoku Univ | 炭化珪素基板、半導体装置、配線基板及び炭化珪素の製造方法 |
US8465719B2 (en) | 2008-04-18 | 2013-06-18 | National University Corporation Tohoku University | Silicon carbide substrate, semiconductor device, wiring substrate, and silicon carbide manufacturing method |
US8525294B2 (en) * | 2008-09-18 | 2013-09-03 | Renesas Electronics Corporation | Semiconductor device |
US20110272781A1 (en) * | 2008-09-18 | 2011-11-10 | Akira Tada | Semiconductor device |
JP2010109112A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | 半導体集積回路 |
JP2010267666A (ja) * | 2009-05-12 | 2010-11-25 | Fuji Xerox Co Ltd | 半導体装置 |
US8378470B2 (en) | 2009-09-02 | 2013-02-19 | Renesas Electronics Corporation | Semiconductor device that performs signal transmission using induction coupling, method of said manufacturing semiconductor device, and lead frame thereof |
JP2011054800A (ja) * | 2009-09-02 | 2011-03-17 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及びリードフレーム |
US8753922B2 (en) | 2009-09-02 | 2014-06-17 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US8772914B2 (en) | 2009-09-02 | 2014-07-08 | Renesas Electronics Corporation | Semiconductor device |
US9514879B2 (en) | 2009-10-21 | 2016-12-06 | Stmicroelectronics S.R.L. | Signal transmission through LC resonant circuits |
KR20110072278A (ko) * | 2009-12-22 | 2011-06-29 | 삼성전자주식회사 | 유도결합 통신수단을 구비한 전자소자 |
KR101686582B1 (ko) * | 2009-12-22 | 2016-12-15 | 삼성전자주식회사 | 유도결합 통신수단을 구비한 전자소자 |
KR101510361B1 (ko) | 2010-06-10 | 2015-04-06 | 에스티에스반도체통신 주식회사 | 반도체 패키지 |
CN104465592A (zh) * | 2013-09-25 | 2015-03-25 | 瑞萨电子株式会社 | 半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007165459A (ja) | マルチチップモジュール | |
JP5252486B2 (ja) | インダクタ素子、集積回路装置、及び、三次元実装回路装置 | |
KR100863889B1 (ko) | 코일부품 | |
JP5093210B2 (ja) | コイル部品及びその製造方法 | |
JP5637607B2 (ja) | コイル部品 | |
JP6138752B2 (ja) | コイル部品及びその製造方法 | |
JP4295124B2 (ja) | 半導体装置 | |
US8125059B2 (en) | Semiconductor device | |
JP2007067057A (ja) | 半導体装置およびその製造方法 | |
JP5464306B2 (ja) | アンテナ素子およびアンテナモジュール | |
JP4592542B2 (ja) | 半導体装置 | |
CN110603635B (zh) | 具有用于无线信号及功率耦合的背侧线圈的半导体装置 | |
JP4713621B2 (ja) | アンテナ搭載形の通信用icユニット | |
CN212163292U (zh) | 复合型电子部件以及电子电路 | |
US11430730B2 (en) | Wiring substrate and semiconductor device | |
JP2007073600A (ja) | 半導体装置およびその製造方法 | |
JP4770809B2 (ja) | コモンモードチョークコイル及びその製造方法 | |
JP6038614B2 (ja) | コイル部品及びその製造方法 | |
JP6005438B2 (ja) | 積層集積回路 | |
JPWO2017010009A1 (ja) | 半導体素子 | |
US8373210B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
CN102646669A (zh) | 利用调谐电感器的电容式临近通信 | |
US20120080770A1 (en) | Transformer Arrangement | |
JP2009267207A (ja) | 信号伝送装置および信号伝送装置の製造方法 | |
JP2011108779A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101012 |