CN212163292U - 复合型电子部件以及电子电路 - Google Patents

复合型电子部件以及电子电路 Download PDF

Info

Publication number
CN212163292U
CN212163292U CN202020196694.1U CN202020196694U CN212163292U CN 212163292 U CN212163292 U CN 212163292U CN 202020196694 U CN202020196694 U CN 202020196694U CN 212163292 U CN212163292 U CN 212163292U
Authority
CN
China
Prior art keywords
coil pattern
pattern
coil
input terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020196694.1U
Other languages
English (en)
Inventor
松永季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN212163292U publication Critical patent/CN212163292U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Coils Of Transformers For General Uses (AREA)

Abstract

本实用新型能够减少共模噪声向差动传输线路的反射，并能够抑制差分信号的透过特性的降低。复合型电子部件具有：包含多个绝缘层的主体、第一输入端子、第二输入端子、第一输出端子、第二输出端子、接地端子、第一滤波器、第二滤波器、以及连接在第二滤波器与接地端子之间的电阻图案，第一滤波器具有连接在第一输入端子与第一输出端子之间的第一线圈图案、以及连接在第二输入端子与第二输出端子之间的第二线圈图案，第一线圈图案和第二线圈图案构成共模滤波器，第二滤波器具有连接在第一输入端子与接地端子之间的第三线圈图案、以及连接在第二输入端子与接地端子之间的第四线圈图案，第三线圈图案和第四线圈图案构成差模滤波器，电阻图案位于与第一线圈图案～第四线圈图案不同的绝缘层上。

Description

复合型电子部件以及电子电路
技术领域
本实用新型涉及复合型电子部件以及电子电路。
背景技术
以往，作为复合型电子部件，有日本专利第4312187号公报(专利文献1)所记载的结构。该复合型电子部件具备在输入端子与输出端子之间电串联连接的共模滤波器、以及在共模滤波器的输入端子侧在输入端子与接地端子之间电串联连接的差模滤波器。
专利文献1：日本专利第4312187号公报
然而，在上述以往的复合型电子部件中，尝试通过对由插入共模滤波器的一对信号线构成的差动传输线路，设置经由差模滤波器以及接地端子连接至接地电极的分流线路，将被共模滤波器反射出的共模噪声不返回至差动传输线路而导入分流线路，而抑制经由差动传输线路的对周边电路的共模噪声的影响。
然而，本申请发明人发现：在上述复合型电子部件中，作为差模滤波器的终端的接地端子与接地电极直接连接，从共模噪声观察的分流线路的特性阻抗未与差动传输线路的特性阻抗匹配。因此，被共模滤波器反射出的共模噪声未被充分地引导至分流线路，而由上述共模噪声的反射引起的对周边电路的影响的改善是有限的。
另外，虽然在专利文献1中未提及，但在上述复合型电子部件中，差模滤波器的阻抗在低频范围内也会变小，所以从输入端子输入的差分信号的低频成分也会流入分流线路侧，而差分信号的透过特性降低。
发明内容
因此，本公开在于提供一种能够减少共模噪声向差动传输线路的反射，并能够抑制差分信号的透过特性的降低的复合型电子部件以及电子电路。
为了解决上述课题，作为本公开的一个方式的复合型电子部件具备：
主体，由多个绝缘层在层叠方向上层叠而成；
第一输入端子、第二输入端子、第一输出端子、第二输出端子以及接地端子，设置于上述主体；
第一滤波器，设置于上述主体内，电串联连接在上述第一输入端子与上述第一输出端子之间以及上述第二输入端子与上述第二输出端子之间；
第二滤波器，设置于上述主体内，电串联连接在上述第一输入端子与上述接地端子之间以及上述第二输入端子与上述接地端子之间；以及
电阻图案，设置于上述主体内，电串联连接在上述第二滤波器与上述接地端子之间，
上述第一滤波器具有：
第一线圈图案，电串联连接在上述第一输入端子与上述第一输出端子之间；以及
第二线圈图案，电串联连接在上述第二输入端子与上述第二输出端子之间，
上述第一线圈图案和上述第二线圈图案构成共模滤波器，
上述第二滤波器具有：
第三线圈图案，电串联连接在上述第一输入端子与上述接地端子之间；以及
第四线圈图案，连接在上述第二输入端子与上述接地端子之间，
上述第三线圈图案和上述第四线圈图案构成差模滤波器，
上述电阻图案位于与上述第一线圈图案、上述第二线圈图案、上述第三线圈图案以及上述第四线圈图案不同的上述绝缘层上。
根据上述方式，通过电串联连接在第二滤波器与接地端子之间的电阻图案，能够调整分流线路的特性阻抗。因此，对于共模噪声，通过与分流线路的特性阻抗和差动传输线路的特性阻抗匹配，能够将共模噪声充分引导至分流线路。
另外，根据上述方式，由于对于差分信号，通过在分流线路上具有电阻图案，分流线路的特性阻抗偏离差动传输线路的特性阻抗，所以即使在低频范围内第二滤波器的阻抗降低的情况下，差分信号的低频成分也难以传输至分流线路侧，而能够抑制复合型电子部件中的差分信号的透过特性的降低。
另外，根据上述方式，共模噪声被电阻图案热消耗，而能够除去噪声本身。
另外，由于电阻图案位于与第一线圈图案、第二线圈图案、第三线圈图案以及第四线圈图案不同的绝缘层上，所以能够通过与第一线圈图案、第二线圈图案、第三线圈图案以及第四线圈图案不同的构造、材料、工序来设置电阻图案，例如，与线圈图案独立地提高电阻图案的电阻率等，复合型电子部件的设计自由度提高。
另外，在复合型电子部件的一个实施方式中，
上述第一线圈图案和上述第二线圈图案位于相互不同的上述绝缘层上，
从上述层叠方向的一方观察，
被上述第一线圈图案围起的区域与被上述第二线圈图案围起的区域至少部分重叠，并且，
上述第一线圈图案的从上述第一输入端子朝向上述第一输出端子的卷绕方向与上述第二线圈图案的从上述第二输入端子朝向上述第二输出端子的卷绕方向相同。
根据上述实施方式，由于被第一线圈图案围起的区域与被第二线圈图案围起的区域至少部分重叠，所以能够进一步增强第一线圈图案与第二线圈图案的磁耦合，而共模噪声的除去效果进一步提高。
另外，由于被第一线圈图案围起的区域与被第二线圈图案围起的区域至少部分重叠，所以能够减少安装面积。另外，由于第一线圈图案和第二线圈图案位于相互不同的绝缘层上，所以能够提高差分信号流动而产生电位差的第一线圈图案与第二线圈图案的绝缘性。
另外，在复合型电子部件的一个实施方式中，
上述第三线圈图案和上述第四线圈图案位于相互不同的上述绝缘层上，
从上述层叠方向的一方观察，
被上述第三线圈图案围起的区域与被上述第四线圈图案围起的区域至少部分重叠，并且，
上述第三线圈图案的从上述第一输入端子朝向上述接地端子的卷绕方向与上述第四线圈图案的从上述第二输入端子朝向上述接地端子的卷绕方向相反。
根据上述实施方式，由于被第三线圈图案围起的区域与被第四线圈图案围起的区域至少部分重叠，所以能够进一步增强第三线圈图案与第四线圈图案的磁耦合，而差分信号的传输抑制的效果进一步提高。另外，由于被第三线圈图案围起的区域与被第四线圈图案围起的区域至少部分重叠，所以能够减少安装面积。
另外，在复合型电子部件的一个实施方式中，
上述电阻图案具有：
第一电阻图案，电串联连接在上述第三线圈图案与上述接地端子之间；以及
第二电阻图案，电串联连接在上述第四线圈图案与上述接地端子之间。
根据上述实施方式，由于由于电阻图案具有第一电阻图案和第二电阻图案，所以在从第一输入端子以及第二输入端子到电阻图案之间，不会产生差分信号成为相同电位的电位中和点的产生，而进一步提高差分信号的透过特性。另外，根据上述，根据共模噪声和差分信号的通过第一电阻图案以及第二电阻图案的方式的差异，可容易地进行针对共模噪声的分流线路的特性阻抗以及针对差分信号的分流线路的特性阻抗的调整。
另外，在复合型电子部件的一个实施方式中，上述第一电阻图案和上述第二电阻图案位于同一上述绝缘层上。
根据上述实施方式，由于第一电阻图案和第二电阻图案位于同一绝缘层上，所以能够实现复合型电子部件的低背化。
另外，在复合型电子部件的一个实施方式中，上述第一线圈图案和上述第三线圈图案位于同一上述绝缘层上，上述第二线圈图案和上述第四线圈图案位于同一上述绝缘层上。
根据上述实施方式，由于能够减少绝缘层的数量，所以能够将复合电子部件低背化，另外，能够减少伴随着多层化的表面的凹凸，另外，能够提高强度、可靠性，另外，复合电子部件的制造变得容易。
另外，在复合型电子部件的一个实施方式中，
上述接地端子具有：
第一接地端子，与上述第一电阻图案电连接；以及
第二接地端子，与上述第二电阻图案电连接。
根据上述实施方式，由于接地端子具有第一接地端子和第二接地端子，所以在复合型电子部件内的分流线路侧，能够抑制差分信号成为相同电位的电位中和点的产生，而进一步提高差分信号的透过特性。
另外，在复合型电子部件的一个实施方式中，上述电阻图案是在上述绝缘层上蛇行的弯曲形状。
根据上述实施方式，能够延长电阻图案的线路长度，并能够提高电阻图案的电阻值。
另外，在复合型电子部件的一个实施方式中，上述电阻图案的厚度比上述第一线圈图案～上述第四线圈图案的每一个的厚度薄。
根据上述实施方式，能够削薄电阻图案的厚度，并能够提高电阻图案的电阻值。
另外，在电子电路的一个实施方式中，具备：
上述复合型电子部件；
接地电极，与上述复合型电子部件的上述接地端子电连接；以及
电容器，电串联连接在上述复合型电子部件的上述接地端子与上述接地电极之间。
根据上述实施方式，由于电容器被插入分流线路，所以差分信号的低频成分难以传输至分流线路侧，而能够进一步抑制复合型电子部件中的差分信号的透过特性的降低。
根据作为本公开的一个方式的复合型电子部件以及电子电路，能够减少共模噪声向差动传输线路的反射，并能够抑制差分信号的透过特性的降低。
附图说明
图1是表示复合型电子部件的第一实施方式的立体图。
图2是复合型电子部件以及电子电路的等效电路图。
图3A是复合型电子部件的部分分解俯视图。
图3B是复合型电子部件的部分分解俯视图。
图3C是复合型电子部件的部分分解俯视图。
图3D是复合型电子部件的部分分解俯视图。
图3E是复合型电子部件的部分分解俯视图。
图4是表示复合型电子部件以及电子电路的第二实施方式的等效电路图。
具体实施方式
以下，通过图示的实施方式对作为本公开的一个方式的复合型电子部件以及电子电路进行详细说明。此外，附图包含部分示意性的结构，有未反映实际的尺寸、比例的情况。
(第一实施方式)
图1是表示复合型电子部件的第一实施方式的立体图。图2是复合型电子部件的等效电路图。如图1和图2所示，复合型电子部件1具备主体10、第一输入端子51、第二输入端子52、第一输出端子61、第二输出端子62、第一接地端子71以及第二接地端子72、第一滤波器101、第二滤波器102、第一电阻图案31、第二电阻图案32。
复合型电子部件1经由输入端子51、52、输出端子61、62、接地端子71、72，与未图示的电路基板的布线电连接。复合型电子部件1优选用于在传输数字信号的差动传输线路上，除去共模噪声，用于个人计算机、DVD播放器、数码相机、TV、移动电话、汽车电子、医疗用/工业用机械等电子设备。
第一滤波器101电连接在第一输入端子51与第一输出端子61之间以及第二输入端子52与第二输出端子62之间。第二滤波器102在第一滤波器101的第一输入端子51、第二输入端子52侧，电连接在第一输入端子51与第一接地端子71之间以及第二输入端子52与第二接地端子72之间。第一电阻图案31电连接在第二滤波器102与第一接地端子71之间。第二电阻图案32电连接在第二滤波器102与第二接地端子72之间。第一电阻图案31、第二电阻图案32的电阻值优选分别为50Ω。
第一滤波器101具有与第一输入端子51和第一输出端子61连接的第一线圈图案21、以及与第二输入端子52和第二输出端子62连接的第二线圈图案22。在主体10的内部，第一线圈图案21从第一输入端子51朝向第一输出端子61卷绕的方向与第二线圈图案22从第二输入端子52朝向第二输出端子62卷绕的方向相互为同一方向。
如图2所示，若输入与第一输入端子51、第二输入端子52的每一个相反相的信号，即差分信号，则在第一线圈图案21、第二线圈图案22中产生的磁通量相互抵消。由此，针对该差分信号的第一滤波器101的阻抗减少，且该差分信号能够透过第一滤波器101。另一方面，若输入与第一输入端子51、第二输入端子52的每一个同相的信号，即共模噪声，则在第一线圈图案21、第二线圈图案22中产生的磁通量相互增强。由此，针对该共模噪声的第一滤波器101的阻抗增加，且抑制该共模噪声透过第一滤波器101。因此，第一滤波器101是由第一线圈图案21、第二线圈图案22构成的共模滤波器。
第二滤波器102具有与第一输入端子51和第一接地端子71连接的第三线圈图案23、以及与第二输入端子52和第二接地端子72连接的第四线圈图案24。另外，第二滤波器102在比第一滤波器101靠前一级(第一输入端子51、第二输入端子52侧)，与第一输入端子、第二输入端子连接。具体而言，从第一输入端子51朝向第一线圈图案21的布线在中途分支，并与线圈图案23连接，从第二输入端子52朝向第二线圈图案22的布线在中途分支，并与线圈图案24连接。
由此，能够对由插入作为共模滤波器的第一滤波器101的一对信号线构成的差动传输线路，设置经由第二滤波器102以及第一接地端子71、第二接地端子72连接至第一接地电极83、第二接地电极84的分流线路。在主体10的内部，从第三线圈图案23的第一输入端子51朝向第一接地端子71的卷绕方向与从第四线圈图案24的第二输入端子52朝向第二接地端子72的卷绕方向相反。
如图2所示，如输入与第一输入端子51、第二输入端子52的每一个相反相的信号，即差分信号，则在第三线圈图案23、第四线圈图案24中产生的磁通量相互增强。由此，针对该差分信号的第二滤波器102的阻抗增加，且抑制该差分信号透过第二滤波器102。另一方面，若输入与第一输入端子51、第二输入端子52的每一个同相的信号，即共模噪声，则在第三线圈图案23、第四线圈图案24中产生的磁通量相互抵消。由此，针对该共模噪声的第二滤波器102的阻抗减少，且该共模噪声能够透过第二滤波器102。因此，第二滤波器102是由第三线圈图案23、第四线圈图案24构成的差模滤波器。
根据上述复合型电子部件1，通过电串联连接在第二滤波器102与接地端子71、72之间的第一电阻图案31、第二电阻图案32，能够调整包含第二滤波器102以及第一电阻图案31、第二电阻图案32的分流线路的特性阻抗。因此，对于共模噪声，通过与分流线路的特性阻抗和差动传输线路的特性阻抗(例如50Ω)匹配，能够将共模噪声充分地引导至分流线路。
另外，根据复合型电子部件1，对于差分信号，通过在分流线路上具有第一电阻图案31、第二电阻图案32，而分流线路的特性阻抗偏离差动传输线路的特性阻抗(例如50Ω)，所以即使在低频范围内第二滤波器102的阻抗降低的情况下，差分信号的低频成分也难以传输至分流线路侧，而能够抑制复合型电子部件中的差分信号的透过特性的降低。
另外，根据复合型电子部件1，共模噪声被第一电阻图案31、第二电阻图案32热消耗，而能够除去噪声本身。
另外，在上述复合型电子部件1中，由于作为电阻图案，具有第一电阻图案31和第二电阻图案32，所以在从第一输入端子51、第二输入端子52到第一电阻图案31、第二电阻图案32之间，不产生差分信号成为相同电位并消失的电位中和点(一对信号线的结线部分)，而进一步提高差分信号的透过特性。另外，根据上述结构，根据共模噪声和差分信号的通过第一电阻图案31以及第二电阻图案32的方式的差异，能够改变分流线路中的第一电阻图案31以及第二电阻图案32的合成阻抗，而容易进行针对共模噪声的分流线路的特性阻抗以及针对差分信号的分流线路的特性阻抗的调整。
另外，在上述复合型电子部件1中，由于除了上述第一电阻图案31、第二电阻图案32以外，作为接地端子，具有第一接地端子71和第二接地端子72，所以在复合型电子部件1内的分流线路侧，不会产生差分信号成为相同电位并消失的电位中和点，而进一步提高差分信号的透过特性。此外，上述结构与连接第一电阻图案31和第二电阻图案32的接地端子侧而与一个接地端子连接的情况相比，差分信号的透过特性良好。
图3A～图3E是复合型电子部件1的部分分解俯视图。如图1、图2、以及图3A～图3E所示，主体10具有绝缘体11、配置于绝缘体11的下表面的第一基板12、以及配置于绝缘体11的上表面的第二基板13。第二基板13经由粘合剂14，粘贴于绝缘体11的上表面。主体10形成为大致长方体状。在图1中，将层叠方向A设为上下方向，图3A～图3E沿着层叠方向A从下层向上层依次表示。层叠方向A仅表示工序上的顺序，作为复合型电子部件1的上下也可以相反。
绝缘体11包含多个绝缘层11a～11e，多个绝缘层11a～11e在层叠方向A上层叠。换句话说，从层叠方向A的下方朝向上方依次层叠第一绝缘层11a～第五绝缘层11e。
绝缘层11a～11e例如由以树脂、铁氧体、玻璃等为主要成分的绝缘性材料构成。此外，有绝缘体11因热固化、烧制等，而多个绝缘层11a～11e彼此的界面不明确的情况。
第一基板12、第二基板13是绝缘体11的支承材料，例如，铁氧体基板。第一基板12、第二基板13所使用的铁氧体材料可以是磁性体也可以是非磁性体。另外，第一基板12、第二基板13也可以是氧化铝、玻璃等铁氧体以外的材料。
第一输入端子51、第二输入端子52、第一输出端子61、第二输出端子62、第一接地端子71以及第二接地端子72例如由以Ag、Cu、Au、以它们为主要成分的合金等导电性材料构成。第一输入端子51、第二输入端子52、第一输出端子61以及第二输出端子62分别沿着层叠方向A埋入主体10的角部。第一接地端子71、第二接地端子72分别沿着层叠方向A埋入主体10的角部间的侧面。
第一输入端子51、第二输入端子52与作为与主体10的层叠方向A正交的主面中的短边方向的一边方向对置，第一输出端子61、第二输出端子62与主体10的一边方向对置，第一接地端子71、第二接地端子72与主体10的一边方向对置。第一输入端子51和第一输出端子61与作为主体10的主面中的长边方向的另一边方向对置，第二输入端子52和第二输出端子62与主体10的另一边方向对置。第一接地端子71位于第一输入端子51和第一输出端子61之间，第二接地端子72位于第二输入端子52和第二输出端子62之间。
第一输入端子51、第二输入端子52分别具有设置于绝缘体11的第一部分51a、52a、以及设置于第一基板12并与第一部分51a、52a连接的第二部分51b、52b。第一输出端子61、第二输出端子62分别具有设置于绝缘体11的第一部分61a、62a、以及设置于第一基板12并与第一部分61a、62a连接的第二部分61b、62b。第一接地端子71、第二接地端子72分别具有设置于绝缘体11的第一部分71a、72a、以及设置于第一基板12并与第一部分71a、72a连接的第二部分71b、72b。
第一滤波器101、第二滤波器102以及第一电阻图案31、第二电阻图案32设置于主体10(绝缘体11)内。第一线圈图案21和第二线圈图案22位于相互不同的绝缘层11b～11e上。第三线圈图案23和第四线圈图案24位于相互不同的绝缘层11b～11e上。第一电阻图案31、第二电阻图案32位于与第一线圈图案21、第二线圈图案22、第三线圈图案23以及第四线圈图案24不同的绝缘层11a上。像这样，由于第一电阻图案31、第二电阻图案32位于与第一线圈图案21、第二线圈图案22、第三线圈图案23、第四线圈图案24不同的绝缘层11a上，所以能够通过与线圈图案21～24不同的构造、材料、工序来设置电阻图案31、32，例如，与线圈图案21～24独立地提高第一电阻图案31、第二电阻图案32的电阻率等，复合型电子部件1的设计自由度提高。
第一线圈图案21和第三线圈图案23位于同一绝缘层11c、11e上。第二线圈图案22和第四线圈图案24位于同一绝缘层11b、11d上。由此，能够实现复合型电子部件1的低背化。另外，由于能够削薄绝缘体11的厚度，所以能够拉近第一基板12与第二基板13之间的距离，其结果，在将第一基板12、第二基板13设为磁性体时，能够提高L值。此外，第一线圈图案21、第二线圈图案22、第三线圈图案23、第四线圈图案24也可以位于相互不同的绝缘层上。
第一线圈图案21包含第一线圈导体层121和第二线圈导体层122。第一线圈导体层121、第二线圈导体层122分别为卷绕于平面上的平面螺旋形状。第一线圈导体层121、第二线圈导体层122的卷绕数为1周以上，但也可以小于1周。第一线圈导体层121设置于第三绝缘层11c，第二线圈导体层122设置于第五绝缘层11e，第一线圈导体层121、第二线圈导体层122排列在层叠方向A上。
在与第一线圈导体层121同一平面上(同一第三绝缘层11c上)，设置有第一引出导体41。第一引出导体41从第一线圈导体层121的外周端引出至外侧，并与第一输出端子61的第一部分61a连接。外周端是指偏离第一线圈导体层121的螺旋形状的部分，第一引出导体41是指外周端以下的部分。第一引出导体41和第一线圈导体层121一体地形成。第一线圈导体层121的内周端与在主体10(绝缘体11)内沿着层叠方向A设置的第一连接导体91连接。
在与第二线圈导体层122同一平面上(同一第五绝缘层11e上)，设置有第二引出导体42。第二引出导体42从第二线圈导体层122的外周端引出至外侧，并与第一输入端子51的第一部分51a连接。第二线圈导体层122的内周端与第一连接导体91连接。
因此，第一线圈导体层121和第二线圈导体层122以串联的方式电连接在第一输入端子51与第一输出端子61之间。
第二线圈图案22与第一线圈图案21相同，包含第一线圈导体层221和第二线圈导体层222。第一线圈导体层221设置于第二绝缘层11b，第二线圈导体层222设置于第四绝缘层11d。
在与第一线圈导体层221同一平面上(同一第二绝缘层11b上)，设置有第三引出导体43。第三引出导体43从第一线圈导体层221的外周端引出至外侧，并与第二输出端子62的第一部分62a连接。第一线圈导体层221的内周端与在主体10(绝缘体11)内沿着层叠方向A设置的第二连接导体92连接。
在与第二线圈导体层222同一平面上(同一第四绝缘层11d上)，设置有第四引出导体44。第四引出导体44从第二线圈导体层222的外周端引出至外侧，并与第二输入端子52的第一部分52a连接。第二线圈导体层222的内周端与第二连接导体92连接。
因此，第一线圈导体层221和第二线圈导体层222以串联的方式电连接在第二输入端子52和第二输出端子62之间。
第三线圈图案23与第一线圈图案21相同，包含第一线圈导体层321和第二线圈导体层322。第一线圈导体层321设置于第三绝缘层11c，第二线圈导体层322设置于第五绝缘层11e。
在与第一线圈导体层321同一平面上(同一第三绝缘层11c上)，设置有第五引出导体45。第五引出导体45从第一线圈导体层321的外周端引出至外侧，并与在主体10(绝缘体11)内沿着层叠方向A设置的第三连接导体93连接。第一线圈导体层321的内周端与在主体10(绝缘体11)内沿着层叠方向A设置的第四连接导体94连接。
第二线圈导体层322的外周端经由第二引出导体42，与第一输入端子51的第一部分51a连接。第二线圈导体层322的内周端与第四连接导体94连接。
因此，第一线圈导体层321和第二线圈导体层322以串联的方式电连接在第三连接导体93与第一输入端子51之间。
第四线圈图案24与第一线圈图案21相同，包含第一线圈导体层421和第二线圈导体层422。第一线圈导体层421设置于第二绝缘层11b，第二线圈导体层422设置于第四绝缘层11d。
在与第一线圈导体层421同一平面上(同一第二绝缘层11b上)，设置有第六引出导体46。第六引出导体46从第一线圈导体层421的外周端引出至外侧，并与在主体10(绝缘体11)内沿着层叠方向A设置的第五连接导体95连接。第一线圈导体层421的内周端与在主体10(绝缘体11)内沿着层叠方向A设置的第六连接导体96连接。
第二线圈导体层422的外周端经由第四引出导体44，与第二输入端子52的第一部分52a连接。第二线圈导体层422的内周端与第六连接导体96连接。
因此，第一线圈导体层421和第二线圈导体层422以串联的方式电连接在第五连接导体95与第二输入端子52之间。
第一电阻图案31和第二电阻图案32位于同一第一绝缘层11a上。由此，能够实现复合型电子部件1的低背化。另外，由于能够削薄绝缘体11的厚度，所以能够拉近第一基板12与第二基板13之间的距离，其结果，在将第一基板12、第二基板13设为磁性体时，能够提高L值。此外，第一电阻图案31和第二电阻图案32也可以位于相互不同的绝缘层上。
第一电阻图案31和第二电阻图案32优选为在第一绝缘层11a上蛇行的弯曲形状。由此，能够延长电阻图案31、32的线路长度，并能够提高电阻图案31、32的电阻值。第一电阻图案31、第二电阻图案32的厚度优选比第一线圈图案21～第四线圈图案24的每一个的厚度薄。由此，能够削薄电阻图案31、32的厚度，并能够提高电阻图案31、32的电阻值。
第一电阻图案31的一端与第一接地端子71的第一部分71a连接。第一电阻图案31的另一端与第三连接导体93连接。因此，第三线圈图案23(第一线圈导体层321、第二线圈导体层322)和第一电阻图案31以串联的方式连接在第一输入端子51与第一接地端子71之间。
第二电阻图案32的一端与第二接地端子72的第一部分72a连接。第二电阻图案32的另一端与第五连接导体95连接。因此，第四线圈图案24(第一线圈导体层421、第二线圈导体层422)和第二电阻图案32以串联的方式连接在第二输入端子52与第二接地端子72之间。
如图2所示，电子电路5具有上述复合型电子部件1、以及与复合型电子部件1的接地端子71、72电连接的电容器81、82。第一电容器81电连接在第一接地端子71与接地之间。第二电容器82电连接在第二接地端子72与接地之间。第一电容器81、第二电容器82的电容值优选为47pF。
因此，电子电路5由于在分流线路上插入电容器81、82，所以差分信号的低频成分难以传输至分流线路侧，而能够进一步抑制复合型电子部件中的差分信号的透过特性的降低。
另外，由于电子电路5具有第一电容器81和第二电容器82，所以在从复合型电子部件1到接地电极的分流线路上，不会产生差分信号成为相同电位并消失的电位中和点，而能够进一步提高差分信号在差动传输线路中的透过特性。
(第二实施方式)
图4是表示复合型电子部件以及电子电路的第二实施方式的等效电路图。第二实施方式与第一实施方式相比，电阻图案、接地端子以及电容器的数量不同。以下对该不同的结构进行说明。其他的结构是与第一实施方式相同的结构，标注与第一实施方式相同的附图标记并省略其说明。
如图4所示，在第二实施方式的复合型电子部件1A中，有一个接地端子70，有一个电阻图案30。第三线圈图案23的接地端子70侧的部分与第四线圈图案24的接地端子70侧的部分电连接，电阻图案30电连接在第三线圈图案23与第四线圈图案24的连接部分与接地端子70之间。
因此，由于复合型电子部件1A具有电阻图案30，所以与上述第一实施方式相同，能够减少共模噪声向差动传输线路的反射，并能够抑制差分信号的透过特性的降低。电阻图案30的电阻值优选为25Ω。
在第二实施方式的电子电路5A中，有一个电容器80。电容器80连接在接地端子70与接地电极85之间。因此，电子电路5A由于在分流线路上插入电容器80，所以差分信号的低频成分难以传输至分流线路侧，而能够进一步抑制复合型电子部件中的差分信号的透过特性的降低。电容器80的电容值优选为47pF。
(实施例)
接下来，复合型电子部件的制造方法的实施例进行说明。
首先，为了获得所希望的线圈图案(导体层)，在第一基板上，交替地层叠绝缘层和导电层来形成内部电路。此外，在本实施例中，对于线圈图案的形成工序记载光刻技术、对绝缘材料使用树脂系的感光性材料的方法，但也可以是在生片上图案印刷导电浆料，并层叠该片材并进行压接和烧制的通常的层叠方法。
具体而言，通过溅射、蒸镀等薄膜形成法、或者丝网印刷等厚膜形成法这样的成膜技术，在通过旋涂、丝网印刷、干膜抗蚀剂的压接等而形成的绝缘层的上表面形成导电层。绝缘层的材料例如为聚酰亚胺树脂、环氧树脂、酚醛树脂、苯并环丁烯树脂等各种树脂材料。导电层的材料例如优选使用导电性优异的Ag、Pb、Cu、Al等金属、或者它们的合金。考虑加工性、紧贴性等优选选择绝缘层的材料以及导电层的材料的组合。此外，导电层不光为线圈图案，也为输入端子、输出端子、接地端子的第一部分。
之后，涂覆抗蚀剂，并进行曝光、显影、蚀刻，通过这样的光刻技术，形成第一导电层。或者，也可以是将通过上述薄膜形成法创建的导电膜用作供电膜，并在通过上述光刻技术图案化的抗蚀剂间通过电镀工序形成第一导电层的方法。
之后，在第一导电层的上层形成绝缘层。在该绝缘层上，通过光刻技术，执行进行第一导电层和形成在其上的第二导电层的连接的导通孔加工。在实施了该导通孔形成的绝缘层上，形成第二导电层，并经由导通孔(连接导体)进行第一导电层和第二导电层的电连接，形成线圈图案、输入端子、输出端子、接地端子的第一部分。此外，线圈图案、输入端子、输出端子、接地端子也可以进一步经由导通孔由3层以上的多个导体层形成。上述导通孔加工也可以通过激光、喷砂等方法来实施。
像这样，层叠多层导电层，并将从层叠方向A观察卷绕方向相同的1对的耦合线圈和从层叠方向A观察卷绕方向相反的1对耦合线圈对齐，形成于绝缘体内。进一步，在与线圈图案不同的绝缘层上形成电阻图案。该电阻图案与上述线圈图案的形成相同地形成，但为了获得高电阻优选通过溅射、蒸镀薄层化。另外，为了如上述那样薄层化，优选在由线圈图案引起的凹凸较少的主体的下层侧，特别是绝缘体的最下层，形成电阻图案。
上述卷绕方向相同的2个线圈图案因由相互的线圈图案围起的区域的至少一部分重叠而磁耦合，构成共模滤波器。上述共模滤波器层叠形成第一线圈图案和第二线圈图案，并经由绝缘层使线圈图案对置并磁耦合的结构式通常结构。
像这样，在被线圈图案围起的区域彼此，若至少一部分重叠，则能够进一步增强该线圈图案彼此的磁耦合，并进一步提高共模噪声的除去效果。由于能够在与线圈图案扩宽的方向正交的层叠方向上重叠线圈图案彼此，所以能够减少安装面积。此外，通过线圈图案彼此在相同的绝缘层上排列前行，能够实现上述磁耦合的强化、安装面积的减少。
另一方面，若线圈图案彼此未在相同的绝缘层上排列前行，而位于相互不同的绝缘层上，则能够确保线圈图案彼此的物理距离，并能够提高差分信号流动而产生电位差的第一线圈图案和第二线圈图案的绝缘性。
此外，在如上述那样，线圈图案彼此位于相互不同的绝缘层上，被该线圈图案围起的区域彼此的至少一部分重叠的情况下，共模扼流线圈的形成需要至少3层以上的导体层和4层以上的绝缘层。
另外，在共模滤波器中，需要较高的电感的情况下，优选第一基板或者第二基板为磁性体基板，更为优选将第一基板以及第二基板双方设为磁性体基板。
上述卷绕方向相反的2个线圈图案因被相互的线圈图案围起的区域的至少一部分重叠而磁耦合，构成差模滤波器。上述差模滤波器层叠形成第三线圈图案和第四线圈图案，并经由绝缘层使线圈图案对置并磁耦合的结构是通常结构。在该情况下，与在共模滤波器中说明的情况相同，能够实现磁耦合的强化、安装面积的减少。另外，在如上述那样，线圈图案彼此位于相互不同的绝缘层上，且被该线圈图案围起的区域彼此的至少一部分重叠的情况下，差模滤波器的形成需要至少3层以上的导体层和4层以上的绝缘层。
另外，在差模滤波器中，在需要较高的电感的情况下，优选上述第一基板或者第二基板为磁性体基板，更为优选将第一基板以及第二基板两方设为磁性体基板。
进一步，经由粘合剂将第二基板粘贴于主体的上表面。粘合剂例如为热固化性的聚酰亚胺树脂。另外，第二基板的接合通过在真空中或者惰性气体中进行加热以及加压，并在冷却后解除压力的工序来进行。
在第二基板的粘合之后，经由切割工序，形成与输入端子、输出端子以及接地端子每一个的第一部分接触的输入端子、输出端子以及接地端子的第二部分。上述第二部分例如通过涂覆包含Ag、Cu、NiCr、或者NiCu等材料的导电性浆料，或者，溅射、蒸镀这些材料的成膜方法以及电镀等而形成。通过在像这样形成的电极上，例如通过湿式电镀形成Ni、Sn、Sn－Pb、Cu、Au等的金属膜而形成上述第二部分。
此外，本公开并不限定于上述的实施方式，能够在不脱离本公开的主旨的范围内进行设计变更。例如，也可以对第一实施方式和第二实施方式的各自的特征点分别进行组合。
在上述实施方式中，线圈图案由2层线圈导体层构成，但也可以由1层或者3层以上的线圈导体层构成。电阻图案由1层的电阻图案层构成，但也可以由2层以上的电阻图案层构成。在上述实施方式中，主体具有第一基板、第二基板，但也可以不设置第一基板、第二基板中的至少一方。
附图标记说明
1、1A…复合型电子部件；5、5A…电子电路；10…主体；11…绝缘体；11a～11e…第一绝缘层～第五绝缘层；21～24…第一线圈图案～第四线圈图案；30…电阻图案；31、32…第一电阻图案、第二电阻图案；51、52…第一输入端子、第二输入端子；61、62…第一输出端子、第二输出端子；70…接地端子；71、72…第一接地端子、第二接地端子；80…电容器；81、82…第一电容器、第二电容器；101、102…第一滤波器、第二滤波器。

Claims (10)

1.一种复合型电子部件，其特征在于，具备：
主体，由多个绝缘层在层叠方向上层叠而成；
第一输入端子、第二输入端子、第一输出端子、第二输出端子以及接地端子，设置于上述主体；
第一滤波器，设置于上述主体内，电串联连接在上述第一输入端子与上述第一输出端子之间以及上述第二输入端子与上述第二输出端子之间；
第二滤波器，设置于上述主体内，电串联连接在上述第一输入端子与上述接地端子之间以及上述第二输入端子与上述接地端子之间；以及
电阻图案，设置于上述主体内，电串联连接在上述第二滤波器与上述接地端子之间，
上述第一滤波器具有：
第一线圈图案，电串联连接在上述第一输入端子与上述第一输出端子之间；以及
第二线圈图案，电串联连接在上述第二输入端子与上述第二输出端子之间，
上述第一线圈图案和上述第二线圈图案构成共模滤波器，
上述第二滤波器具有：
第三线圈图案，电串联连接在上述第一输入端子与上述接地端子之间；以及
第四线圈图案，连接在上述第二输入端子与上述接地端子之间，
上述第三线圈图案和上述第四线圈图案构成差模滤波器，
上述电阻图案位于与上述第一线圈图案、上述第二线圈图案、上述第三线圈图案以及上述第四线圈图案不同的上述绝缘层上。
2.根据权利要求1所述的复合型电子部件，其中，
上述第一线圈图案和上述第二线圈图案位于相互不同的上述绝缘层上，
从上述层叠方向的一方观察，
被上述第一线圈图案围起的区域与被上述第二线圈图案围起的区域至少部分重叠，并且，
上述第一线圈图案的从上述第一输入端子朝向上述第一输出端子的卷绕方向与上述第二线圈图案的从上述第二输入端子朝向上述第二输出端子的卷绕方向相同。
3.根据权利要求1或2所述的复合型电子部件，其中，
上述第三线圈图案和上述第四线圈图案位于相互不同的上述绝缘层上，
从上述层叠方向的一方观察，
被上述第三线圈图案围起的区域与被上述第四线圈图案围起的区域至少部分重叠，并且，
上述第三线圈图案的从上述第一输入端子朝向上述接地端子的卷绕方向与上述第四线圈图案的从上述第二输入端子朝向上述接地端子的卷绕方向相反。
4.根据权利要求1或2所述的复合型电子部件，其中，
上述电阻图案具有：
第一电阻图案，电串联连接在上述第三线圈图案与上述接地端子之间；以及
第二电阻图案，电串联连接在上述第四线圈图案与上述接地端子之间。
5.根据权利要求4所述的复合型电子部件，其中，
上述第一电阻图案和上述第二电阻图案位于同一上述绝缘层上。
6.根据权利要求1或2所述的复合型电子部件，其中，
上述第一线圈图案和上述第三线圈图案位于同一上述绝缘层上，上述第二线圈图案和上述第四线圈图案位于同一上述绝缘层上。
7.根据权利要求4所述的复合型电子部件，其中，
上述接地端子具有：
第一接地端子，与上述第一电阻图案电连接；以及
第二接地端子，与上述第二电阻图案电连接。
8.根据权利要求1或2所述的复合型电子部件，其中，
上述电阻图案是在上述绝缘层上蛇行的弯曲形状。
9.根据权利要求1或2所述的复合型电子部件，其中，
上述电阻图案的厚度比上述第一线圈图案～上述第四线圈图案的每一个的厚度薄。
10.一种电子电路，其特征在于，具备：
权利要求1～9中任一项所述的复合型电子部件；
接地电极，与上述复合型电子部件的上述接地端子电连接；以及
电容器，电串联连接在上述复合型电子部件的上述接地端子与上述接地电极之间。
CN202020196694.1U 2019-03-29 2020-02-21 复合型电子部件以及电子电路 Active CN212163292U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-067765 2019-03-29
JP2019067765A JP6977742B2 (ja) 2019-03-29 2019-03-29 複合型電子部品および電子回路

Publications (1)

Publication Number Publication Date
CN212163292U true CN212163292U (zh) 2020-12-15

Family

ID=72604283

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020196694.1U Active CN212163292U (zh) 2019-03-29 2020-02-21 复合型电子部件以及电子电路
CN202010107292.4A Pending CN111756350A (zh) 2019-03-29 2020-02-21 复合型电子部件以及电子电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010107292.4A Pending CN111756350A (zh) 2019-03-29 2020-02-21 复合型电子部件以及电子电路

Country Status (3)

Country Link
US (1) US11159138B2 (zh)
JP (1) JP6977742B2 (zh)
CN (2) CN212163292U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756350A (zh) * 2019-03-29 2020-10-09 株式会社村田制作所 复合型电子部件以及电子电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437970B2 (en) * 2021-01-12 2022-09-06 Ge Aviation Systems Llc Method and apparatus for common-mode voltage cancellation
WO2023181917A1 (ja) * 2022-03-22 2023-09-28 ローム株式会社 電子部品の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310331A (ja) * 1993-04-23 1994-11-04 Murata Mfg Co Ltd Ｌｒ複合部品
JPH11354325A (ja) * 1998-06-04 1999-12-24 Murata Mfg Co Ltd 薄型積層コイル
JP2003224020A (ja) * 2002-01-29 2003-08-08 Murata Mfg Co Ltd コモンモードチョークコイル部品
JP2004087586A (ja) * 2002-08-23 2004-03-18 Koa Corp Ｌｒ複合チップ部品
US20070252659A1 (en) * 2004-10-14 2007-11-01 Hiroshi Suenaga Filter Circuit, Differential Transmission System Having Same, and Power Supply
JP4312187B2 (ja) 2005-09-30 2009-08-12 Ｔｄｋ株式会社 インダクタ素子
JP2008167157A (ja) * 2006-12-28 2008-07-17 Toko Inc ハイパスフィルタ
JP6558329B2 (ja) * 2016-09-01 2019-08-14 株式会社村田製作所 電子部品
JP2018046081A (ja) * 2016-09-13 2018-03-22 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
US10404502B2 (en) * 2017-03-01 2019-09-03 Linear Technology Llc Common mode noise attenuation techniques for twisted wire pair
JP6977742B2 (ja) * 2019-03-29 2021-12-08 株式会社村田製作所 複合型電子部品および電子回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756350A (zh) * 2019-03-29 2020-10-09 株式会社村田制作所 复合型电子部件以及电子电路

Also Published As

Publication number Publication date
JP2020167574A (ja) 2020-10-08
JP6977742B2 (ja) 2021-12-08
CN111756350A (zh) 2020-10-09
US20200313641A1 (en) 2020-10-01
US11159138B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
CN212163292U (zh) 复合型电子部件以及电子电路
US8050045B2 (en) Electronic component and method of manufacturing the same
US6998951B2 (en) Common mode choke coil array
CN108288536B (zh) 电感元件
JP4367487B2 (ja) コイル部品
US7002446B2 (en) Coil component
JP6070895B2 (ja) 積層型コイル素子、アンテナモジュール、および、無線通信モジュール
JP5176989B2 (ja) コモンモードフィルタ及びその実装構造
JP5617635B2 (ja) 積層型電子部品
US10176918B2 (en) Electronic component and manufacturing method for same
JP2002319508A (ja) 積層型インピーダンス素子
JP7463937B2 (ja) インダクタ部品
JP6950853B2 (ja) フィルタ素子
JP2006313946A (ja) 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ
JP2007214448A (ja) コモンモードチョークコイル
JP2003332141A (ja) チップ型コモンモードチョークコイル
JP2013251378A (ja) 積層型コモンモードチョークコイル
JP2007281315A (ja) コイル部品
JP2003087074A (ja) 積層型フィルタ
JP2005116647A (ja) コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ
CN110676029B (zh) 电感器
JP4626041B2 (ja) チップ型コイル部品
JP4716050B2 (ja) ノイズ対策部品
JP2008071821A (ja) コモンモードチョークコイル
TWI445021B (zh) 薄膜式共模濾波器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant