CN104871307A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104871307A
CN104871307A CN201280077812.5A CN201280077812A CN104871307A CN 104871307 A CN104871307 A CN 104871307A CN 201280077812 A CN201280077812 A CN 201280077812A CN 104871307 A CN104871307 A CN 104871307A
Authority
CN
China
Prior art keywords
coil
pad
wiring
semiconductor chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280077812.5A
Other languages
English (en)
Other versions
CN104871307B (zh
Inventor
内田慎一
长濑宽和
船矢琢央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201710684423.3A priority Critical patent/CN107424972A/zh
Publication of CN104871307A publication Critical patent/CN104871307A/zh
Application granted granted Critical
Publication of CN104871307B publication Critical patent/CN104871307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

在半导体基板上形成有线圈CL5、CL6以及焊盘PD5、PD6、PD7。线圈CL5与线圈CL6串联地电连接在焊盘PD5与焊盘PD6之间，在线圈CL5与线圈CL6之间电连接有焊盘PD7。在线圈CL5的正下方形成有与线圈CL5磁耦合的线圈，在线圈CL6的正下方形成有与线圈CL6磁耦合的线圈，它们串联连接。当在线圈CL5、CL6的正下方的串联连接的线圈中流过电流时，在线圈CL5、CL6中流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向。

Description

半导体装置
技术领域
本发明涉及半导体装置，例如，涉及能够在具备线圈的半导体装置中适当地利用的装置。
背景技术
作为在所输入的电信号的电位彼此不同的两个电路之间传输电信号的技术，存在使用了光电耦合器的技术。光电耦合器具有发光二极管等发光元件和光电晶体管等受光元件，通过发光元件将所输入的电信号转换为光，通过受光元件将该光转换回电信号，从而传输电信号。
另外，开发有使两个电感器磁耦合(感应耦合)从而传输电信号的技术。
在日本特开2008―300851号公报(专利文献1)中公开有与磁耦合元件和磁耦合型隔离器有关的技术。
现有技术文献
专利文献
专利文献1：日本特开2008―300851号公报
发明内容
发明所要解决的课题
虽然作为在所输入的电信号的电位彼此不同的两个电路之间传输电信号的技术存在使用了光电耦合器的技术，但是由于光电耦合器具有发光元件和受光元件，因此很难实现小型化。另外，在电信号的频率高时无法追踪电信号等，在其使用上存在界限。
另一方面，在通过磁耦合的电感器传输电信号的半导体装置中，由于能够使用半导体装置的微细加工技术形成电感器，因此能够实现装置的小型化，并且，电气特性也良好。因此，期望推进其开发。
因此，在具备这种电感器的半导体装置中，期望尽可能提高性能。
关于其他课题和新的特征，能够从本说明书记载和附图明确。
用于解决课题的手段
根据一实施方式，半导体装置具有形成在半导体基板上的第1线圈、第2线圈、第3线圈、第4线圈、第1焊盘、第2焊盘以及第3焊盘。第1线圈和第3线圈串联地电连接在第1焊盘与第2焊盘之间，在第1线圈与第3线圈之间电连接有第3焊盘，第2线圈和第4线圈串联地电连接。第1线圈与第2线圈磁耦合，第3线圈与第4线圈磁耦合，当在串联连接的第2线圈和第4线圈中流过电流时，在第1线圈和第3线圈中流过的感应电流的方向在第1线圈和第3线圈中成为相反方向。
另外，根据一实施方式，半导体装置包括：具有第1线圈、第2线圈、第3线圈、第4线圈、第1焊盘、第2焊盘以及第3焊盘的第1半导体芯片；以及具有多个第4焊盘的第2半导体芯片。第1线圈和第3线圈串联地电连接在第1焊盘与第2焊盘之间，在第1线圈与第3线圈之间电连接有第3焊盘，第2线圈和第4线圈串联地电连接。第1半导体芯片的第1焊盘、第2焊盘以及第3焊盘，分别经由导电性的连接用部件与第2半导体芯片的多个第4焊盘电连接。第1线圈与第2线圈磁耦合，第3线圈与第4线圈磁耦合，当在串联连接的第2线圈和第4线圈中流过电流时，在第1线圈和第3线圈中流过的感应电流的方向在第1线圈和第3线圈中为相反方向。
另外，根据一实施方式，半导体装置具有形成在半导体基板上的第1线圈和第2线圈，第1线圈与第2线圈磁耦合，在与第1线圈和第2线圈不同的层上形成有以俯视时与第1线圈重叠的方式延伸的第1布线。并且，第1布线在俯视时与第1线圈重叠的位置处具有缝隙。
发明效果
根据一实施方式，能够提高半导体装置的性能。
附图说明
图1是示出使用了实施方式1的半导体装置的电子装置的一例的电路图。
图2是示出信号的传送例的说明图。
图3是示意性地示出实施方式1的半导体芯片的剖面构造的剖视图。
图4是示意性地示出实施方式1的半导体芯片的剖面构造的剖视图。
图5是实施方式1的半导体芯片的主要部分俯视图。
图6是实施方式1的半导体芯片的主要部分俯视图。
图7是实施方式1的半导体芯片的主要部分俯视图。
图8是实施方式1的半导体芯片的主要部分剖视图。
图9是实施方式1的半导体芯片的主要部分剖视图。
图10是实施方式1的半导体芯片的主要部分剖视图。
图11是示出在实施方式1的半导体芯片内形成的变压器的电路结构的电路图。
图12是第1研究例的半导体芯片的主要部分俯视图。
图13是第1研究例的半导体芯片的主要部分俯视图。
图14是第1变形例的半导体芯片的主要部分俯视图。
图15是第1变形例的半导体芯片的主要部分俯视图。
图16是示出线圈间的距离与耦合系数之间的关联的图表。
图17是示出在获取图16的图表的仿真中使用的线圈图案的俯视图。
图18是示出在获取图16的图表的仿真中使用的线圈图案的俯视图。
图19是示出实施方式1的半导体封装的俯视图。
图20是示出实施方式1的半导体封装的剖视图。
图21是实施方式2的半导体芯片的主要部分俯视图。
图22是实施方式2的半导体芯片的主要部分俯视图。
图23是实施方式2的半导体芯片的主要部分俯视图。
图24是实施方式2的半导体芯片的主要部分剖视图。
图25是实施方式2的半导体芯片的主要部分俯视图。
图26是实施方式2的半导体芯片的主要部分俯视图。
图27是实施方式2的半导体芯片的主要部分俯视图。
图28是实施方式2的半导体芯片的主要部分剖视图。
图29是实施方式2的半导体芯片的主要部分剖视图。
图30是实施方式2的半导体芯片的主要部分剖视图。
图31是实施方式2的半导体芯片的主要部分剖视图。
图32是实施方式3的半导体芯片的主要部分俯视图。
图33是实施方式3的半导体芯片的主要部分俯视图。
图34是实施方式3的半导体芯片的主要部分俯视图。
图35是实施方式3的半导体芯片的主要部分剖视图。
图36是实施方式3的半导体芯片的主要部分立体图。
图37是示出实施方式3的半导体芯片中的内部布线的其他例子的主要部分俯视图。
图38是实施方式3的半导体芯片的主要部分俯视图。
图39是在第1研究例中应用了实施方式3的技术思想时的俯视图。
图40是在第1研究例中应用了实施方式3的技术思想时的俯视图。
图41是在第1研究例中应用了实施方式3的技术思想时的俯视图。
具体实施方式
在以下的实施方式中，为了便利性上的需要，虽然分割为多个部分或实施方式进行说明，但是除了特别明示的情况以外，它们彼此不是毫无关系的，而是存在一方为另一方的一部分或全部的变形例、详细、补充说明等的关系。另外，在以下的实施方式中，在言及要素的数等(包含个数、数值、量、范围等)时，除了特别明示的情况和原理上显然限定为特定数的情况等以外，不限定于其特定的数，可以是特定的数以上也可以其以下。而且，在以下的实施方式中，关于其结构要素(还包含要素步骤等)，除了特别明示的情况和原理上认为显然必不可少需要的情况等以外，当然不一定是必须的。同样，在以下的实施方式中，在言及结构要素等的形状、位置关系等时，除了特别明示的情况和认为在原理上显然不是如此的情况等以外，还包含实质上与其形状等近似或类似的情况等。这些关于上述数值和范围也同样。
以下，根据附图详细说明实施方式。另外，在用于说明实施方式的整个图中，对具有相同功能的部件附上相同标号，省略其重复说明。另外，在以下的实施方式中，除了特别需要时以外，原则上不重复相同或同样的部分的说明。
另外，对于在实施方式中使用的附图中，还存在即使是剖视图也为了容易观察附图而省略阴影线的情况。另外，还存在即使是俯视图也为了容易观察附图而附上阴影线的情况。
(实施方式1)
<关于电路结构>
图1是示出使用了一实施方式的半导体装置(半导体芯片)的电子装置(半导体装置)的一例的电路图。另外，在图1中，被虚线包围的部分形成在半导体芯片CP1内，被点划线包围的部分形成在半导体芯片CP2内，被双点划线包围的部分形成在半导体封装PKG内。
图1所示的电子装置具有内置半导体芯片CP1、CP2的半导体封装PKG。在半导体芯片CP1内形成有发送电路TX1和接收电路RX2以及控制电路CC，在半导体芯片CP2内形成有接收电路RX1和发送电路TX2以及驱动电路DR。
发送电路TX1和接收电路RX1是用于将来自控制电路CC的控制信号传输到驱动电路DR的电路。另外，发送电路TX2和接收电路RX2是用于将来自驱动电路DR的信号传输到控制电路CC的电路。控制电路CC控制或驱动驱动电路DR，驱动电路DR驱动负载LOD。半导体芯片CP1、CP2内置于半导体封装PKG，负载LOD设置在半导体封装PKG的外部。
在发送电路TX1与接收电路RX1之间介有由磁耦合(感应耦合)的线圈(电感器)CL1a、CL2a构成的变压器(互感器、转换器、磁耦合元件、电磁耦合元件)TR1，能够从发送电路TX1向接收电路RX1经由该变压器TR1传输(即，经由磁耦合的线圈CL1a、CL2a)信号。由此，半导体芯片CP2内的接收电路RX1能够接收半导体芯片CP1内的发送电路TX1发送的信号。因此，控制电路CC能够通过发送电路TX1、变压器TR1以及接收电路RX1向驱动电路DR传输信号(控制信号)。该变压器TR1(线圈CL1a、CL2a)形成在半导体芯片CP1内。还能够将线圈CL1a和线圈CL2a分别看作电感器。另外，还能够将变压器TR1看作磁耦合元件。
另外，在发送电路TX2与接收电路RX2之间，介有由磁耦合(感应耦合)的线圈(电感器)CL1b、CL2b构成的变压器(互感器、转换器、磁耦合元件、电磁耦合元件)TR2，能够从发送电路TX2向接收电路RX2经由该变压器TR2传输(即，经由磁耦合的线圈CL1b、CL2b)信号。由此，半导体芯片CP1内的接收电路RX2能够接收半导体芯片CP2内的发送电路TX2发送的信号。因此，驱动电路DR能够通过发送电路TX2、变压器TR2以及接收电路RX2向控制电路CC传输信号。该变压器TR2(线圈CL1b、CL2b)形成在半导体芯片CP2内。能够将线圈CL1b和线圈CL2b分别看作电感器。另外，还能够将变压器TR2看作磁耦合元件。
变压器TR1通过形成在半导体芯片CP1内的线圈CL1a、CL2a形成，但是线圈CL1a与线圈CL2a不是通过导体连接而是磁耦合。因此，当在线圈CL1a中流过电流时，根据该电流的变化在线圈CL2a中产生感应电动势而流过感应电流。线圈CL1a为一次线圈，线圈CL2a为二次线圈。利用这些，从发送电路TX1向变压器TR1的线圈CL1a(一次线圈)发送信号而流过电流，由此通过接收电路RX1检测(接收)在变压器TR1的线圈CL2a(二次线圈)上产生的感应电流(或感应电动势)，从而能够通过接收电路RX1接收与发送电路TX1发送的信号对应的信号。
另外，变压器TR2通过形成在半导体芯片CP2内的线圈CL1b、CL2b形成，线圈CL1b与线圈CL2b不是通过导体连接而是磁耦合。因此，当在线圈CL1b中流过电流时，根据该电流的变化在线圈CL2b上产生感应电动势而流过感应电流。线圈CL1b为一次线圈，线圈CL2b为二次线圈。利用这些，从发送电路TX2向变压器TR2的线圈CL1b(一次线圈)发送信号而流过电流，由此通过接收电路RX2检测(接收)在变压器TR2的线圈CL2b(二次线圈)上产生的感应电流(或感应电动势)，从而能够通过接收电路RX2接收与发送电路TX2发送的信号对应的信号。
通过从控制电路CC经由发送电路TX1、变压器TR1以及接收电路RX1到达驱动电路DR的路径、从驱动电路DR经由发送电路TX2、变压器TR2以及接收电路RX2到达控制电路CC的路径，在半导体芯片CP1与半导体芯片CP2之间进行信号的收发。即，接收电路RX1接收发送电路TX1发送的信号，接收电路RX2接收发送电路TX2发送的信号，从而能够在半导体芯片CP1与半导体芯片CP2之间进行信号的收发。如上所述，在从发送电路TX1向接收电路RX1的信号的传输中，经由变压器TR1(即，磁耦合的线圈CL1a、CL2a)，并且，在从发送电路TX2向接收电路RX2的信号的传输中，经由变压器TR2(即，磁耦合的线圈CL1b、CL2b)。驱动电路DR能够根据从半导体芯片CP1发送到半导体芯片CP2的信号(即，从发送电路TX1经由变压器TR1发送到接收电路RX1的信号)，是负载LOD驱动。作为负载LOD，根据用途存在各种负载，例如能够例示电机等。
半导体芯片CP1与半导体芯片CP2的电压电平(基准电位)不同。例如，半导体芯片CP1经由后述的导线BW和引线LD等而连接在具有在低电压(例如几V～几十V)下工作或驱动的电路的低电压区域。另外，半导体芯片CP2经由后述的导线BW和引线LD等而连接在具有在比所述低电压高的电压(例如100V以上)下工作或驱动的电路(例如负载LOD和负载LOD用的开关等)的高电压区域。但是，由于半导体芯片CP1、CP2间的信号的传输经由变压器TR1、TR2进行，因此能够进行不同电压电路间的信号的传输。
另外，在图1中，虽然示出了将控制电路CC内置在半导体芯片CP1内的情况，但是作为其他方式，也可以是将控制电路CC内置在半导体芯片CP1、CP2以外的半导体芯片。另外，在图1中，虽然示出将驱动电路DR内置在半导体芯片CP2内的情况，但是作为其他方式，驱动电路DR也可以内置于半导体芯片CP1、CP2以外的半导体芯片。
<关于信号的传送例>
图2是示出信号的传送例的说明图。
发送电路TX1将输入到发送电路TX1的方形波的信号SG1调制为微分波的信号SG2，发送到变压器TR1的线圈CL1a(一次线圈)。当基于该微分波的信号SG2的电流流过变压器TR1的线圈CL1a(一次线圈)时，与此对应的信号SG3通过感应电动势流过变压器TR1的线圈CL2a(二次线圈)。通过接收电路RX2放大该信号SG3并进一步调制成方形波，从而从接收电路RX2输出方形波的信号SG4。由此，能够从接收电路RX2输出与输入到发送电路TX1的信号SG1对应的信号SG4。由此，信号从发送电路TX1传输到接收电路RX1。也能够同样进行从发送电路TX2向接收电路RX2的信号的传输。
另外，在图2中，虽然举出了从发送电路向接收电路传输信号的一例，但是不限定于此，能够进行各种变更，只要是经由磁耦合的线圈(一次线圈和二次线圈)传输信号的方法即可。
<关于半导体芯片的构造>
图3是示意性地示出本实施方式的半导体芯片CP1、CP2的剖面构造的剖视图。
参照图3，对半导体芯片CP1的构造进行说明。另外，还能够将半导体芯片看作半导体装置。
如图3所示，在由构成半导体芯片CP1的单晶硅等构成的半导体基板SB1上形成有MISFET(Metal Insulator Semiconductor Field EffectTransistor，金属绝缘体半导体场效应晶体管)等半导体元件。另外，作为其他方式，还能够使用SOI(Silicon On Insulator，绝缘硅)基板等作为半导体基板SB1。
例如，在半导体基板SB1上形成有p型阱PW和n型阱NW，在p型阱PW上隔着栅绝缘膜GI形成有n沟道型MISFET用的栅电极GE1，在n型阱NW上隔着栅绝缘膜GI形成有p沟道型MISFET用的栅电极GE2。栅绝缘膜GI例如由氧化硅膜等构成，栅电极GE1、GE2由例如导入了杂质的多晶硅膜(掺杂多晶硅膜)等构成。
在p型阱PW内形成有n沟道型MISFET的源极/漏极用的n型半导体区域SD1，在n型阱NW内形成有p沟道型MISFET的源极/漏极用的p型半导体区域SD2。通过栅电极GE1、该栅电极GE1下的栅绝缘膜GI、栅电极GE1两侧的n型半导体区域SD1(源极/漏极区域)，形成n沟道型MISFET。另外，栅电极GE2、该栅电极GE2下的栅绝缘膜GI、栅电极GE2两侧的p型半导体区域SD2(源极/漏极区域)，形成p沟道型MISFET。
另外，在p型阱PW的上层部(表层部)的一部分上，以与p型阱PW连接的方式，形成有杂质浓度比p型阱PW高的p型半导体区域PR。能够从布线(M1～M5)和插头V1经由该p型半导体区域PR向p型阱PW供电规定的电位(例如接地电位或电源电位)。另外，在n型阱NW的上层部(表层部)的一部分上，以与n型阱NW连接的方式，形成有杂质浓度比n型阱NW高的n型半导体区域NR。能够从布线(M1～M5)和插头V1经由该n型半导体区域NR向n型阱NW供电规定的电位(例如接地电位或电源电位)。
另外，还能够根据需要在半导体基板SB1上进一步形成电阻元件(未图示)和电容元件(未图示)等。
在半导体基板SB1上形成有由多个层间绝缘膜和多个布线层构成的多层布线构造。
具体地讲，在半导体基板SB1上形成有多个层间绝缘膜，在该多个层间绝缘膜上分别形成有插头V1、布线M1、M2、M3、M4、M5以及通路部V2、V3、V4、V5。
另外，在图3中，为了附图的简化，关于形成在半导体基板SB1上的多个层间绝缘膜，不分层而统一示出为层间绝缘膜IL。
布线M1为第1布线层(最下层的布线层)的布线。布线M2为比第1布线层更上1层的布线层、即第2布线层的布线。布线M3是比第2布线层更上1层的布线层、即第3布线层的布线。布线M4是比第3布线层更上1层的布线层、即第4布线层的布线。布线M5是比第4布线层更上1层的布线层、即第5布线层的布线。
插头V1由导电体构成且形成在布线M1的下层，插头V1的上表面与布线M1的下表面接触，从而与布线M1电连接。另外，插头V1的底部与形成在半导体基板SB1上的各种半导体区域(例如n型半导体区域SD1、p型半导体区域SD2、n型半导体区域NR、p型半导体区域PR等)和栅电极GE1、GE2等连接。由此，布线M1经由插头V1与形成在半导体基板SB1上的各种半导体区域和栅电极GE1、GE2等电连接。
通路部V2由导电体构成且形成在布线M2与布线M1之间，连接布线M2与布线M1。通路部V2也可以与布线M2一体形成。另外，通路部V3由导电体构成且形成于布线M3与布线M2之间，连接布线M3与布线M2。通路部V3也可以与布线M3一体形成。另外，通路部V4由导电体构成且形成在布线M4与布线M3之间，连接布线M4与布线M3。通路部V4也可以与布线M4一体形成。另外，通路部V5由导电体构成且形成在布线M5与布线M4之间，连接布线M5与布线M4。通路部V5也可以与布线M5一体形成。
各布线M1、M2、M3、M4、M5能够通过对形成在层间绝缘膜上的导电膜进行图案化的方法、或在形成于层间绝缘膜的槽中埋入导电膜的方法(所谓的嵌刻法)等而形成。
另外，在图3中，虽然示出了形成在半导体基板SB1上的布线层的数为5层的情况(布线M1、M2、M3、M4、M5共5层的情况)，但是布线层的数不限定于5层，能够进行各种变更。
在半导体基板SB1上形成有变压器TR1的一次线圈(线圈CL1a)和二次线圈(线圈CL2a)。线圈CL1a和线圈CL2a不形成在同一层而是形成在彼此不同的层上，在线圈CL1a与线圈CL2a之间介有绝缘层。另外，下层侧的线圈CL2a不是与半导体基板SB1连接而形成，在形成于半导体基板SB1上的层间绝缘膜上形成有线圈CL1a。
以下，参照图3进一步具体地说明线圈CL1a、CL2a。
线圈CL1a和线圈CL2a分别通过形成在半导体基板SB1上的多个布线层中的某一个布线层形成。即，线圈CL1a和线圈CL2a形成在与布线M1、M2、M3、M4、M5的某一个相同的层上。其中，形成有线圈CL1a的布线层与形成有线圈CL2a的布线层为彼此不同的布线层。线圈CL2a形成在线圈CL1a的上方，因此通过比形成有线圈CL1a的布线层更上层的布线层形成线圈CL2a。
在图3的情况下，通过第5布线层形成线圈CL2a(即，在与布线M5相同的层上形成有线圈CL2a)，通过第3布线层形成线圈CL1a(即，在与布线M3相同的层上形成有线圈CL1a)，但是不限定于此。例如，线圈CL1a只要比线圈CL2a更下层即可，也可以通过比第3布线层更上层或下层的布线层形成。另一方面，线圈CL2a优选通过最上层的布线层(此处为第5布线层)形成，由此，容易将线圈CL2a连接到焊盘(焊盘电极、键合焊盘)。
在通过第3布线层形成了线圈CL1a时，线圈CL1a能够通过与布线M3相同层的导电层以相同工序形成。例如，在使用嵌刻法形成布线M3时，线圈CL1a也能够以与布线M2相同的工序并使用嵌刻法形成，此时，布线M3和线圈CL1a通过埋入在层间绝缘膜的槽的导电膜(例如以铜为主体的导电膜)形成。另外，例如，在通过对形成在层间绝缘膜上的导电膜进行图案化而形成布线M3时，能够通过对该导电膜进行图案化而形成布线M3和线圈CL1a。
在通过第5布线层形成了线圈CL2a时，线圈CL2a能够通过与布线M5相同层的导电层以相同工序形成。例如，在通过对形成在层间绝缘膜上的导电膜进行图案化而形成布线M5时，能够通过对该导电膜进行图案化而形成布线M5和线圈CL2a。另外，能够通过最上层的布线层(此处为布线M5)形成焊盘(焊盘电极、键合焊盘)。
在线圈CL2a与线圈CL1a之间介有绝缘层(与构成层间绝缘膜IL的多个层间绝缘膜中的1层以上的层间绝缘膜对应)。例如，在通过第5布线层形成线圈CL2a、通过第3布线层形成了线圈CL1a时，比第3布线层更上层且比第5布线层更下层的层间绝缘膜(即，第3布线层与第5布线层之间的层间绝缘膜)介于线圈CL2a与线圈CL1a之间。因此，线圈CL2a与线圈CL1a不通过导体连接，而成为电气上绝缘的状态。其中，如上所述，线圈CL2a与线圈CL1a磁耦合。
在半导体芯片CP1的最上层上形成有绝缘性的保护膜(表面保护膜)PA1，通过该保护膜PA1覆盖布线M5和线圈CL2a而进行保护。保护膜PA1能够例如通过聚酰亚胺树脂等树脂膜形成。
其中，焊盘分别从保护膜PA1的开口部露出。在半导体芯片CP1中，焊盘通过与布线M5和线圈CL2a相同层的导电层形成，与线圈CL2a或布线M5一体形成。与线圈CL2a连接的焊盘通过接合线BW等导电性的连接部件与半导体芯片CP2的焊盘电连接。
另外，关于半导体芯片CP2，也可以具有与半导体芯片CP1类似的结构。
即，如图3所示，在由构成半导体芯片CP2的单晶硅等构成的半导体基板SB2上形成有MISFET等半导体元件。另外，作为其他方式，还能够使用SOI基板等作为半导体基板SB1。
例如，在半导体基板SB2上形成有p型阱PW和n型阱NW，在p型阱PW上隔着栅绝缘膜GI形成有n沟道型MISFET用的栅电极GE1，在n型阱NW上隔着栅绝缘膜GI形成有p沟道型MISFET用的栅电极GE2。在p型阱PW内形成有n沟道型MISFET的源极/漏极用的n型半导体区域SD1，在n型阱NW内形成有p沟道型MISFET的源极/漏极用的p型半导体区域SD2。另外，在p型阱PW的上层部的一部分上，以与p型阱PW连接的方式形成有p型半导体区域PR，并且，在n型阱NW的上层部的一部分上，以与n型阱NW连接的方式形成有n型半导体区域NR。另外，在半导体基板SB2上也可以进一步形成有电阻元件(未图示)或电容元件(未图示)等。
在半导体基板SB2上形成有由多个层间绝缘膜和多个布线层构成的多层布线构造。
具体地讲，在半导体基板SB2上形成有多个层间绝缘膜(在图3中，将多个层间绝缘膜统一示出为层间绝缘膜IL)，在该多个层间绝缘膜上形成有插头V1、布线M1、M2、M3、M4、M5以及通路部V2、V3、V4、V5。另外，在图3中，虽然示出形成在半导体基板SB2上的布线层的数为5层的情况(布线M1～M5共5层的情况)，但是布线层的数不限定于5层。
另外，虽然在图3的剖面中没有示出，但是在半导体基板SB2上形成有上述线圈CL1b和上述线圈CL2b。半导体芯片CP2中的线圈CL1b和线圈CL2b的结构可以分别与半导体芯片CP1中的线圈CL1a和线圈CL2a相同，因此在此处省略关于线圈CL1b、CL2b的图示和说明。
在半导体芯片CP2的最上层上形成有绝缘性的保护膜PA1，通过该保护膜PA1覆盖布线M5和上述线圈CL2b(在图3中未图示)而进行保护。并且，在半导体芯片CP2中，与布线M5或上述线圈CL2a连接的焊盘从保护膜PA1的开口部露出。
在半导体芯片CP1内形成有上述发送电路TX1和线圈CL1a、CL2a，形成在半导体芯片CP1内的发送电路TX1通过半导体芯片CP1内的内部布线(布线M1～M5)与线圈CL1a电连接。由此，能够从发送电路TX1经由半导体芯片CP1内的内部布线(布线M1～M5)向线圈CL1a发送发送用的信号。半导体芯片CP1中的与线圈CL2a连接的焊盘通过接合线BW等导电性的连接部件与半导体芯片CP2的焊盘电连接，而且通过半导体芯片CP2的内部布线(M1～M5)与形成在半导体芯片CP2内的接收电路RX1电连接。由此，能够将线圈CL2a通过电磁感应从线圈CL1a接收的信号(接收信号)经由接合线BW(连接部件)和半导体芯片CP2的内部布线(M1～M5)发送到半导体芯片CP2内的接收电路RX1。
同样，在半导体芯片CP1内形成有上述发送电路TX2和上述线圈CL1b、CL2b，形成在半导体芯片CP2内的发送电路TX2通过半导体芯片CP2内的内部布线(布线M1～M5)与半导体芯片CP2内的上述线圈CL1b电连接。由此，能够从发送电路TX2经由半导体芯片CP2内的内部布线(布线M1～M5)向线圈CL1b发送发送用的信号。半导体芯片CP2中的与上述线圈CL2b连接的焊盘通过接合线BW等导电性的连接部件与半导体芯片CP1的焊盘电连接，而且通过半导体芯片CP1的内部布线(M1～M5)与形成在半导体芯片CP1内的接收电路RX2电连接。由此，能够将上述线圈CL2a通过电磁感应从上述线圈CL1a接收的信号(接收信号)经由接合线BW(连接部件)和半导体芯片CP1的内部布线(M1～M5)发送到半导体芯片CP1内的接收电路RX1。
图4是示意性地示出本实施方式的半导体芯片CP1、CP2的剖面构造的其他例子的剖视图。
图4的情况与图3的情况的主要不同点在于，在图4的情况下，在半导体芯片CP1中，在保护膜PA1的一部分上作为绝缘层进一步形成有树脂膜RS，在该树脂膜RS上形成有线圈CL2a。在树脂膜RS上，以覆盖线圈CL2a的方式，形成有保护膜(保护用的树脂膜)PA2。树脂膜RS例如可以是聚酰亚胺膜等。另外，保护膜PA2例如可以是聚酰亚胺膜等。在图4的情况下，线圈CL2a形成在比作为最上层的内部布线层的第5层布线(布线M5)更上层的层，此时，线圈CL2a例如可以通过在树脂膜RS上形成导电膜之后对该导电膜进行图案化等而形成。
通过保护膜PA2覆盖线圈CL2a而进行保护，但是从保护膜PA2的开口部露出与线圈CL2a连接的焊盘。与线圈CL2a连接的焊盘通过与线圈CL2a相同层的导电层形成，与线圈CL2a一体形成。与线圈CL2a连接的焊盘通过接合线BW等导电性的连接部件与半导体芯片CP2的焊盘电连接。
线圈CL1a形成在线圈CL2a的下方，但是当在设置有树脂膜RS的该树脂膜RS上形成了线圈CL2a时，在树脂膜RS的下方形成有线圈CL1a。在图4的情况下，虽然通过第5层布线形成线圈CL1a(即，在与布线M5相同的层上形成有线圈CL1a)，但是不限定于此。即，线圈CL1a只要是比线圈CL2a和树脂膜RS更下层即可，能够通过第5布线层或比第5布线层更下层的布线层形成。
另外，树脂膜RS还能够在层间绝缘膜IL上(或保护膜PA1上)局部地形成在形成线圈(CL2a)的区域上。
在图4的情况下，虽然需要形成树脂膜RS，但是由于能够通过涂布法形成树脂膜RS，因此工序时间短。
另一方面，在图3的情况下，线圈CL2a与线圈CL1a之间的耐压(绝缘耐压)通过层间绝缘膜(IL)确保，相应于不形成与树脂膜RS和保护膜PA2相当的膜，能够减少制造工序数和制造成本。
另外，在图4的情况下，在半导体芯片CP2上也设置与树脂膜RS和保护膜PA2相当的膜，也能够在该树脂膜RS上形成上述线圈CL2b。
<关于线圈的结构>
接着，对形成在半导体芯片CP1内的变压器TR1(构成变压器TR1的线圈)的详细结构进行说明。
图5～图7是本实施方式的半导体芯片CP1的主要部分俯视图。图8～图10是本实施方式的半导体芯片CP1的主要部分剖视图。图11是示出形成在半导体芯片CP1内的变压器TR1的电路结构的电路图。
另外，图5、图6以及图7示出半导体芯片CP1中的相同平面区域，但是层不同，图6示出比图5更下层的层，图7示出比图6更下层的层。具体地讲，在图5中示出形成在半导体芯片CP1上的变压器TR1的二次侧线圈(线圈CL5、CL6)，在图6中示出形成在半导体芯片CP1上的变压器TR1的一次侧线圈(线圈CL7、CL8)，在图7中示出形成在半导体芯片CP1上的变压器TR1的一次侧线圈的引出用的布线(引出布线HW2、HW3)。另外，在图6中用虚线示出引出布线HW2、HW3，以容易知道一次侧线圈(CL7、CL8)与该引出用的布线(引出布线HW2、HW3)之间的相对位置关系，在图7中用虚线示出在图6中用实线示出的图案(即，线圈布线CW7、CW8和连接布线HW4以及伪布线DW3、DW4)。另外，图5～图7的A1-A1线的剖视图与图8对应，图5～图7的A2-A2线的剖视图与图9对应，图5～图7的A3-A3线的剖视图与图10对应。
如上所述，在半导体芯片CP1内形成有变压器TR1用的一次线圈和二次线圈，在一次线圈和二次线圈中，一次线圈形成在下侧，二次线圈形成在上侧。即，在一次线圈的上方配置有二次线圈，在二次线圈的下方配置有一次线圈。
此处，分别通过两个线圈构成一次线圈和二次线圈，即，通过两个变压器构成变压器TR1，当通过差动使该两个变压器工作时，噪声耐性提高。
因此，在本实施方式中，如图11所示，采用如下结构：通过串联连接的线圈CL7和线圈CL8形成变压器TR1的一次线圈(与上述线圈CL1a相当)，通过在焊盘PD5与焊盘PD6之间串联连接的线圈CL5和线圈CL6形成变压器TR1的二次线圈(与上述线圈CL2a相当)。此时，线圈CL7与线圈CL5磁耦合(感应耦合)，线圈CL8与线圈CL6磁耦合(感应耦合)。串联连接的线圈CL7、CL8与发送电路TX1连接。另外，焊盘PD7电连接在线圈CL5与线圈CL6之间。这些线圈CL5、CL6、CL7、CL8和焊盘PD5、PD6、PD7以及发送电路TX1形成在半导体芯片CP1内。半导体芯片CP1的焊盘PD5、PD6、PD7通过如上述接合线BW那样的导电性的连接部件和半导体芯片CP2的内部布线(布线M1～M5)与半导体芯片CP2内的接收电路RX1连接。
因此，在半导体芯片CP1中，当从发送电路TX1向作为一次线圈的线圈CL7和线圈CL8发送发送用的信号而流过电流时，根据流过线圈CL7和线圈CL8的电流的变化，在作为二次线圈的线圈CL5和线圈CL6上产生感应电动势而流过感应电流。能够从焊盘PD5、PD6、PD7经由如上述接合线BW那样的导电性的连接部件和半导体芯片CP2的内部布线(布线M1～M5)通过半导体芯片CP2内的接收电路RX1检测在线圈CL5和线圈CL6上产生的感应电动势或感应电流。由此，能够通过电磁感应经由线圈CL7、CL8、CL5、CL6将来自半导体芯片CP1的发送电路TX1的信号传输到半导体芯片CP2的接收电路RX1。在焊盘PD7中，从半导体芯片CP2供给固定电位(接地电位、GND电位、电源电位等)，因此能够检测线圈CL5的感应电动势或感应电流、线圈CL6的感应电动势或感应电流而通过差动进行控制(工作)。
以下，参照图5～图10，对这些线圈CL5、CL6、CL7、CL8和焊盘PD5、PD6、PD7的具体结构进行说明。
首先，对作为二次线圈的线圈CL5、CL6及与此连接的焊盘(焊盘电极、键合焊盘)PD5、PD6、PD7的具体结构进行说明。
如图5和图8～图11所示，在焊盘PD5与焊盘PD6之间串联连接有两个线圈(电感器)CL5、CL6。并且，在线圈CL5与线圈CL6之间电连接有焊盘PD7。
线圈CL5和线圈CL6在半导体芯片CP1内形成在同一层上，线圈CL5通过以漩涡状(线圈状、环状)旋绕的线圈布线CW5形成，线圈CL6通过以漩涡状(线圈状、环状)旋绕的线圈布线CW6形成。另外，线圈CL5和线圈CL6分别平面地形成。还能够将线圈CL5和线圈CL6分别看作电感器。
另外，如图6和图8～图11所示，两个线圈(电感器)CL7、CL8串联连接。如图6和图8所示，线圈CL7和线圈CL8在半导体芯片CP1内形成于同一层，线圈CL7通过以漩涡状(线圈状、环状)旋绕的线圈布线CW7形成，线圈CL8通过以漩涡状(线圈状、环状)旋绕的线圈布线CW8形成。另外，线圈CL7和线圈CL8分别平面地形成。还能够将线圈CL7和线圈CL8分别看作电感器。
如从图8～图10也可知，在半导体芯片CP1内，线圈CL7、CL8形成在比线圈CL5、CL6更下层的层。即，在半导体芯片CP1内，线圈CL5和线圈CL6形成在彼此相同的层，线圈CL7和线圈CL8形成在彼此相同的层，但是线圈CL7、CL8配置在比线圈CL5、CL6更下层的层，线圈CL5、CL6配置在比线圈CL7、CL8更上层的层。
并且，线圈CL7配置在线圈CL5的正下方，线圈CL8配置在线圈CL6的正下方。即，线圈CL7配置成俯视时与线圈CL5重叠，线圈CL8配置成俯视时与线圈CL6重叠。换言之，线圈CL5配置在线圈CL7的正上方，线圈CL6配置在线圈CL8的正上方。即，线圈CL5配置成俯视时与线圈CL7重叠，线圈CL6配置成俯视时与线圈CL8重叠。
线圈CL5和线圈CL6为变压器TR1的二次线圈，与上述线圈CL2a对应。另外，线圈CL7和线圈CL8为变压器TR1的一次线圈，与上述线圈CL1a对应。线圈CL5与线圈CL7磁耦合，线圈CL6与线圈CL8磁耦合。即，线圈CL5与线圈CL7不通过导体连接而是磁耦合，线圈CL6与线圈CL8不通过导体连接而是磁耦合。另一方面，线圈CL5与线圈CL6通过导体连接，线圈CL7与线圈CL8通过导体连接。
另外，图8～图10的剖视图示出应用了上述图4的构造的情况，在树脂膜RS上形成有二次线圈(线圈CL5、CL6)，在树脂膜RS的下方形成有一次线圈(线圈CL7、CL8)，但是还能够应用上述图3的构造。
焊盘PD5、PD6、PD7通过与线圈CL5、CL6(线圈布线CW5、CW6)相同层的导电层形成。线圈布线CW5、CW6和引出布线HW1被半导体芯片CP1的最上层的保护膜(在图8～图10的情况下为保护膜PA2)覆盖，焊盘PD5、PD6、PD7从设置在该保护膜(PA2)的开口部OP露出。在图5中，用虚线示出该开口部OP。另外，在焊盘PD5、PD6、PD7的表面上还能够形成由镍(Ni)膜与镍膜上的金(Au)膜的层压膜等构成的基础金属膜UM，由此，容易将接合线BW等连接部件连接到焊盘PD5、PD6、PD7。
参照图5和图8～图10进一步对线圈CL5、CL6和焊盘PD5、PD6、PD7进行说明。
如图5和图8～图10所示，焊盘PD5配置在线圈CL5的漩涡的内侧，在该焊盘PD5上连接有线圈CL5的一端。即，连接在焊盘PD5的线圈布线CW5多次旋绕该焊盘PD5的周围而形成线圈CL5。在图5的情况下，连接在焊盘PD5的线圈布线CW5向右(顺时针)旋绕该焊盘PD5的周围而形成线圈CL5。线圈布线CW5彼此不交叉，因此连接在焊盘PD5的线圈布线CW5在每次向右(顺时针)旋绕焊盘PD5的周围时，慢慢从焊盘PD5向远侧偏离。
另外，焊盘PD6配置在线圈CL6的漩涡的内侧，在该焊盘PD6上连接有线圈CL6的一端。即，连接在焊盘PD6上的线圈布线CW6多次旋绕该焊盘PD6的周围，从而形成线圈CL6。在图5的情况下，连接在焊盘PD6的线圈布线CW6向右(顺时针)旋绕该焊盘PD6的周围，从而形成线圈CL6。线圈布线CW6彼此不交叉，因此连接在焊盘PD6的线圈布线CW6在每次向右(顺时针)旋绕焊盘PD6的周围时，慢慢从焊盘PD6向远侧偏离。
此处，“向右”与“顺时针”同义，“向左”与“逆时针”同义。另外，在言及线圈或线圈布线的卷绕方向(漩涡的方向)时，在从上方观察了该线圈或线圈布线时，指从漩涡的内侧朝向外侧时的卷绕方向，从上方观察时，将从漩涡的内侧朝向外侧时看起来顺时针的情况称为“右旋”，将从漩涡的内侧朝向外侧时看起来逆时针的情况称为“左旋”。例如，将言及半导体芯片CP1的线圈CL5的卷绕方向时，在从半导体芯片CP1的上方观察了半导体芯片CP1的正面侧(形成有焊盘的侧为正面侧)时(图5和图6与此对应)，将从线圈CL5的漩涡的内侧朝向外侧时看起来顺时针的情况称为“右旋”、看起来逆时针的情况称为“左旋”。
关于图5的线圈CL5，当从上方观察时，在从线圈CL5的漩涡的内侧朝向外侧时看起来是顺时针，因此能够将线圈CL5(线圈布线CW5)的卷绕方向称为右旋。另外，关于图5的线圈CL6，当从上方观察时，在从线圈CL6的漩涡的内侧朝向外侧时看起来是顺时针，因此能够将线圈CL6(线圈布线CW6)的卷绕方向称为右旋。
线圈CL5(线圈布线CW5)的圈数(匝数)和线圈CL6(线圈布线CW6)的圈数(匝数)能够根据需要进行变更。其中，优选线圈CL5(线圈布线CW5)的圈数与线圈CL6(线圈布线CW6)的圈数相同。另外，优选线圈CL5的大小(直径)与线圈CL6的大小(直径)相同。另外，优选线圈CL5的自电感与线圈CL6的自电感相同。
在线圈CL5与线圈CL6之间，线圈CL5(线圈布线CW5)的另一端(与连接在焊盘PD5的侧相反一侧的端部)和线圈CL6(线圈布线CW6)的另一端(与连接在焊盘PD6的侧相反一侧的端部)与引出布线(引出用布线)HW1连接。因此，线圈CL5(线圈布线CW5)的上述另一端与线圈CL6(线圈布线CW6)的上述另一端通过引出布线HW1电连接。
此处，线圈CL5(线圈布线CW5)的上述另一端与线圈CL5(线圈布线CW5)的外侧(漩涡的外侧)的端部对应，线圈CL6(线圈布线CW6)的上述另一端与线圈CL6(线圈布线CW6)的外侧(漩涡的外侧)的端部对应。即，线圈CL5(线圈布线CW5)具有作为彼此相反一侧的端部的内侧(漩涡的内侧)的端部和外侧(漩涡的外侧)的端部，其中的内侧的端部与焊盘PD5连接，外侧的端部与引出布线HW1连接。另外，线圈CL6(线圈布线CW6)具有作为彼此相反一侧的端部的内侧(漩涡的内侧)的端部和外侧(漩涡的外侧)的端部，其中的内侧的端部与焊盘PD6连接，外侧的端部与引出布线HW1连接。
该引出布线HW1形成在与线圈CL5(线圈布线CW5)和线圈CL6(线圈布线CW6)相同的层，如图5所示，在俯视时，从线圈CL5与线圈CL6之间延伸到焊盘PD7。如图5所示，当观察俯视时的位置时，焊盘PD7不位于线圈CL5与线圈CL6之间，因此，也不位于焊盘PD5与焊盘PD6之间。
引出布线HW1是用于将线圈CL5(线圈布线CW5)的外侧(漩涡的外侧)的端部与线圈CL6(线圈布线CW6)的外侧(漩涡的外侧)的端部电连接并且将此从焊盘PD7引出的布线。如果焊盘PD7配置于线圈CL5与线圈CL6之间，则可以没有该引出布线HW1，能够将线圈CL5(线圈布线CW5)的外侧的端部和线圈CL6(线圈布线CW6)的外侧的端部直接连接到焊盘PD7。但是，如图5所示，由于在俯视时焊盘PD7不位于线圈CL5与线圈CL6之间，因此在从线圈CL5与线圈CL6之间延伸的部分的引出布线HW1连接线圈CL5(线圈布线CW5)的外侧的端部和线圈CL6(线圈布线CW6)的外侧的端部，并且将该引出布线HW1引出到焊盘PD7为止。
引出布线HW1在线圈CL5与线圈CL6之间，向相对于连结线圈CL5与线圈CL6的方向(该方向还与连结焊盘PD5与焊盘PD6的方向对应)交叉的方向(更特定地讲为大致垂直的方向)延伸，并且进一步朝向焊盘PD7延伸到与焊盘PD7连接为止。另外，能够使焊盘PD5、PD6、PD7的各自的大小(边的长度)大致相同。
引出布线HW1的宽度W1优选比线圈布线CW5、CW6的各宽度W2大(即，W1>W2)，并且，优选比焊盘PD7的边的长度(尺寸)L1小(即，W1<L1)。关于线圈布线CW5、CW6，为了不增加占有面积而争取圈数(匝数)，有效的是使布线宽度变细，但是引出布线HW1与线圈的圈数没有关系，因此通过增大引出布线HW1的布线宽度，从而能够减少电阻(布线电阻)。因此，使线圈布线CW5、CW6的各宽度比引出布线HW1的宽度小，从而能够实现线圈CL5、CL6的占有面积的抑制和圈数的增加。另外，使引出布线HW1的宽度比线圈布线CW5、CW6的各宽度大，从而能够减少引出布线HW1的电阻。另外，使引出布线HW1的宽度比焊盘PD7的边的长度小，从而能够缩短线圈CL5与线圈CL6之间的距离(间隔)L2。该线圈CL5与线圈CL6之间的距离(间隔)L2优选比焊盘PD7的边的长度(尺寸)L1小(L2<L1)。
另外，优选在线圈布线CW5的最外周的外侧、线圈布线CW6的最外周的外侧分别配置伪布线DW1、DW2。伪布线DW1、DW2形成在与线圈布线CW5、CW6相同的层，是不与线圈布线CW5、CW6连接的虚设的布线，能够成为孤立图案。线圈布线CW5、CW6为不作为布线使用的虚设的布线，因此能够成为浮动电位(漂浮电位)。
关于伪布线DW1，除了线圈CL5与线圈CL6彼此相对的区域(与引出布线HW1延伸的区域对应)以外，以沿着线圈布线CW5的最外周的方式，从线圈布线CW5的最外周分开而形成。另外，关于伪布线DW2，除了线圈CL5与线圈CL6彼此相对的区域(与引出布线HW1延伸的区域对应)以外，以沿着线圈布线CW6的最外周的方式，从线圈布线CW6的最外周分开而形成。能够使线圈布线CW5的最外周与伪布线DW1之间的间隔与旋绕的线圈布线CW5彼此的间隔大致相同，并且，能够使线圈布线CW6的最外周与伪布线DW2之间的间隔与旋绕的线圈布线CW6彼此的间隔大致相同。
能够例如利用光刻工序和蚀刻工序对形成在绝缘膜上的导电膜进行图案化，从而形成线圈布线CW5、CW6。但是，在通过光刻工序形成光致抗蚀剂图案时，由于最外周的光致抗蚀剂图案的形状容易溃散(例如成为比目标细的图案)，因此在使用该光致抗蚀剂图案蚀刻导电膜而形成了线圈时，存在线圈的最外周的形状也溃散的问题。
与此相对，如果想要在线圈布线CW5、CW6的最外周的外侧设置伪布线DW1、DW2，则光致抗蚀剂图案的形状容易溃散的为伪布线DW1、DW2形成用的光致抗蚀剂图案，能够包括最外周在内不使形状溃散而精确地形成用于形成线圈布线CW5、CW6的光致抗蚀剂图案。因此，能够包括最外周在内不使形状溃散而精确地形成线圈布线CW5、CW6。另外，即使伪布线DW1、DW2的形状溃散，也是不作为布线使用的虚设的布线图案，因此不会成为问题。
另外，还能够将与伪布线DW1、DW2分别同样的伪布线DW3、DW4，设置在作为一次线圈的线圈CL7、CL8(线圈布线CW7、CW8)的最外周的外侧，在该情况下，也能够得到与上述相同的效果。即，如图6所示，关于伪布线DW3，除了线圈CL7与线圈CL8彼此相对的区域(与连接布线HW4延伸的区域对应)以外，以沿着线圈布线CW7的最外周的方式，从线圈布线CW7的最外周分开而形成。另外，关于伪布线DW4，除了线圈CL7与线圈CL8彼此相对的区域(与连接布线HW4延伸的区域对应)以外，以沿着线圈布线CW8的最外周的方式，从线圈布线CW8的最外周分开而形成。
另外，在将线圈CL5、CL6形成在树脂膜RS上的情况下，如图5所示，在俯视时，优选使线圈CL5、CL6(线圈布线CW5、CW6)的角度成为钝角(比90°大的角度)。这是因为，树脂膜、特别是聚酰亚胺膜对金属图案的直角和锐角脆弱。通过使线圈CL5、CL6(线圈布线CW5、CW6)的角度成为钝角(比90°大的角度)，从而能够使线圈CL5、CL6的基础的树脂膜RS和覆盖线圈CL5、CL6的树脂膜(保护膜PA1或保护膜PA2)的可靠性提高。另外，这在线圈CL5、CL6的基础的树脂膜RS或覆盖线圈CL5、CL6的树脂膜(保护膜PA1或保护膜PA2)为聚酰亚胺膜的情况下效果特别大。在图5的情况下，线圈CL5、CL6(线圈布线CW5、CW6)的平面形状大致为八角形，因此线圈CL5、CL6(线圈布线CW5、CW6)的角度约为135°。
接着，参照图6～图10进一步对线圈CL7、CL8进行说明。
如从图6也可知，在线圈CL7的漩涡的内侧不配置有焊盘。线圈CL7(线圈布线CW7)的内侧(漩涡的内侧)的端部通过通路部与配置在比线圈布线CW7更下层的引出布线HW2电连接。该通路部位于线圈布线CW7与引出布线HW2之间，连接线圈布线CW7与引出布线HW2，对应于上述通路部V2、V3、V4、V5的某一个，图10的情况对应于通路部V5。该通路部能够通过与线圈布线CW7不同的工序形成，或者，也可以通过与线圈布线CW7相同的工序与线圈布线CW7一体形成。
在引出布线HW2上，连接有与引出布线HW2相同层的布线、或比引出布线HW2更上层的布线、或者比引出布线HW2更下层的布线，通过半导体芯片CP1的内部布线，连接在与形成在半导体芯片CP1内的发送电路TX1对应的布线。
通过通路部连接在引出布线HW2的线圈布线CW7多次旋绕，从而形成线圈CL7。另外，在焊盘PD5的正下方的区域(位置)中优选线圈布线CW7不旋绕，线圈布线CW7以包围焊盘PD5的正下方的区域(位置)的方式旋绕。
在图6的情况下，通过通路部连接在引出布线HW2的线圈布线CW7向右(顺时针)旋绕上述焊盘PD5的正下方的区域(位置)的周围，从而形成线圈CL7。线圈布线CW7彼此不交叉，因此通过通路部连接在引出布线HW2的线圈布线CW7在每次向右(顺时针)旋绕上述焊盘PD5的正下方的区域(位置)的周围时，慢慢从漩涡的中心向远侧偏离。
另外，在线圈CL8的漩涡的内侧没有配置有焊盘。线圈CL8(线圈布线CW8)的内侧(漩涡的内侧)的端部通过通路部与配置在比线圈布线CW8更下层的引出布线HW3电连接。该通路部位于线圈布线CW8与引出布线HW3之间，连接线圈布线CW8与引出布线HW3，与上述通路部V2、V3、V4、V5的某一个对应，图10的情况与通路部V5对应。该通路部可以通过与线圈布线CW8不同的工序形成，或者，也可以通过与线圈布线CW8相同的工序与线圈布线CW8一体形成。
在引出布线HW3上连接有与引出布线HW3相同层的布线、或比引出布线HW3更上层的布线、或比引出布线HW3更下层的布线，通过半导体芯片CP1的内部布线，与形成在半导体芯片CP1内的发送电路TX1连接。
通过通路部连接在引出布线HW3的线圈布线CW8多次旋绕，从而形成线圈CL8。另外，优选在上述焊盘PD6的正下方的区域(位置)中线圈布线CW8不旋绕，线圈布线CW8以包围焊盘PD6的正下方的区域(位置)的方式旋绕。
在图6的情况下，通过通路部连接在引出布线HW3的线圈布线CW8向右(顺时针)旋绕上述焊盘PD6的正下方的区域(位置)的周围，从而形成线圈CL8。由于线圈布线CW8彼此不交叉，因此通过通路部连接在引出布线HW3的线圈布线CW8在每次向右(顺时针)旋绕上述焊盘PD6的正下方的区域(位置)的周围时，慢慢从漩涡的中心向远侧偏离。
线圈CL7(线圈布线CW7)的圈数(匝数)和线圈CL8(线圈布线CW8)的圈数(匝数)能够根据需要进行变更。其中，优选线圈CL7(线圈布线CW7)的圈数与线圈CL8(线圈布线CW8)的圈数相同。另外，优选线圈CL7的大小(直径)与线圈CL8的大小(直径)相同。另外，优选线圈CL7的自电感与线圈CL8的自电感相同。另外，优选磁耦合的线圈CL5、CL7的互感与磁耦合的线圈CL6、CL8的互感相同。
在线圈CL7与线圈CL8之间，线圈CL7(线圈布线CW7)的外侧的端部和线圈CL8(线圈布线CW8)的外侧的端部连接在连接布线(连接用布线)HW4。即，在线圈CL7(线圈布线CW7)的内侧(漩涡的内侧)的端部和外侧(漩涡的外侧)的端部中，内侧的端部通过通路部连接在比线圈布线CW7更下层的引出布线HW2，外侧的端部连接在与线圈布线CW7相同层的连接布线HW4。另外，在线圈CL8(线圈布线CW8)的内侧(漩涡的内侧)的端部和外侧(漩涡的外侧)的端部中，内侧的端部通过通路部连接在比线圈布线CW8更下层的引出布线HW3，外侧的端部连接在与线圈布线CW8相同层的连接布线HW4。因此，线圈CL7(线圈布线CW7)的一方的端部(外侧的端部)与线圈CL8(线圈布线CW8)的一方的端部(外侧的端部)通过连接布线HW4电连接。
另外，在线圈CL7或线圈布线CW7中，内侧(漩涡的内侧)的端部和外侧(漩涡的外侧)的端部为彼此相反一侧的端部，并且，在线圈CL8或线圈布线CW8中，内侧(漩涡的内侧)的端部和外侧(漩涡的外侧)的端部为彼此相反一侧的端部。
连接布线HW4形成在与线圈CL7(线圈布线CW7)和线圈CL8(线圈布线CW8)相同的层，在俯视时，延伸于(位于)线圈CL7(线圈布线CW7)与线圈CL8(线圈布线CW8)之间。
连接布线HW4是用于将线圈CL7(线圈布线CW7)的外侧的端部与线圈CL8(线圈布线CW8)的外侧的端部电连接的布线。连接布线HW4在线圈CL7与线圈CL8之间，向相对于连结线圈CL7与线圈CL8的方向(与连结线圈CL7的漩涡的中心与线圈CL8的漩涡的中心的方向对应)交叉的方向(更特定地讲为大致垂直的方向)延伸。
也可以不设置连接布线HW4而直接连接线圈CL7(线圈布线CW7)的外侧的端部与线圈CL8(线圈布线CW8)的外侧的端部。其中，如图6所示，如果在俯视时的线圈CL7与线圈CL8之间，设置布线宽度比线圈布线CW7、CW8的各布线宽度大的连接布线HW4，则能够减少布线电阻。
连接布线HW4优选设置在上述引出布线HW1的正下方。其中，上述引出布线HW1需要连接在上述焊盘PD7，因此不仅需要在线圈CL5与线圈CL6之间延伸的部分，而且还需要从线圈CL5与线圈CL6之间进一步延伸到(引出)到达焊盘PD7为止。另一方面，关于连接布线HW4，只要设置在线圈CL7与线圈CL8之间即可，可以不从连接布线HW4引出线圈布线CW7、CW8以外的布线。
串联连接的线圈CL7和线圈CL8对应于变压器TR1的一次侧的上述线圈CL1a，串联连接的线圈CL5和线圈CL6对应于变压器TR1的二次侧的上述线圈CL2a。引出布线HW2、HW3通过半导体芯片CP1的内部布线(M1～M5)与形成在半导体芯片CP1内的发送电路TX1连接。上述焊盘PD5、PD6、PD7通过连接到这些焊盘PD5、PD6、PD7的如上述接合线BW那样的导电性的连接部件和半导体芯片CP2的内部布线(M1～M5)与形成在半导体芯片CP2内的接收电路RX1连接。
因此，当从发送电路TX1向引出布线HW2、HW3发送发送用的信号时，在串联连接在引出布线HW2与引出布线HW3之间的线圈CL7和线圈CL8上流过电流。此时，由于线圈CL7与线圈CL8串联连接，因此流过线圈CL7的电流与流过线圈CL8的电流的大小实质上相同。线圈CL5与线圈CL7不通过导体连接而磁耦合，并且，线圈CL6与线圈CL8不通过导体连接而磁耦合。因此，当在一次侧线圈CL7和线圈CL8上流过电流时，根据该电流的变化，在二次侧线圈CL5和线圈CL6上产生感应电动势而流过感应电流。
接着，进一步对流过一次侧线圈CL7、CL8的电流进行说明。
关于电流流过作为一次线圈的线圈CL7、CL8的情况，分为以下两个情况：电流从引出布线HW2经由线圈CL7和线圈CL8而流过引出布线HW3的情况；以及电流从引出布线HW3经由线圈CL8和线圈CL7流过引出布线HW2的情况。
在电流从引出布线HW2通过线圈CL7和线圈CL8流过引出布线HW3的情况下，流过线圈CL7、CL8的电流如下。即，在线圈CL7中，电流从线圈布线CW7的内侧的端部(通过通路部连接在引出布线HW2的端部)侧经由线圈布线CW7流到线圈布线CW7的外侧的端部(连接到连接布线HW4的端部)侧。即，在线圈CL7中，从漩涡的内侧向外侧流过电流。另一方面，在线圈CL8中，电流从线圈布线CW8的外侧的端部(连接到连接布线HW4的端部)侧经由线圈布线CW8流到线圈布线CW8的内侧的端部(通过通路部连接到引出布线HW3的端部)侧。即，在线圈CL8中，从漩涡的外侧向内侧流过电流。
另一方面，在电流从引出布线HW3经由线圈CL8和线圈CL7流过引出布线HW2时，流过线圈CL8、CL7的电流成为如下所述的电流。即，在线圈CL8中，电流从线圈布线CW8的内侧的端部(通过通路部连接到引出布线HW3的端部)侧，经由线圈布线CW8，流到线圈布线CW8的外侧的端部(连接到连接布线HW4的端部)侧。即，在线圈CL8中，从漩涡的内侧向外侧流过电流。另一方面，在线圈CL7中，电流从线圈布线CW7的外侧的端部(连接到连接布线HW4的端部)侧，经由线圈布线CW7，流到线圈布线CW7的内侧的端部(通过通路部连接到引出布线HW2的端部)侧。即，在线圈CL7中，从漩涡的外侧向内侧流过电流。
因此，在线圈CL7(线圈布线CW7)中，在电流从内侧的端部侧流到外侧的端部侧时(即，在线圈CL7中从漩涡的内侧向外侧流过电流时)，在线圈CL8(线圈布线CW8)中，电流必然从外侧的端部侧流到内侧的端部侧(即，从漩涡的外侧向内侧流过电流)。另一方面，在线圈CL7(线圈布线CW7)中，在电流从外侧的端部侧流到内侧的端部侧时(即，在线圈CL7中从漩涡的外侧向内侧流过电流时)，在线圈CL8(线圈布线CW8)中，电流必然从内侧的端部侧流到外侧的端部侧(即，从漩涡的内侧向外侧流过电流)。
此处，当着眼于线圈CL7和线圈CL8的卷绕方向(漩涡的方向)时，线圈CL7、CL8都是右旋，当从上方观察线圈CL7、CL8时，从内侧的端部(连接到引出布线HW2、HW3一侧的端部)向外侧的端部(连接到连接布线HW4一侧的端部)向右(顺时针)旋绕。因此，在线圈CL7中，在电流从内侧的端部侧经由线圈布线CW7流到外侧的端部侧时，线圈CL7成为向右(顺时针)流过电流，另一方面，在电流从外侧的端部侧经由线圈布线CW7流到内侧的端部侧时，线圈CL7成为向左(逆时针)流过电流。另外，同样，在线圈CL8中，在电流从内侧的端部侧经由线圈布线CW8流到外侧的端部侧时，线圈CL7也成为向右(顺时针)流过电流，另一方面，在电流从外侧的端部侧经由线圈布线CW8流到内侧的端部侧时，线圈CL8也成为向左(逆时针)流过电流。
当在线圈CL7中流过电流时，在线圈CL7的内侧(漩涡的内侧)，产生贯通线圈CL7的磁通量(与图6的纸面大致垂直方向的磁通量)。另外，当在线圈CL8中流过电流时，在线圈CL8的内侧(漩涡的内侧)，产生贯穿线圈CL8的磁通量(与图6的纸面大致垂直方向的磁通量)。此时，在线圈中向右(顺时针)流过电流的情况和在线圈中向左(逆时针)流过电流情况下，所产生的磁通量的方向相反。
如上所述，当在线圈CL7(线圈布线CW7)中，电流从内侧的端部侧流到外侧的端部侧时，电流在线圈CL8(线圈布线CW8)中必然从外侧的端部侧流到内侧的端部侧，但是此时，在线圈CL7中向右(顺时针)流过电流，在线圈CL8中向左(逆时针)流过电流。此时，贯穿线圈CL7内侧的磁通量的方向和贯穿线圈CL8内侧的磁通量的方向成为彼此相反的方向。具体地讲，在线圈CL7中，向右(顺时针)流过电流，从而在线圈CL7的内侧(漩涡的内侧)，产生从正面侧向背面侧贯穿图6的纸面的方向的磁通量，在线圈CL8中，向左(逆时针)流过电流，从而在线圈CL8的内侧(漩涡的内侧)，产生从背面侧向正面侧贯穿图6的纸面的方向的磁通量。
另外，如上所述，在线圈CL7(线圈布线CW7)中，在电流从外侧的端部侧流到内侧的端部侧时，电流在线圈CL8(线圈布线CW8)中必然从内侧的端部侧流到外侧的端部侧，但是此时，在线圈CL7中向左(逆时针)流过电流，在线圈CL8中向右(顺时针)流过电流。此时，贯穿线圈CL7内侧的磁通量的方向和贯穿线圈CL8内侧的磁通量的方向成为彼此相反的方向。具体地讲，在线圈CL7中，向左(逆时针)流过电流，从而在线圈CL7的内侧(漩涡的内侧)，产生从背面侧向正面侧贯穿图6的纸面的方向的磁通量，在线圈CL8中，向右(顺时针)流过电流，从而在线圈CL8的内侧(漩涡的内侧)，在从正面侧向背面侧贯穿图6的纸面的方向上产生磁通量。
即，当在串联连接的线圈CL7和线圈CL8上流过电流时，在线圈CL7和线圈CL8中流过电流的方向相反，由此，在线圈CL7和线圈CL8中产生彼此相反方向的磁通量。
此处，线圈的电流方向(或电流流过的方向)是指，当从上方观察该线圈(或线圈布线)时，该线圈中向右(顺时针)流过电流还是向左(逆时针)流过电流。因此，关于两个线圈，所谓线圈的电流方向相同(或电流流过的方向相同)的情况，对应于当从上方观察该两个线圈时该两个线圈双方都向右(顺时针)流过电流、或者该两个线圈双方都向左(逆时针)流过电流的情况。另外，关于两个线圈，所谓线圈的电流方向相反(或电流流过的方向相反)的情况，对应于当从上方观察该两个线圈时该两个线圈中的一方的线圈向右(顺时针)流过电流、另一方的线圈向左(逆时针)流过电流的情况。
线圈CL5与线圈CL7磁耦合，因此当通过在一次侧线圈CL7中流过的电流而产生的磁通量变化时，在二次侧线圈CL5中产生消除该磁通量的变化的感应电动势，从而流过感应电流。同样，线圈CL6与线圈CL8磁耦合，因此当通过在一次侧线圈CL8中流过的电流产生的磁通量变化时，在二次侧线圈CL6中产生消除该磁通量变化的感应电动势，从而流过感应电流。
如上所述，当在串联连接的线圈CL7和线圈CL8中流过电流时，在线圈CL7和线圈CL8中流过电流的方向相反，所产生的磁通量的方向也在线圈CL7和线圈CL8中相反。并且，线圈CL7与线圈CL8串联连接，因此当在线圈CL7中流过的电流减少时，在线圈CL8中流过的电流也减少，当在线圈CL7中流过的电流增加时，流过线圈CL8的电流也增加。因此，当在二次侧线圈CL5、CL6中流过感应电流时，流过线圈CL5的电流的方向与流过线圈CL6的电流的方向相反。
首先，假设电流从引出布线HW2侧经由线圈CL7和线圈CL8而流到引出布线HW3侧的情况。此时，在一次侧线圈CL7、CL8中，在线圈CL7中流过向右的电流，在线圈CL8中流过向左的电流。此时，在使流过一次线圈(CL7、CL8)的电流增加的期间，在二次线圈(CL5、CL6)侧，在线圈CL5中流过向左的感应电流，在线圈CL6中流过向右的感应电流，另一方面，在使流过一次线圈(CL7、CL8)的电流减少的期间，在二次线圈(CL5、CL6)侧，在线圈CL5中流过向右的感应电流，在线圈CL6中流过向左的感应电流。
接着，假设电流从引出布线HW3侧经由线圈CL8和线圈CL7流到引出布线HW2侧的情况。此时，在一次侧线圈CL7、CL8中，在线圈CL8中流过向右的电流，在线圈CL7中流过向左的电流。此时，在使流过一次线圈(CL7、CL8)的电流增加的期间，在二次线圈(CL5、CL6)侧，在线圈CL6中流过向左的感应电流，在线圈CL5中流过向右的感应电流，另一方面，在使流过一次线圈(CL7、CL8)的电流减少的期间，在二次线圈(CL5、CL6)侧，在线圈CL6中流过向右的感应电流，在线圈CL5中流过向左的感应电流。
即，当在二次侧线圈CL5、CL6中流过感应电流时，流过线圈CL5的电流(感应电流)的方向与流过线圈CL6的电流(感应电流)的方向相反(逆)。因此，当在二次侧线圈CL5、CL6中流过感应电流时，通过在线圈CL5中流过的感应电流而以贯穿线圈CL5的方式产生的磁通量的方向与通过在线圈CL6中流过的感应电流而以贯穿线圈CL6的方式产生的磁通量的方向相反(逆)。
线圈CL5和线圈CL6串联连接在焊盘PD5与焊盘PD6之间。此处，当着眼于线圈CL5和线圈CL6的卷绕方向(漩涡的方向)时，线圈CL5、CL6都是从内侧的端部朝向外侧的端部向右(顺时针)旋绕。即，线圈CL5与线圈CL6都是右旋。
因此，在线圈CL5中，在使线圈CL5中向右(顺时针)流过电流时，电流从内侧的端部侧(即，焊盘PD5侧)经由线圈布线CW5流到外侧的端部侧(即，引出布线HW1侧)。另一方面，在线圈CL5中，在使线圈CL5中向左(逆时针)流过电流时，电流从外侧的端部侧(即，引出布线HW1侧)经由线圈布线CW5流到内侧的端部侧(即，焊盘PD5侧)。另外，在线圈CL6中，在使线圈CL6中向右(顺时针)流过电流时，电流从内侧的端部侧(即，焊盘PD6侧)经由线圈布线CW6流到外侧的端部侧(即，引出布线HW1侧)。另一方面，在线圈CL6中，在使线圈CL6中向左(逆时针)流过电流时，电流从外侧的端部侧(即，引出布线HW1侧)经由线圈布线CW6流到内侧的端部侧(即，焊盘PD6侧)。
因此，当在作为二次线圈的线圈CL5、CL6中流过感应电流时，存在如下两个情况：在线圈CL5中向右流过电流，而且在线圈CL6中向左流过电流的情况；在线圈CL5中向左流过电流，而且在线圈CL6中向右流过电流的情况。并且，当在线圈CL5中向右流过电流且在线圈CL6中向左流过电流的情况下，电流从焊盘PD5经由线圈CL5、引出布线HW1以及线圈CL6流到焊盘PD6。另一方面，当在线圈CL5中向左流过电流且在中线圈CL6向右流过电流时，电流从焊盘PD6经由线圈CL6、引出布线HW1以及线圈CL5流到焊盘PD5。另外，为了向焊盘PD7供给固定电位(接地电位、GND电位、电源电位等)，线圈CL5与线圈CL6之间的引出布线HW1成为固定电位(接地电位、GND电位、电源电位等)。
即，在本实施方式中，当在串联连接的线圈CL7和线圈CL8中流过电流时，以在线圈CL7和线圈CL8中流过的电流方向相反的方式，设计线圈CL7和线圈CL8的漩涡方向。即，线圈CL7、CL8串联连接在引出布线HW2与引出布线HW2之间。并且，在电流从引出布线HW2经由线圈CL7、CL8流到引出布线HW3时，在线圈CL7和线圈CL8中流过的电流的方向相反，而且，在电流从引出布线HW3经由线圈CL8、CL7流到引出布线HW2时，以在线圈CL7和线圈CL8中流过的电流的方向相反的方式，设计线圈CL7、CL8的漩涡方向。因此，使线圈CL7和线圈CL8的缠绕方向相同。在图6中线圈CL7和线圈CL8双方都是右旋，但是作为其他方式，线圈CL7和线圈CL8双方也可以都是左旋。
另外，关于二次线圈也同样。即，当在串联连接的线圈CL5和线圈CL6中流过电流(感应电流)时，以在线圈CL5和线圈CL6中流过的电流(感应电流)的方向相反的方式，设计线圈CL5和线圈CL6的漩涡方向。即，线圈CL5、CL6串联连接在焊盘PD5与焊盘PD6之间。并且，在电流从焊盘PD5经由线圈CL5、CL6流到焊盘PD6侧时，在线圈CL5和线圈CL6中流过的电流的方向相反，而且，在电流从焊盘PD6经由线圈CL6、CL5流到焊盘PD5侧时，以在线圈CL5和线圈CL6中流过的电流的方向相反的方式，设计线圈CL5、CL6的漩涡方向。因此，使线圈CL5和线圈CL6的缠绕方向相同。在图5中线圈CL5和线圈CL6双方都是右旋，但是作为其他方式，线圈CL5和线圈CL6双方也可以都是左旋。
如上所述，以向彼此相反的方向流过电流的方式设计线圈CL5和线圈CL6，并且，以向彼此相反的方向流过电流的方式设计线圈CL7和线圈CL8。由此，在通过变压器TR1从发送电路TX1向接收电路RX1传输信号时，在一次侧，流过线圈CL7的电流的方向与流过线圈CL8的电流的方向成为彼此相反的方向，而且，在二次侧，流过线圈CL5的电流(感应电流)的方向与流过线圈CL6的电流(感应电流)的方向成为彼此相反的方向。由此，在通过变压器TR1从发送电路TX1向接收电路RX1传输信号时，能够使以贯穿磁耦合的线圈CL5和线圈CL7的方式产生的磁通量的方向与以贯穿磁耦合的线圈CL6和线圈CL8的方式产生的磁通量的方向成为彼此相反的方向。
另外，关于半导体芯片CP2的上述变压器TR2，也可以与半导体芯片CP1的变压器TR1同样形成。因此，在半导体芯片CP2中，也作为上述线圈CL1b形成上述线圈CL7、CL8且作为上述线圈CL2b形成上述线圈CL5、CL6，能够形成连接在线圈CL5、CL6的上述焊盘PD5、PD6、PD7。
<关于研究例>
图12和图13是第1研究例的半导体芯片的主要部分俯视图，分别相当于上述图5和图6。
如图12和图13所示，第1研究例的半导体芯片在同一层具有相当于上述线圈CL5的线圈CL105和相当于上述线圈CL6的线圈CL106，在比该层更下层的层中，在同一层中具有相当于上述线圈CL7的线圈CL107和相当于上述线圈CL8的线圈CL108。线圈CL107配置在线圈CL105的正下方，线圈CL105与线圈CL107不通过导体连接而磁耦合。另外，线圈CL108配置在线圈CL106的正上方，线圈CL106与线圈CL108不通过导体连接而磁耦合。
在第1研究例中，线圈CL105和线圈CL106串联连接在相当于上述焊盘PD5的焊盘PD105与相当于上述焊盘PD6的焊盘PD106之间。并且，在线圈CL105与线圈CL106之间电连接有相当于上述焊盘PD7的焊盘PD107。与上述焊盘PD5同样，焊盘PD105配置在线圈CL105的漩涡的内侧，与上述焊盘PD6同样，焊盘PD106配置在线圈CL106的漩涡的内侧。但是，相对于在上述线圈CL5与线圈CL6之间没有配置有上述焊盘PD7，在线圈CL105与线圈CL106之间配置有焊盘PD107。相应于在线圈CL105与线圈CL106之间配置有焊盘PD107，线圈CL105与线圈CL106之间的距离(间隔)分开。
线圈CL105的内侧的端部连接在焊盘PD105，线圈CL105的外侧的端部连接在焊盘PD107。另外，线圈CL106的内侧的端部连接在焊盘PD106，线圈CL106的外侧的端部连接在焊盘PD107。
线圈CL105的卷绕方向与上述线圈CL5的卷绕方向相同且为右旋，线圈CL106的卷绕方向与上述线圈CL6的卷绕方向相反且为左旋。
在线圈CL107的漩涡的内侧没有配置有焊盘，线圈CL107的内侧的端部通过通路部与相当于上述引出布线HW2的引出布线HW102电连接。另外，在线圈CL108的漩涡的内侧没有配置有焊盘，线圈CL108的内侧的端部通过通路部与相当于上述引出布线HW3的引出布线HW103电连接。
线圈CL107的外侧的端部和线圈CL108的外侧的端部与设置在线圈CL107与线圈CL108之间的连接布线HW104连接，线圈CL107的外侧的端部与线圈CL108的外侧的端部通过该连接布线HW104电连接。
线圈CL107的卷绕方向与上述线圈CL7的卷绕方向相同且为右旋，线圈CL108的卷绕方向与上述线圈CL8相反且为左旋。
在如上所述的第1研究例的情况下，当在一次侧线圈CL107和线圈CL108中流过电流时，根据该电流的变化，在二次侧线圈CL105和线圈CL106上产生感应电动势而流过感应电流。利用这些，能够从连接在线圈CL107、CL108的发送电路(该发送电路在形成有线圈CL105～CL108的半导体芯片内形成)，向连接在焊盘PD105、PD106、PD107的接收电路(该接收电路在形成有线圈CL105～CL108的半导体芯片以外的半导体芯片中形成)传输信号。
但是，在第1研究例的情况下，在通过线圈CL105～CL108从发送电路向接收电路传输信号时，在一次侧，流过线圈CL107的电流的方向与流过线圈CL108的电流的方向成为彼此相同的方向，而且，在二次侧，流过线圈CL105的电流(感应电流)的方向与流过线圈CL106的电流(感应电流)的方向成为彼此相同的方向。对此进一步进行说明。
在作为一次线圈的线圈CL107、CL108中流过电流的情况分为如下两个情况：电流从引出布线HW102经由线圈CL107和线圈CL108而流到引出布线HW103的情况；电流从引出布线HW103经由线圈CL108和线圈CL107而流到引出布线HW102的情况。并且，线圈CL107的卷绕方向与线圈CL108的卷绕方向为彼此相反的方向，在图13的情况下，线圈CL107为右旋且线圈CL108为左旋。因此，在电流从引出布线HW102经由线圈CL107、CL108流到引出布线HW103时，在右旋的线圈CL107中，由于从漩涡的内侧向外侧流过电流，因此在线圈CL107中向右(顺时针)流过电流，在左旋的线圈CL108中，由于从漩涡的外侧向内侧流过电流，因此在线圈CL108中向右(顺时针)流过电流。另外，在电流从引出布线HW103经由线圈CL108、CL107流到引出布线HW102时，在左旋的线圈CL108中，由于从漩涡的内侧向外侧流过电流，因此在线圈CL108中向左(逆时针)流过电流，在右旋的线圈CL107中，由于从漩涡的外侧向内侧流过电流，因此在线圈CL107中向左(逆时针)流过电流。
因此，当在串联连接的线圈CL107和线圈CL108中流过电流时，在线圈CL107和线圈CL108中流过的电流的方向相同，由此，在线圈CL107和线圈CL108中产生彼此相同方向的磁通量。
由于线圈CL105与线圈CL107磁耦合，因此当通过流过一次侧线圈CL107的电流产生的磁通量变化时，在二次侧线圈CL105中产生消除该磁通量变化的感应电动势，从而流过感应电流。同样，由于线圈CL106与线圈CL108磁耦合，因此当通过流过一次侧线圈CL108的电流产生的磁通量变化时，在二次侧线圈CL106中产生消除该磁通量变化的感应电动势，从而流过感应电流。
因此，当在线圈CL107、线圈CL108中流过电流时，在线圈CL107和线圈CL108中流过的电流的方向相同，在线圈CL107和线圈CL108中产生彼此相同方向的磁通量，因此在线圈CL105中产生的感应电流的方向与在线圈CL106中产生的感应电流的方向相同。即，当在线圈CL105中流过向右(顺时针)的感应电流时，在线圈CL106中也流过向右(顺时针)的感应电流，当在线圈CL105中流过向左(逆时针)的感应电流时，在线圈CL106中也流过向左(逆时针)的感应电流。当在线圈CL105、CL106中流过向右(顺时针)的感应电流时，在右旋的线圈CL105中从漩涡的内侧(焊盘PD105侧)向外侧(焊盘PD107侧)流过电流，在左巻的线圈CL105中从漩涡的外侧(焊盘PD107侧)向内侧(焊盘PD6侧)流过电流。另外，当在线圈CL105、CL106中流过向左(逆时针)的感应电流时，在左旋的线圈CL106中从漩涡的内侧(焊盘PD106侧)向外侧(焊盘PD7侧)流过电流，在向右缠绕的线圈CL105中从漩涡的外侧(焊盘PD107侧)向内侧(焊盘PD105侧)流过电流。
如上所述，在第1研究例中，在通过线圈CL105～CL108从发送电路向接收电路传输信号时，在一次侧，流过线圈CL107的电流的方向与流过线圈CL108的电流的方向成为彼此相同的方向，而且，在二次侧，流过线圈CL105的电流(感应电流)的方向与流过线圈CL106的电流(感应电流)的方向成为彼此相同的方向。因此，在通过线圈CL105～CL108从发送电路向接收电路传输信号时，以贯穿磁耦合的线圈CL105和线圈CL107的方式产生的磁通量的方向与以贯穿磁耦合的线圈CL106和线圈CL108的方式产生的磁通量的方向成为彼此相同的方向。
通过本发明人的研究可知，在如上所述的第1研究例的情况下，存在如下的课题。
在二次线圈侧，流过线圈CL105的电流(感应电流)的方向与流过线圈CL106的电流(感应电流)的方向成为彼此相同的方向。因此，通过流过线圈CL105的感应电流以贯穿线圈CL105的方式产生的磁通量的方向与通过流过线圈CL106的感应电流以贯穿线圈CL106的方式产生的磁通量的方向相同。但是，当在线圈CL105和线圈CL106中流过的感应电流的方向相同时，线圈CL105、CL106彼此以互相抵消磁通量(磁场)的方式作用。
即，通过在线圈CL105中流过的感应电流在线圈CL105的外部产生的磁通量(磁场)以消除贯穿通过在线圈CL106中流过的感应电流产生的线圈CL106的磁通量(磁场)的方式作用。另外，通过在线圈CL106中流过的感应电流在线圈CL106的外部产生的磁通量(磁场)以消除贯穿通过在线圈CL105中流过的感应电流产生的线圈CL105的磁通量(磁场)的方式作用。
另外，在一次线圈侧，流过线圈CL107的电流的方向与流过线圈CL108的电流的方向成为彼此相同的方向。因此，通过在线圈CL107中流过的电流以贯穿线圈CL107的方式产生的磁通量的方向与通过在线圈CL108中流过的电流以贯穿线圈CL108的方式产生的磁通量的方向相同。但是，当在线圈CL107和线圈CL108中流过的电流的方向相同时，线圈CL107、CL108彼此以相互抵消磁通量(磁场)的方式作用。
即，通过流过线圈CL107的电流在线圈CL107的外部产生的磁通量(磁场)，以抵消贯穿通过在线圈CL108中流过的电流产生的线圈CL108的磁通量(磁场)的方式作用。另外，通过流过线圈CL108的电流在线圈CL108的外部产生的磁通量(磁场)，以抵消贯穿通过在线圈CL107中流过的感应电流产生的线圈CL107的磁通量(磁场)的方式作用。
因此，通过线圈CL105～CL108从发送电路向接收电路传输信号时的损耗(损失)增加，接收电路从二次侧线圈CL105、CL106接收的信号的强度降低。这会使半导体装置的性能降低。
<关于本实施方式的主要特征和效果>
本实施方式的半导体芯片CP1具有隔着绝缘层(RS、IL)形成在半导体基板(SB1)上的线圈CL5、线圈CL6、线圈CL7、线圈CL8、焊盘PD5、焊盘PD6以及焊盘PD7。线圈CL5和线圈CL6电气地串联连接在焊盘PD5与焊盘PD6之间，焊盘PD7电连接在线圈CL5与线圈CL6之间。线圈CL7和线圈CL8电气地串联连接。线圈CL5配置在线圈CL7的上方，线圈CL5与线圈CL7不通过导体连接而磁耦合，线圈CL6配置在线圈CL8的上方，线圈CL6与线圈CL8不通过导体连接而磁耦合。并且，当在串联连接的线圈CL7和线圈CL8中流过了电流时，在线圈CL5和线圈CL6中流过的感应电流的方向在线圈CL5和线圈CL6中为相反的方向。
在本实施方式中，当在线圈CL5和线圈CL6中流过感应电流时，所流过的感应电流的方向在线圈CL5和线圈CL6中成为相反的方向。即，在线圈CL5、CL6中的一方中，向右(顺时针)流过感应电流，在另一方中向左(逆时针)流过感应电流。因此，当在线圈CL5、CL6中流过感应电流时，通过在线圈CL5中流过的感应电流而以贯通线圈CL5的方式产生的磁通量的方向与通过在线圈CL6中流过的感应电流而以贯穿线圈CL6的方式产生的磁通量的方向成为相反方向。由此，线圈CL5、CL6能够抑制或防止彼此以相互抵消磁通量(磁场)的方式作用。
即，如果贯穿线圈CL5的磁通量(磁场)与贯穿线圈CL6的磁通量(磁场)为相反方向，则贯穿线圈CL5的磁通量(磁场)与贯穿线圈CL6的磁通量(磁场)能够以环状连接(即，能够以环状闭合)。因此，能够抑制或防止通过在线圈CL5中流过的感应电流产生的磁通量(磁场)与通过在线圈CL6中流过的感应电流产生的磁通量(磁场)彼此抵消。
即，如上述第1研究例那样，当在线圈CL105、CL106中流过感应电流时，在通过线圈CL105的感应电流以贯穿线圈CL105的方式产生的磁通量的方向与通过线圈CL106的感应电流以贯穿线圈CL106的方式产生的磁通量的方向为相同方向时，线圈CL105、CL106比彼此抵消磁通量(磁场)的方式作用。与此相对，在本实施方式中，当在线圈CL5、CL6中流过感应电流时，使通过线圈CL5的感应电流以贯穿线圈CL5的方式产生的磁通量的方向与通过线圈CL6的感应电流以贯穿线圈CL6的方式产生的磁通量的方向成为相反方向，从而能够抑制或防止线圈CL5、CL6彼此以相互抵消磁通量(磁场)的方式作用。因此，在本实施方式中，在使用感应电流从一次线圈(CL7、CL8)向二次线圈(CL5、CL6)传输信号时，能够提高通过二次线圈(CL5、CL6)检测的信号强度(接收信号强度)。因此，能够使半导体芯片的性能提高，进一步能够使包含半导体芯片的半导体装置的性能提高。
另外，在本实施方式中，关于线圈CL7、CL8，当在串联连接的线圈CL7和线圈CL8中流过了电流时，在线圈CL7和线圈CL8中流过的电流的方向成为相反方向。即，在线圈CL7、CL8中的一方中，向右(顺时针)流过电流，在另一方中向左(逆时针)流过电流。因此，当在线圈CL7、CL8中流过电流时，通过在线圈CL7中流过的电流以贯穿线圈CL7的方式产生的磁通量的方向与通过在线圈CL8中流过的电流以贯穿线圈CL8的方式产生的磁通量的方向成为相反方向。由此，能够抑制或防止线圈CL7、CL8彼此以相互抵消磁通量(磁场)的方式作用。
另外，当在串联连接的线圈CL7和线圈CL8中流过了电流时，如果使在线圈CL7和线圈CL8中流过的电流的方向成为相反方向，则当在线圈CL5和线圈CL6中流过感应电流时，在线圈CL5和线圈CL6中流过的感应电流的方向成为相反方向。由此，通过线圈CL7的电流以贯穿线圈CL7的方式产生的磁通量的方向与通过线圈CL8的电流以贯穿线圈CL8的方式产生的磁通量的方向成为彼此相反的方向，并且通过线圈CL5的感应电流以贯穿线圈CL5的方式产生的磁通量的方向与通过线圈CL6的感应电流以贯穿线圈CL6的方式产生的磁通量的方向彼此成为相反方向。由此，能够抑制或防止由线圈CL5、CL6构成的变压器与由线圈CL7、CL8构成的变压器以彼此抵消磁通量(磁场)的方式作用。因此，在本实施方式中，在使用感应电流从一次线圈(CL7、CL8)向二次线圈(CL5、CL6)传输信号时，能够准确地提高通过二次线圈(CL5、CL6)检测的信号强度(接收信号强度)。因此，能够准确地提高半导体芯片的性能，进一步能够准确地提高包含半导体芯片的半导体装置的性能。
另外，在本实施方式中，焊盘PD5配置在线圈CL5(线圈布线CW5)的内侧(漩涡的内侧)，焊盘PD6配置在线圈CL6(线圈布线CW6)的内侧(漩涡的内侧)。
在将焊盘PD5配置在线圈CL5(线圈布线CW5)的外侧时，需要将用于连接线圈CL5的内侧的端部与焊盘PD5的引出布线(该引出布线横切线圈布线CW5)设置在线圈CL5的下层。但是，当形成如上所述的引出布线时，该引出布线与线圈CL7之间的绝缘耐压作为变压器的耐压而起到支配作用，存在变压器的耐压变小的问题。
相对于此，在本实施方式中，将焊盘PD5配置在线圈CL5(线圈布线CW5)的内侧，从而不形成引出布线(用于连接焊盘PD5与线圈CL5的引出布线)而能够将线圈CL5的内侧的端部与焊盘PD5连接。因此，由于可以不在线圈CL5(线圈布线CW5)的下层形成焊盘PD5用的引出布线，因此线圈CL5与线圈CL7之间的绝缘耐压作为变压器的耐压而起到支配作用，能够提高变压器的耐压。另外，可以不形成焊盘PD5用的引出布线，从而可以不形成用于与引出布线连接的通路部，因此还能够抑制制造成本和制造时间。
另外，在本实施方式中，将焊盘PD6配置在线圈CL6(线圈布线CW6)的内侧，从而不形成引出布线(用于连接焊盘PD6与线圈CL6的引出布线)而能够将线圈CL6的内侧的端部与焊盘PD6连接。因此，可以不在线圈CL6(线圈布线CW6)的下层形成焊盘PD6用的引出布线，因此线圈CL6与线圈CL8之间的绝缘耐压作为变压器的耐压而起到支配作用，能够提高变压器的耐压。另外，可以不形成焊盘PD6用的引出布线，从而可以不形成用于与引出布线连接的通路部，因此还能够抑制制造成本和制造时间。
另外，在本实施方式中，线圈CL5和线圈CL6形成在同一层，并且，线圈CL7和线圈CL8形成在同一层。并且，线圈CL7、CL8形成在比线圈CL5、CL6更下层的层中。在线圈CL5、CL6和线圈CL7、CL8中，将应连接到焊盘PD5、PD6、PD7的线圈CL5、CL6配置在上层侧，从而容易将线圈CL5、CL6连接到焊盘PD5、PD6、PD7。另外，将线圈CL5和线圈CL6形成在同一层，将线圈CL7和线圈CL8形成在同一层，从而容易使线圈CL5、CL7的互感与线圈CL6、CL8的互感一致。因此，容易通过线圈CL5、CL6、CL7、CL8准确地进行信号的传输。另外，能够抑制形成线圈CL5、CL6、CL7、CL8所需的层数。因此，容易设计半导体芯片。另外，对半导体芯片的小型化也有利。
另外，在本实施方式中，焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域。并且，形成用于将线圈CL5和线圈CL6连接到焊盘PD7的引出布线HW1，引出布线HW1从线圈CL5与线圈CL6之间延伸到焊盘PD7。由此，能够将线圈CL5和线圈CL6准确地连接到焊盘PD7。
另外，优选使引出布线HW1的宽度W1比线圈CL5和线圈CL6的布线宽度(即，线圈布线CW5的宽度W2和线圈布线CW6的宽度W2)大(W1>W2)。由此，能够不影响线圈CL5、CL6的圈数而减少引出布线HW1的电阻。
图14和图15是示出本实施方式的半导体芯片CP1的第1变形例的主要部分俯视图，分别相当于上述图5和图6。
图14和图15所示的第1变形例与图5和图6的本实施方式不同点在于，在俯视时，焊盘PD7配置在线圈CL5与线圈CL6之间。因此，在图14和图15的第1变形例中，焊盘PD5和焊盘PD7和焊盘PD6以该顺序配置在一列上(一直线上)。
在图14和图15的第1变形例中，相应于在线圈CL5与线圈CL6之间配置有焊盘PD7，与图5和图6的情况相比，线圈CL5与线圈CL6之间的距离(间隔)分开。另外，线圈CL7配置在线圈CL5的正下方且线圈CL8配置在线圈CL6的正下方，因此在图14和图15的第1变形例中，相应于在线圈CL5与线圈CL6之间配置有焊盘PD7，与图5和图6的情况相比，线圈CL7与线圈CL8之间的距离(间隔)也分开。另外，在图14和图15的第1变形例中，由于焊盘PD7配置在线圈CL5与线圈CL6之间，因此不需要上述引出布线HW1，线圈CL5的外侧(漩涡的外侧)的端部直接连接在焊盘PD7，线圈CL6的外侧(漩涡的外侧)的端部直接连接在焊盘PD7。另外，在图14和图15的第1变形例中，与图5和图6的情况相比，相应于线圈CL7与线圈CL8之间的距离分开，连接布线HW4的尺寸(宽度)变大。
除此以外，图14和图15的第1变形例与图5和图6的本实施方式基本上相同，因此在此处省略其重复的说明。
与图5和图6的情况相同，在图14和图15的第1变形例的情况下，也当在线圈CL5和线圈CL6中流过感应电流时，所流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向。即，在线圈CL5、CL6中的一方中，向右(顺时针)流过感应电流，在另一方中向左(逆时针)流过感应电流。因此，当在线圈CL5、CL6中流过感应电流时，通过在线圈CL5中流过的感应电流以贯穿线圈CL5的方式产生的磁通量的方向与通过在线圈CL6中流过的感应电流以贯穿线圈CL6的方式产生的磁通量的方向成为相反的方向(反方向)。由此，能够抑制或防止线圈CL5、CL6彼此以相互抵消磁通量(磁场)的方式作用。
另外，与图5和图6的情况同样，在图14和图15的第1变形例的情况下，关于线圈CL7、CL8，当在串联连接的线圈CL7和线圈CL8中流过电流时，在线圈CL7和线圈CL8中流过的电流的方向也成为相反方向(反方向)。即，在线圈CL7、CL8中的一方中，向右(顺时针)流过电流，在另一方中向左(逆时针)流过电流。因此，当在线圈CL7、CL8中流过电流时，通过在线圈CL7中流过的电流以贯穿线圈CL7的方式产生的磁通量的方向与通过在线圈CL8中流过的电流以贯穿线圈CL8的方式产生的磁通量的方向成为相反方向(反方向)。由此，能够抑制或防止线圈CL7、CL8彼此以相互抵消磁通量(磁场)的方式作用。
因此，在图14和图15的第1变形例的情况下，也与上述图12和图13的第1研究例的情况相比，在使用感应电流从一次线圈(CL7、CL8)向二次线圈(CL5、CL6)传输信号时，能够提高通过二次线圈(CL5、CL6)检测的信号强度(接收信号强度)。
但是，当在半导体芯片中布局线圈CL5、CL6和焊盘PD5、PD6、PD7时，当存在在线圈CL5与线圈CL6之间配置焊盘PD7的制约时，很难进行半导体芯片的布局设计。如果不存在在线圈CL5与线圈CL6之间配置焊盘PD7的制约，而能够将焊盘PD7的配置位置自由地设定到线圈CL5与线圈CL6之间以外的区域，则对于设计半导体芯片整体，设计的自由度提高，容易进行半导体芯片的设计。
例如，如图14和图15的第1变形例那样，当在线圈CL5与线圈CL6之间配置焊盘PD7时，作为线圈CL5、CL6和焊盘PD5、PD6、PD7的配置区域，在排列有线圈CL5和焊盘PD7和线圈CL6的方向上需要长尺寸的配置区域。但是，对于设计半导体芯片整体，作为线圈CL5、CL6和焊盘PD5、PD6、PD7的配置区域，也存在想要避免如上所述在一方向上设置长配置区域的情况。另外，当存在在线圈CL5与线圈CL6之间配置焊盘PD7的制约时，焊盘PD5、焊盘PD7以及焊盘PD6以该顺序排列成一列。但是，在这些焊盘PD5、PD6、PD7上连接上述接合线BW那样的连接部件的基础上，关于焊盘PD5、PD6、PD7的排列，还存在想要成为焊盘PD5、焊盘PD7以及焊盘PD6以该顺序排列成一列的形态以外的形态。
因此，本发明人进行了如下的研究：不是如图14和图15的第1变形例那样在线圈CL5与线圈CL6之间配置焊盘PD7，而是将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域。在将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域时，优选相应于在线圈CL5与线圈CL6之间没有配置焊盘PD7，使线圈CL5与线圈CL6之间的距离比图14和图15的第1变形例的情况短。
在图14和图15的第1变形例的情况下，由于在线圈CL5与线圈CL6之间配置有焊盘PD7，因此线圈CL5与线圈CL6之间的距离(间隔)L2与焊盘PD7的边的长度L1相同或其以上(L2≧L1)。线圈CL5、CL6和焊盘PD5、PD6的配置位置与图14相同，在仅将焊盘PD7的位置移到线圈CL5与线圈CL6之间以外的位置时，相应于需要焊盘PD7的配置区域，由于线圈CL5、CL6和焊盘PD5、PD6、PD7的配置区域和需要的面积增大，因此对半导体芯片的小型化(小面积化)不利。即，相应于白白浪费线圈CL5与线圈CL6之间的区域，对半导体芯片的小型化(小面积化)不利。
因此，在将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域，相应于可以不在线圈CL5与线圈CL6之间配置焊盘PD7，将线圈CL5与线圈CL6彼此靠近配置，与图14的情况相比，优选缩短线圈CL5与线圈CL6之间的距离(间隔)。因此，在将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域时，线圈CL5与线圈CL6之间的距离(间隔)L2优选比焊盘PD7的边的长度L1小(L2<L1)。在图5的情况下，满足该条件。由此，能够抑制在线圈CL5、CL6和焊盘PD5、PD6、PD7的配置中所需的面积，因此对半导体芯片的小型化(小面积化)有利。
即，在将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域时，优选以靠近到不能在线圈CL5与线圈CL6之间配置焊盘PD7的间隔配置线圈CL5和线圈CL6。即，优选在从与连结线圈CL5的中心与线圈CL6的中心的方向平行的方向观察时的线圈CL5与线圈CL6之间的间隔(图5的情况下L2成为该间隔)，比在从与连结线圈CL5的中心与线圈CL6的中心的方向平行的方向观察时的焊盘PD7的尺寸(图5的情况下L1成为该尺寸)小。
另外，线圈CL7配置在线圈CL5的正下方，线圈CL8配置在线圈CL6的正下方，因此线圈CL5与线圈CL6之间的距离(间隔)L2和线圈CL7与线圈CL8之间的距离(间隔)L3实质上相同(L2＝L3)。另外，线圈CL5、CL6间的距离L2和线圈CL7、CL8间的距离(间隔)L3分别与俯视时的距离(间隔)对应。
图16是示出线圈间的距离(间隔)与耦合系数之间的关联的图表。图17和图18是示出在获得图16的图表的仿真中使用的线圈图案的俯视图。图16的图表是根据图17和图18的线圈图案进行仿真而得到的。
图17的线圈图案是模仿了上述图12的线圈图案的图案。即，图17的线圈CL205是模仿了上述图12的线圈CL105的线圈，图17的线圈CL206是模仿了上述图12的线圈CL106的线圈，图17的焊盘图案PD205是模仿了上述图12的焊盘PD105的图案，图17的焊盘图案PD206是模仿了上述图12的焊盘PD106的图案。线圈CL205与上述线圈CL105同样为右旋，线圈CL206与上述线圈CL106同样为左巻。另外，在线圈CL205和线圈CL206的正下方，配置有模仿了上述线圈CL107、CL108的两个线圈(串联连接的两个线圈)，但是关于此，省略了图示。线圈CL205的正下方的线圈(未图示)具有与线圈CL205相同的大小和相同的圈数，缠绕方向与上述线圈CL107同样为右旋。线圈CL206的正下方的线圈(未图示)具有与线圈CL206相同的大小和相同的圈数，缠绕方向与上述线圈CL108同样为左旋。
图18的线圈图案是模仿了上述图5的线圈图案的图案。即，图18的线圈CL305是模仿了上述图5的线圈CL5的线圈，图18的线圈CL306是模仿了上述图5的线圈CL6的线圈，图18的焊盘图案PD305是模仿了上述图5的焊盘PD5的图案，图18的焊盘图案PD306是模仿了上述图5的焊盘PD6的图案。线圈CL305与上述线圈CL5同样为右旋，线圈CL306与上述线圈CL6同样为向右缠绕。另外，在线圈CL305和线圈CL306的正下方上，配置有模仿了上述线圈CL7、CL8的两个线圈(串联连接的两个线圈)，但是对此省略了图示。线圈CL305的正下方的线圈(未图示)为与线圈CL305相同大小且相同圈数的线圈，缠绕方向与上述线圈CL7同样为右旋。线圈CL306的正下方的线圈(未图示)为与线圈CL306相同大小且相同圈数的线圈，缠绕方向与上述线圈CL8同样为右旋。
另外，图17的线圈CL205、CL206与图18的线圈CL305、CL306，除了线圈的卷绕方向以外(线圈的圈数和尺寸等)几乎相同。对于各线圈CL205、CL206、CL305、CL306，使内径为130μm、使线圈布线的布线间隔为11μm、使圈数为3圈，关于线圈间距离L201、L301作为约0μm、约50μm、约100μm这3种类，进行了耦合系数的仿真。
在图17的线圈图案的情况下，随着在线圈CL205、CL206的正下方的两个线圈中流过电流，当在线圈CL205、CL206中流过感应电流时，流过的感应电流的方向在线圈CL205和线圈CL206上成为相同的方向。即，贯穿线圈CL205的磁通量的方向与贯穿CL206的磁通量的方向相同。以此为前提，对一次线圈(线圈CL205、CL206的正下方的线圈)与二次线圈(线圈CL205、CL206)之间的耦合系数进行仿真而调查的结果在图16的图表中以黑圆圈(●)示出。此处，对于使线圈CL205与线圈CL206之间的距离(间隔)L201改变为3种类(约0μm、50μm、100μm)的值的情况，分别调查一次线圈与二次线圈之间的耦合系数，在图16的图表的横轴上取该线圈CL205与线圈CL206之间的距离L201、在图16的图表的纵轴上取耦合系数而进行了绘制。
另外，在图18的线圈图案的情况下，伴随在线圈CL305、CL306的正下方的两个线圈上流过电流，当在线圈CL305、CL306上流过感应电流时，流过的感应电流的方向在线圈CL305和线圈CL306上成为相反方向。即，贯穿线圈CL305的磁通量的方向与贯穿CL306的磁通量的方向相反。以此为前提，对一次线圈(线圈CL305、CL306的正下方的线圈)与二次线圈(线圈CL305、CL306)之间的耦合系数进行仿真而调查的结果在图16的图表中以白圆圈(○)示出。此处，对使线圈CL305与线圈CL306之间的距离(间隔)L301改变为3种类(约0μm、50μm、100μm)的值的情况，分别调查一次线圈与二次线圈之间的耦合系数，在图16的图表的横轴上取该线圈CL305与线圈CL306之间的距离L301、在图16的图表的纵轴上取耦合系数而进行了绘制。
如从图16的图表可知，当在相同的情况下比较线圈间的距离(L201、L301)时，相比于图17的线圈图案的情况(对应于图16的图表的黑圆圈)，图18的线圈图案的情况(对应于图16的图表的白圆圈)的一次线圈与二次线圈的耦合系数大。即，如图17的情况所示，相比于在线圈CL205、CL206上流过的感应电流的在线圈CL205和线圈CL206上成为相同方向的情况，如图18的情况所示，在线圈CL305、CL306上流过的感应电流的方向在线圈CL305和线圈CL306上成为相反方向的情况下的一次线圈与二次线圈的耦合系数大。耦合系数变大会导致在通过一次线圈和二次线圈传输信号时，使在二次线圈侧检测的信号强度(接收信号强度)变大。另外，当线圈的圈数增多时，虽然耦合强度变大，但是这会导致线圈面积的增大，对半导体芯片的小型化(小面积化)不利。因此，相比于图17的线圈图案的情况(感应电流的方向在线圈CL205和线圈CL206中成为相同方向的情况)，在图18的线圈图案的情况(感应电流的方向在线圈CL305和线圈CL306中成为相反方向的情况)下，相应于所赚取的耦合系数的量，即使抑制线圈的面积也能够确保必要的耦合系数，因此对半导体芯片的小型化(小面积化)有利。
另外，如从图16的图表可知，在图17的线圈图案的情况(感应电流的方向在线圈CL205和线圈CL206中成为相同方向的情况)下，当线圈CL205与线圈CL206之间的距离L201变短(即，使线圈CL205与线圈CL206靠近)时，一次线圈与二次线圈的耦合系数进一步变小。这是因为，在图17的线圈图案的情况(感应电流的方向在线圈CL205和线圈CL206中成为相同方向的情况)下，线圈CL205与线圈CL206越靠近，彼此抵消磁通量的作用越大。因此，在上述图12和图13的第1研究例中，当使上述焊盘PD107移动到线圈CL105与线圈CL106之间以外的区域，而且，假设使线圈CL105与线圈CL106彼此靠近(图5和图6以相同程度靠近)的情况时，一次线圈和二次线圈的耦合系数相比于上述图12和图13的情况变得更小。
相对于此，在图18的线圈图案的情况(感应电流的方向在线圈CL305和线圈CL306中成为相反方向的情况)下，当线圈CL305与线圈CL306之间的距离L301变短(即，使线圈CL305与线圈CL306靠近)时，一次线圈与二次线圈的耦合系数变大。因此，如上述图5和图6所示，将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域，而且，使线圈CL5与线圈CL6彼此靠近的情况，相比于上述图14和图15的第1变形例的情况，一次线圈与二次线圈的耦合系数变得更大。
因此，与焊盘PD7是否配置在线圈CL5与线圈CL6之间无关，在线圈CL5、CL6中流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向，从而能够增大一次线圈与二次线圈的耦合系数。但是，在将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域的情况下，虽然能够使线圈CL5与线圈CL6之间的距离靠近，但是在该情况下，感应电流的方向在线圈CL5和线圈CL6中成为相反方向对于确保耦合系数特别重要。即，如果感应电流的方向在线圈CL5和线圈CL6中为相同方向，则相对于使线圈CL5与线圈CL6之间的距离靠近会导致耦合系数进一步变小，如果使感应电流的方向在线圈CL5和线圈CL6中成为相反方向，而即使线圈CL5与线圈CL6之间的距离靠近，也能够使耦合系数变大。
因此，感应电流的方向在线圈CL5和线圈CL6中成为相反方向，虽然与焊盘PD7的配置位置无关而具有耦合系数增大的效果，但是可以说对将焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域情况效果特别大。
在上述图14的第1变形例中，虽然在线圈CL5与线圈CL6之间配置焊盘PD7，但是在上述图5所示的本实施方式中，焊盘PD7配置在线圈CL5与线圈CL6之间以外的区域。因此，由于不存在在线圈CL5与线圈CL6之间配置焊盘PD7的制约，因此在设计半导体芯片的整体时，设计的自由度提高，容易进行半导体芯片的设计。另外，在上述图5所示的本实施方式中，线圈CL5与线圈CL6之间的距离(间隔)比焊盘PD7的边的长度L1小。因此，由于能够抑制线圈CL5、CL6和焊盘PD5、PD6、PD7的配置所需的面积，因此对半导体芯片的小型化(小面积化)有利。
<关于半导体封装的构成例>
接着，对本实施方式的半导体封装的构成例进行说明。另外，也能够将半导体封装看作为半导体装置。
图19是示出本实施方式的半导体封装(半导体装置)PKG的俯视图，图20是半导体封装PKG的剖视图。其中，在图19中，密封树脂部MR为透视，用双点划线示出密封树脂部MR的外形(外周)。另外，图19的B1-B1线的剖视图大致与图20对应。
图19和图20所示的半导体封装PKG为包含半导体芯片CP1、CP2的半导体封装。以下，具体说明半导体封装PKG的结构。
图19和图20所示的半导体封装PKG具有：半导体芯片CP1、CP2；分别搭载半导体芯片CP1、CP2的芯片焊盘DP1、DP2；由导电体构成的多个引线LD；连接半导体芯片CP1、CP2间和连接半导体芯片CP1、CP2与多个引线LD之间的多个接合线BW；以及密封这些的密封树脂部MR。
密封树脂部(密封部、密封树脂、密封体)MR由例如热固化性树脂材料等树脂材料等构成，也能够包含填料等。通过密封树脂部MR，密封半导体芯片CP1、CP2、芯片焊盘DP1、DP2、多个引线LD以及多个接合线BW，电气地以及机械地进行保护。密封树脂部MR的与其厚度交叉的平面形状(外形形状)例如可以是矩形(四边形)。
在作为半导体芯片CP1的元件形成侧的主面的半导体芯片CP1的正面上，形成有多个焊盘(焊盘电极、键合焊盘)PD。半导体芯片CP1的各焊盘PD与形成在半导体芯片CP1的内部的半导体集成电路(例如上述控制电路CC等)电连接。
在半导体芯片CP1的正面上进一步形成有分别与上述焊盘PD5、PD6、PD7对应的焊盘(焊盘电极、键合焊盘)PD5a、PD6a、PD7a。
即，半导体芯片CP1具有：上述发送电路TX1和与该发送电路TX1连接的上述线圈CL7、CL8(一次线圈)；与该线圈CL7、CL8分别磁耦合的上述线圈CL5、CL6(二次线圈)；以及与该线圈CL5、CL6连接的上述焊盘PD5、PD6、PD7。半导体芯片CP1具有的焊盘PD5与焊盘PD5a对应，半导体芯片CP1具有的焊盘PD6与焊盘PD6a对应，半导体芯片CP1具有的焊盘PD7与焊盘PD7a对应。
另外，半导体芯片CP1还具有上述接收电路RX2、与该接收电路RX2连接的多个焊盘(焊盘电极、键合焊盘)PD9。因此，在半导体芯片CP1的正面上形成有焊盘PD、PD5a、PD6a、PD7a、PD9。另外，在半导体芯片CP1的多个焊盘PD9中，通过接合线BW与半导体芯片CP2的焊盘PD7b连接的焊盘PD9是供给固定电位(接地电位、GND电位、电源电位等)的焊盘。
在作为半导体芯片CP2的元件形成侧的主面的半导体芯片CP2的正面上形成有多个焊盘PD。半导体芯片CP2的各焊盘PD与形成在半导体芯片CP2的内部的半导体集成电路(例如上述驱动电路DR等)电连接。
在半导体芯片CP2的正面上进一步形成有与上述焊盘PD5、PD6、PD7分别对应的焊盘(焊盘电极、键合焊盘)PD5b、PD6b、PD7b。
即，半导体芯片CP2具有：上述发送电路TX2和与该发送电路TX2连接的上述线圈CL7、CL8(一次线圈)；与该线圈CL7、CL8分别磁耦合的上述线圈CL5、CL6(二次线圈)；以及与该线圈CL5、CL6连接的上述焊盘PD5、PD6、PD7。半导体芯片CP2具有的焊盘PD5与焊盘PD5b对应，半导体芯片CP2具有的焊盘PD6与焊盘PD6b对应，半导体芯片CP2具有的焊盘PD7与焊盘PD7b对应。
另外，半导体芯片CP2进一步具有上述接收电路RX1、与该接收电路RX1连接的多个焊盘(焊盘电极、键合焊盘)PD8。因此，在半导体芯片CP2的正面上形成有焊盘PD、PD5b、PD6b、PD7b、PD8。另外，在半导体芯片CP2的多个焊盘PD8中，通过接合线BW与半导体芯片CP1的焊盘PD7a连接的焊盘PD8是供给固定电位(接地电位、GND电位、电源电位等)的焊盘。
另外，在半导体芯片CP1中，将形成有焊盘PD、PD5a、PD6a、PD7a、PD9的一侧的主面称为半导体芯片CP1的正面，将与此相反一侧的主面称为半导体芯片CP1的背面。另外，在半导体芯片CP2中，将形成有焊盘PD、PD5b、PD6b、PD7b、PD8的一侧的主面称为半导体芯片CP2的正面，将与此相反一侧的主面称为半导体芯片CP2的背面。
半导体芯片CP1以半导体芯片CP1的正面朝向上方的方式，搭载(配置)在作为芯片搭载部的芯片焊盘DP1的上表面上，半导体芯片CP1的背面通过芯片粘接材料(粘结材料)DB粘结在芯片焊盘DP1的上表面而被固定。
半导体芯片CP2以半导体芯片CP2的正面朝向上方的方式，搭载(配置)在作为芯片搭载部的芯片焊盘DP2的上表面上，半导体芯片CP2的背面通过芯片粘接材料(粘结材料)DB粘结在芯片焊盘DP2的上表面而被固定。
芯片焊盘DP1与芯片焊盘DP2在中间隔着构成密封树脂部MR的材料而分开，彼此电绝缘。
引线LD通过导电体形成，优选由铜(Cu)或铜合金等金属材料构成。各引线LD由引线LD中的位于密封树脂部MR内的部分、即内引线部和引线LD中的位于密封树脂部MR外的部分、即外引线部构成，引线LD的外引线部从密封树脂部MR的侧面突出到密封树脂部MR外。相邻的引线LD的内引线部之间通过构成密封树脂部MR的材料而被填满。各引线LD的外引线部能够作为半导体封装PKG的外部连接用端子部(外部端子)发挥功能。各引线LD的外引线部以外引线部的端部附近的下表面比密封树脂部MR的下表面稍微位于下方的方式被弯曲加工。
半导体芯片CP1、CP2的正面的各焊盘PD通过作为导电性连接部件的接合线BW分别与各引线LD的内引线部电连接。即，一端连接在半导体芯片CP1、CP2的正面的各焊盘PD上的接合线BW的另一端，连接在各引线LD的内引线部的上表面。另外，半导体芯片CP1的正面的焊盘PD5a、PD6a、PD7a通过接合线BW分别与半导体芯片CP2的正面的焊盘PD8电连接。另外，半导体芯片CP2的正面的焊盘PD5b、PD6b、PD7b通过接合线BW分别与半导体芯片CP1的正面的焊盘PD9电连接。
接合线BW为导电性的连接部件(连接用部件)，进一步特定为导电性的导线，例如由金(Au)线或铜(Cu)线等金属细线构成。接合线BW密封在密封树脂部MR内，不从密封树脂部MR露出。
此处，对于连接半导体芯片CP1的焊盘PD5a、PD6a、PD7a与半导体芯片CP2的焊盘PD8之间的接合线BW，以下标上标号BW8而称为接合线BW8。另外，对于连接半导体芯片CP2的焊盘PD5b、PD6b、PD7b与半导体芯片CP1的焊盘PD9之间的接合线BW，以下标上标号BW9而称为接合线BW9。
半导体芯片CP1与半导体芯片CP2之间通过接合线BW8、BW9连接，但是不通过除此以外的接合线BW(导电性的连接部件)连接。因此，半导体芯片CP1与半导体芯片CP2之间的电信号的传送，只有如下两个路径：从半导体芯片CP1的焊盘PD5a、PD6a、PD7a经由接合线BW8到达半导体芯片CP2的焊盘PD8的路径；以及从半导体芯片CP2的焊盘PD5b、PD6b、PD7b经由接合线BW9到达半导体芯片CP2的焊盘PD9的路径。
并且，半导体芯片CP1的焊盘PD5a、PD6a、PD7a与形成在半导体芯片CP1内的上述线圈CL5、CL6(二次线圈)连接，但是该线圈CL5、CL6不通过导体(内部布线)连接在形成于半导体芯片CP1内的电路，与半导体芯片CP1内的上述线圈CL7、CL8(一次线圈)磁耦合。因此，从形成于半导体芯片CP1内的电路(上述发送电路TX1等)，只有通过电磁感应经由半导体芯片CP1内的上述线圈CL7、CL8(一次线圈)和上述线圈CL5、CL6(二次线圈)传输的信号，从焊盘PD5a、PD6a、PD7a经由接合线BW8输入到半导体芯片CP2(上述接收电路RX1)。
另外，半导体芯片CP2的焊盘PD5b、PD6b、PD7b与形成在半导体芯片CP2内的上述线圈CL5、CL6(二次线圈)连接，但是该线圈CL5、CL6不通过导体(内部布线)连接在形成于半导体芯片CP2内的电路，与半导体芯片CP2内的上述线圈CL7、CL8(一次线圈)磁耦合。因此，只有从形成于半导体芯片CP2内的电路(上述发送电路TX2等)，通过电磁感应经由半导体芯片CP2内的上述线圈CL7、CL8(一次线圈)和上述线圈CL5、CL6(二次线圈)传输的信号，从焊盘PD5b、PD6b、PD7b经由接合线BW9输入到半导体芯片CP1(上述接收电路RX2)。
半导体芯片CP1与半导体芯片CP2的电压电平(基准电位)不同。例如，驱动电路DR对电机等负载LOD进行驱动，但是具体地讲，对电机等负载LOD的开关(开关元件)进行驱动或控制，进行开关的切换。因此，当该驱动对象的开关接通时，存在半导体芯片CP2的基准电位(电压电平)上升到与驱动对象的开关的电源电压(工作电压)大致一致的电压的情况，该电源电压为非常高的电压(例如几百V～几千V左右)。因此，在半导体芯片CP1和半导体芯片CP2中的电压电平(基准电位)上产生大的差。即，在驱动对象的开关接通时，在半导体芯片CP2中供给有比供给到半导体芯片CP1的电源电压(例如几V～几十V左右)高的电压(例如几百V～几千V左右)。
但是，如上所述，在半导体芯片CP1与半导体芯片CP2之间电传递的仅是通过电磁感应经由半导体芯片CP1内的一次线圈(CL7、CL8)和二次线圈(CL5、CL6)传输的信号、或者通过电磁感应经由半导体芯片CP2内的一次线圈(CL7、CL8)和二次线圈(CL5、CL6)传输的信号。因此，即使半导体芯片CP1的电压电平(基准电位)与半导体芯片CP2的电压电平(基准电位)不同，也能够可靠地防止半导体芯片CP2的电压电平(基准电位)输入到半导体芯片CP1、或者半导体芯片CP1的电压电平(基准电位)输入到半导体芯片CP2。即，即使驱动对象的开关接通而半导体芯片CP2的基准电位(电压电平)上升到与驱动对象的开关的电源电压(例如几百V～几千V左右)大致一致的电压，也能够可靠地防止该半导体芯片CP2的基准电位输入到半导体芯片CP1。因此，能够在电压电平(基准电位)不同的半导体芯片CP1、CP2之间可靠地进行电信号的传输。另外，能够提高半导体芯片CP1与半导体芯片CP2的可靠性。另外，能够使半导体封装PKG的可靠性提高。另外，能够提高使用了半导体封装PKG的电子装置的可靠性。
另外，利用磁耦合的线圈进行半导体芯片间的信号的传输，从而能够实现半导体封装PKG的小型化且提高可靠性。
此处，对搭载有半导体封装PKG的产品用途例进行说明。例如，存在汽车、洗衣机等家电设备的电机控制部、开关电源、照明控制器、太阳光发电控制器、便携电话或移动通信设备等。
例如，作为汽车用途，半导体芯片CP1为供给低电压的电源电压的低压芯片，此时的供给电源电压例如为5V左右。另一方面，驱动电路DR的驱动对象的开关的电源电压为例如600V～1000V或其以上的高电压，在开关接通时，该高电压能够供给到半导体芯片CP2。
另外，此处，作为半导体封装PKG的封装方式，虽然以SOP(SmallOutline Package，小尺寸封装)的情况为例进行了说明，但是对SOP以外也能够应用。
(实施方式2)
在本实施方式2中，关于半导体芯片(CP1、CP2)中的二次线圈(与上述线圈CL5、CL6对应的线圈)及与此连接的焊盘(与上述焊盘PD5、PD6、PD7对应的焊盘)的各种布局例(配置例)，参照附图进行说明。本实施方式2也可以认为是上述实施方式1的变形例。
图21～图31为本实施方式2的半导体芯片(半导体装置)的主要部分俯视图，与上述实施方式1的上述图5对应。
另外，在本实施方式2中，关于图21～图31的各个情况，对于与上述图5～图10的实施方式1的情况相同的部分，省略其重复的说明，以与上述图5～图10的实施方式1的情况不同的部分为中心进行说明。
另外，在本实施方式2中，对二次线圈和与此连接的焊盘的布局进行说明，省略一次线圈(与上述线圈CL7、CL8对应的线圈)的图示和说明，但是实际上，在图21～图31所示的各线圈(二次线圈)的正下方上分别配置有与该线圈(二次线圈)磁耦合的线圈(一次线圈)。一次线圈配置在二次线圈的正下方，因此如果确定二次线圈的布局，则一次线圈的布局也必然确定，因此此处对二次线圈的布局进行说明，而省略一次线圈的布局的说明。另外，在本实施方式2中，作为半导体芯片CP1中的线圈和焊盘的布局进行说明，但是在本实施方式2中说明的布局能够在半导体芯片CP1、CP2中的一方或双方应用。
首先，对具有与上述实施方式1的上述图5中的二次线圈(线圈CL5、CL6)和与此连接的焊盘(焊盘PD5、PD6、PD7)的布局相同的布局的图21的布局进行说明。另外，在图21～图31中，在各焊盘上描绘的虚线，示出露出焊盘的上述开口部OP的位置。
在图21的情况下，在半导体芯片CP1中，作为二次线圈的线圈CL5、CL6以沿着半导体芯片CP1的边SH1的方式配置。边SH1为构成矩形的半导体芯片CP1的外周的四边中的一边。此处，将与边SH1平行的方向(即，沿着边SH1的方向)作为X方向，将与边SH1垂直的方向作为Y方向。X方向与Y方向为彼此垂直的方向。
在图21的情况下，在半导体芯片CP1中，线圈CL5和线圈CL6在半导体芯片CP1的边SH1的附近沿着该边SH1而配置。因此，线圈CL5和线圈CL6在X方向上排列。如上所述，焊盘PD5配置在线圈CL5的内侧(漩涡的内侧)而与线圈CL5的一端连接，焊盘PD6配置在线圈CL6的内侧(漩涡的内侧)而与线圈CL6的一端连接。线圈CL5和线圈CL6在X方向上排列，因此焊盘PD5和焊盘PD6也在X方向上排列。焊盘PD7配置在从在X方向上排列的线圈CL5与线圈CL6之间的位置向Y方向仅偏离了规定距离的位置(在从边SH1分开的方向上偏离的位置)。焊盘PD7与线圈CL5、CL6通过引出布线HW1连接。该引出布线HW1从线圈CL5与线圈CL6之间延伸到焊盘PD7。此时，如果焊盘PD7从线圈CL5与线圈CL6之间的位置向Y方向偏离焊盘PD7与线圈CL5、CL6不完全重叠的距离，则能够缩小对线圈CL5、CL6和焊盘PD5、PD6、PD7进行布局所需的面积。
在图21的情况下，焊盘PD5和焊盘PD6在X方向上排列，焊盘PD7配置在从焊盘PD5与焊盘PD6之间的位置向Y方向偏离了规定距离的位置(向从边SH1分开的方向偏离的位置)。即，焊盘PD5与边SH1之间的距离(Y方向的距离)和焊盘PD6与边SH1支架的距离(Y方向的距离)大致相同。另一方面，焊盘PD7与边SH1之间的距离(Y方向的距离)比焊盘PD5与边SH1之间的距离(Y方向的距离)、焊盘PD6与边SH1之间的距离(Y方向的距离)大，其差为焊盘PD5、PD6的一边的尺寸以上。
在图21的布局中能够缩小对线圈CL5、CL6和焊盘PD5、PD6、PD7进行布局所需的区域的X方向的尺寸，例如，能够成为与线圈CL5的X方向的尺寸和线圈CL6的X方向的尺寸的总和相同程度。因此，对于半导体芯片CP1整体的设计，对想要缩小对线圈CL5、CL6和焊盘PD5、PD6、PD7进行布局所需的区域的X方向的尺寸的情况有利。
另外，在图21的布局中，当在焊盘PD5、PD6、PD7分别连接接合线(BW)那样的连接用部件时，在连接于焊盘PD5的接合线与连接于焊盘PD6的接合线之间，配置与焊盘PD7连接的接合线。该焊盘PD7从排列焊盘PD5、PD6的位置向Y方向偏离，因此容易防止连接于焊盘PD5的接合线、连接于焊盘PD7的接合线、连接于焊盘PD6的接合线彼此接触。
接着，对图22的布局进行说明。
图22的情况与上述线圈CL5、CL6和焊盘PD5、PD6、PD7相当，存在线圈CL5c、CL6c和焊盘PD5c、PD6c、PD7c组、线圈CL5d、CL6d和焊盘PD5d、PD6d、PD7d的组共2组。其中，线圈CL5c、CL5d分别相当于上述线圈CL5，线圈CL6c、CL6d分别与上述线圈CL6相当。另外，焊盘PD5c、PD5d分别相当于上述焊盘PD5，焊盘PD6c、PD6d分别相当于上述焊盘PD6，焊盘PD7c、PD7d分别相当于上述焊盘PD7。
即，在图22的情况下，针对其他半导体芯片(CP2)的发送路径存在2通道。2通道中的一个为通过线圈CL5c、CL6c的正下方的一次线圈(虽然此处未图示，但是相当于上述线圈CL7、CL8)和作为二次线圈的线圈CL5c、CL6c，从半导体芯片CP1内的发送电路向其他半导体芯片(CP2)内的接收电路发送信号的路径。2通道中的另一个为通过线圈CL5d、CL6d的正下方的一次线圈(虽然此处未图示，但是相当于上述线圈CL7、CL8)和作为二次线圈的线圈CL5d、CL6d，从半导体芯片CP1内的发送电路向其他半导体芯片(CP2)内的接收电路发送信号的路径。
因此，在半导体芯片CP1中，线圈CL5c、CL6c和焊盘PD5c、PD6c、PD7c的组与线圈CL5d、CL6d和焊盘PD5d、PD6d、PD7d的组为彼此独立地设置。
以下具体说明图22的布局。
在图22的情况下，在半导体芯片CP1中，线圈CL5c和线圈CL6c在半导体芯片CP1的边SH1的附近沿着该边SH1而配置。因此，线圈CL5c和线圈CL6c在X方向上排列。焊盘PD5c配置在线圈CL5c的内侧(漩涡的内侧)而与线圈CL5c的一端连接，焊盘PD6c配置在线圈CL6c的内侧(漩涡的内侧)而与线圈CL6c的一端连接。线圈CL5c和线圈CL6c在X方向上排列，因此焊盘PD5c和焊盘PD6c也在X方向上排列。焊盘PD7c配置在从在X方向上排列的线圈CL5c与线圈CL6c之间的位置向Y方向偏离了规定距离的位置(向从边SH1分开的方向偏离的位置)。焊盘PD7c和线圈CL5c、CL6c通过与上述引出布线HW1对应的引出布线HW1c连接。该引出布线HW1c从线圈CL5c与线圈CL6c之间延伸到焊盘PD7c。
另外，当关注线圈CL5d、CL6d和焊盘PD5d、PD6d、PD7d的组时，线圈CL5d和线圈CL6d在X方向上排列。焊盘PD5d配置在线圈CL5d的内侧(漩涡的内侧)而与线圈CL5d的一端连接，焊盘PD6d配置在线圈CL6d的内侧(漩涡的内侧)而与线圈CL6d的一端连接。线圈CL5d和线圈CL6d在X方向上排列，因此焊盘PD5d和焊盘PD6d也在X方向上排列。焊盘PD7d配置在从在X方向上排列的线圈CL5d与线圈CL6d之间的位置向Y方向偏离了规定距离的位置(向靠近边SH1的方向偏离的位置)。焊盘PD7d与线圈CL5d、CL6d通过与上述引出布线HW1对应的引出布线HW1d连接。该引出布线HW1d从线圈CL5d与线圈CL6d之间延伸到焊盘PD7d。
并且，焊盘PD5c、焊盘PD6c以及焊盘PD7d在X方向上排列，焊盘PD7c、焊盘PD5d以及焊盘PD6d在X方向上排列。即，在X方向上排列的线圈CL5c和线圈CL6c的延长位置(X方向的延长位置)上配置有焊盘PD7d，在X方向上排列的线圈CL6d和线圈CL5d的延长位置(X方向的延长位置)上配置有焊盘PD7c。另外，线圈CL6c的一部分和线圈CL5d的一部分在Y方向上相对。
因此，焊盘PD5c与边SH1之间的距离(Y方向的距离)、焊盘PD6c与边SH1之间的距离(Y方向的距离)、焊盘PD7d与边SH1之间的距离(Y方向的距离)大致相同。另外，焊盘PD6d与边SH1之间的距离(Y方向的距离)、焊盘PD5d与边SH1支架的距离(Y方向的距离)、焊盘PD7c与边SH1之间的距离(Y方向的距离)大致相同。但是，焊盘PD5d、PD6d、PD7c与边SH1之间的距离(Y方向的距离)比焊盘PD5c、PD6c、PD7d与边SH1之间的距离(Y方向的距离)大，其差为焊盘PD5c、PD6c、PD7d的一边的尺寸以上。此时，如果焊盘PD5c、6c、7d的列和焊盘PD7c、PD5d、PD6d的列向Y方向偏离线圈CL5c、CL6c与线圈CL5d、CL6d不会正好重叠的距离，则能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD7c、PD5d、PD6d、PD7d进行布局所需的面积。另外，能够使在X方向上排列的焊盘PD5c、PD6c、PD7d的间距(间隔)与在X方向上排列的焊盘PD7c、PD5d、PD6d的间距(间隔)大致成为相同程度。
在半导体芯片CP1上形成多组上述线圈CL5、CL6和焊盘PD5、PD6、PD7的组时，应用图22的布局，从而能够缩小对这些线圈和焊盘进行布局所需的区域的X方向的尺寸。因此，对于半导体芯片CP1整体的设计，有利于想要缩小对与线圈CL5、CL6和焊盘PD5、PD6、PD7相当的区域进行布局所需的区域的X方向的尺寸的情况。
另外，在图22的布局中，当在焊盘PD5c、PD6c、PD7c、PD5d、PD6d、PD7d上分别连接如接合线(BW)那样的连接用部件时，在连接于焊盘PD5c的接合线与连接于焊盘PD6c的接合线之间，配置有连接于焊盘PD7c的接合线。另外，在连接于焊盘PD7c的接合线与连接于焊盘PD5d的接合线之间，配置有连接于焊盘PD6c的接合线。在连接于焊盘PD6c的接合线与连接于焊盘PD7d的接合线之间，配置有连接于焊盘PD5d的接合线。在连接于焊盘PD5d的接合线与连接于焊盘PD6d的接合线之间，配置有连接于焊盘PD7d的接合线。即，连接于焊盘PD5c的接合线、连接于焊盘PD7c的接合线、连接于焊盘PD6c的接合线、连接于焊盘PD5d的接合线、连接于焊盘PD7d的接合线、连接于焊盘PD6d的接合线，以该顺序排列。
当无视向Y方向的偏离时，焊盘PD5c、焊盘PD7c、焊盘PD6c、焊盘PD5d、焊盘PD7d以及焊盘PD6d，以该顺序在Y方向上排列，但是实际上这些焊盘PD5c、PD7c、PD6c、PD5d、PD7d、PD6d以2列交替地排列。即，焊盘PD5c、PD6c、PD7d排列成一列，从焊盘PD5c、PD6c、PD7d的列向Y方向偏离，焊盘PD7c、PD5d、PD6d排列成一列。即，焊盘PD5c、焊盘PD7c、焊盘PD6c、焊盘PD5d、焊盘PD7d以及焊盘PD6d以所谓的Z字形排列来排列。因此，容易防止连接于焊盘PD5c的接合线、连接于焊盘PD7c的接合线、连接于焊盘PD6c的接合线、连接于焊盘PD5d的接合线、连接于焊盘PD7d的接合线、连接于焊盘PD6d的接合线彼此接触。
接着，对图23的布局进行说明。
在图23的情况下，线圈CL5和线圈CL6在X方向与Y方向之间的倾斜方向上排列。并且，配置在线圈CL5的内侧(漩涡的内侧)的焊盘PD5与焊盘PD7在X方向上排列，配置在线圈CL6的内侧(漩涡的内侧)的焊盘PD6与焊盘PD7在Y方向上排列。焊盘PD7与线圈CL5、CL6通过引出布线HW1连接，该引出布线HW1从线圈CL5与线圈CL6之间延伸到焊盘PD7。
这种图23的布局最好应用于在半导体芯片CP1的主面中在半导体芯片CP1的角部附近配置线圈CL5、CL6和焊盘PD5、PD6、PD7的情况。即，当在由半导体芯片CP1的边SH1和边SH2形成的半导体芯片CP1的角部SC1的附近配置线圈CL5、CL6和焊盘PD5、PD6、PD7时，在角部SC1的附近配置焊盘PD7，沿着边SH1排列焊盘PD5和焊盘PD7，沿着边SH2排列焊盘PD6和焊盘PD7。此时，在沿着边SH1排列的焊盘PD5和焊盘PD7中，使焊盘PD7的一方靠近角部SC1，在沿着边SH2排列的焊盘PD6和焊盘PD7中，使焊盘PD7的一方靠近角部SC1。
由此，能够在半导体芯片CP1的角部SC1的附近有效地配置线圈CL5、CL6和焊盘PD5、PD6、PD7。此处，边SH1、SH2为构成矩形的半导体芯片CP1的外周的四边中的两边，边SH1与边SH2交叉而形成角部SC1。边SH1与X方向大致平行，边SH2与Y方向大致平行。
接着，对图24的布局进行说明。
在图24的情况下，在半导体芯片CP1中，线圈CL5和线圈CL6在半导体芯片CP1的边SH1的附近沿着该边SH1而配置。因此，线圈CL5和线圈CL6在X方向上排列。焊盘PD5配置在线圈CL5的内侧(漩涡的内侧)而与线圈CL5的一端连接，焊盘PD6配置在线圈CL6的内侧(漩涡的内侧)而与线圈CL6的一端连接。线圈CL5和线圈CL6在X方向上排列，因此焊盘PD5和焊盘PD6也在X方向上排列。
并且，焊盘PD5、焊盘PD6以及焊盘PD7在X方向上排列。即，在X方向上排列的线圈CL5和线圈CL6的延长位置(X方向的延长位置)上，配置有焊盘PD7。在图24中，在相对于线圈CL6在X方向上相邻的位置上配置有焊盘PD7，但是作为其他方式，也能够在相对于线圈CL5在X方向上相邻的位置上配置焊盘PD7。焊盘PD7与线圈CL5、CL6通过引出布线HW1连接。该引出布线HW1从线圈CL5与线圈CL6之间延伸到焊盘PD7。
在图24的布局中，当在焊盘PD5、PD6、PD7上分别连接如接合线(BW)那样的连接用部件时，连接于焊盘PD5的接合线、连接于焊盘PD6的接合线以及连接于焊盘PD7的接合线，以该顺序在X方向上排列。
还存在如下的情况：连接一端连接在半导体芯片CP1的焊盘PD5、PD6、PD7的多个接合线的另一端的其他半导体芯片(CP2)的电路结构上，不希望在焊盘PD5与焊盘PD6之间配置焊盘PD7。例如，当在焊盘PD5与焊盘PD6之间配置焊盘PD7时，还存在很难用接合线等连接用部件将半导体芯片CP1的这些焊盘PD5、PD6、PD7与其他半导体芯片(CP2)的焊盘连接的情况。在这种情况下，如图24所示，在焊盘PD5与焊盘PD6之间不配置焊盘PD7，从而容易用接合线等连接用部件连接半导体芯片CP1的焊盘PD5、PD6、PD7与其他半导体芯片(CP2)的焊盘。另外，焊盘PD5、PD6、PD7排列成一列，从而容易将接合线连接到焊盘PD5、PD6、PD7。
接着，对图25的布局进行说明。
在图25的情况下，线圈CL5和线圈CL6在X方向上排列。焊盘PD5配置在线圈CL5的内侧(漩涡的内侧)而与线圈CL5的一端连接，焊盘PD6配置在线圈CL6的内侧(漩涡的内侧)而与线圈CL6的一端连接。线圈CL5和线圈CL6在X方向上排列，因此焊盘PD5和焊盘PD6也在X方向上排列。并且，焊盘PD7配置在相对于线圈CL6在Y方向上相邻的位置。因此，焊盘PD7与焊盘PD6在Y方向上排列。即，在上述图21的情况下，在从在X方向上排列的焊盘PD5与焊盘PD6之间的中央向Y方向偏离的位置上配置了焊盘PD7，但是在图25的情况下，在从焊盘PD6的位置向Y方向偏离的位置(焊盘PD7偏离到不与线圈CL6重叠的位置)上配置有焊盘PD7。焊盘PD7与线圈CL5、CL6通过引出布线HW1连接，该引出布线HW1从线圈CL5与线圈CL6之间延伸到焊盘PD7。
这样的图25的布局最好应用于在半导体芯片CP1的主面中，在半导体芯片CP1的角部附近配置线圈CL5、CL6和焊盘PD5、PD6、PD7的情况。即，当在由半导体芯片CP1的边SH1和边SH2形成的半导体芯片CP1的角部SC1的附近配置线圈CL5、CL6和焊盘PD5、PD6、PD7时，在角部SC1的附近配置线圈CL6，在其线圈CL6的内侧配置焊盘PD6。并且，线圈CL5以与线圈CL6在X方向上相邻的方式配置，在其线圈CL5的内侧配置焊盘PD5，焊盘PD7以与线圈CL6在Y方向上相邻的方式配置。由此，沿着边SH1排列有焊盘PD6和焊盘PD5，沿着边SH2排列有焊盘PD6和焊盘PD7，但是此时，在沿着边SH1排列的焊盘PD6和焊盘PD5中，焊盘PD6的一方靠近角部SC1，在沿着边SH2排列的焊盘PD6和焊盘PD7中，焊盘PD6的一方靠近角部SC1。
由此，能够在半导体芯片CP1的角部SC1的附近有效地配置线圈CL5、CL6和焊盘PD5、PD6、PD7。
另外，在图25中，还能够替换线圈CL5和焊盘PD5的位置和焊盘PD7的位置。
接着，对图26的布局进行说明。
在图26的情况下也与上述图22的情况同样，与上述线圈CL5、CL6和焊盘PD5、PD6、PD7相当的存在2组，但是上述图22的焊盘PD7c与焊盘PD7d被共同化而成为一个焊盘PD7e。
在图26的情况下，在半导体芯片CP1中，线圈CL5c和线圈CL6c在半导体芯片CP1的边SH1的附近沿着该边SH1而配置。焊盘PD5c配置在线圈CL5c的内侧(漩涡的内侧)而与线圈CL5c的一端连接，焊盘PD6c配置在线圈CL6c的内侧(漩涡的内侧)而与线圈CL6c的一端连接。线圈CL5c和线圈CL6c在X方向上排列，因此焊盘PD5c和焊盘PD6c也在X方向上排列。
另外，在图26的情况下，在半导体芯片CP1中，线圈CL5d和线圈CL6d在半导体芯片CP1的边SH1的附近沿着该边SH1而配置。焊盘PD5d配置在线圈CL5d的内侧(漩涡的内侧)而与线圈CL5d的一端连接，焊盘PD6d配置在线圈CL6d的内侧(漩涡的内侧)而与线圈CL6d的一端连接。线圈CL5d和线圈CL6d在X方向上排列，因此焊盘PD5d和焊盘PD6d也在X方向上排列。
并且，线圈CL5c、线圈CL6c、线圈CL5d以及线圈CL6d在X方向上排列，在线圈CL6c与线圈CL5d之间配置有焊盘PD7e。因此，焊盘PD5c、焊盘PD6c、焊盘PD7e、焊盘PD5d以及焊盘PD6d在X方向上排列。还能够使在X方向上排列的焊盘PD5c、PD6c、PD7e、PD5d、PD6d的间距(间隔)大致成为相同程度。
焊盘PD7e通过与上述引出布线HW1对应的引出布线HW1e与线圈CL5c、CL6c(的各自的外侧的端部)连接，并且，与线圈CL5d、CL6d(的各自的外侧的端部)连接。该引出布线HW1e从线圈CL5c与线圈CL6c之间延伸到焊盘PD7e，从线圈CL5d与线圈CL6d之间延伸到焊盘PD7e。
在图26的情况下，使电连接在线圈CL5c与线圈CL6c之间的焊盘、电连接在线圈CL5d与线圈CL6d之间的焊盘成为共同的焊盘PD7e，从而如上述图22的情况那样，与分别设置焊盘PD7c和焊盘PD7d的情况相比，能够减少一个焊盘的数量。由此，能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD7e、PD5d、PD6d进行布局所需的面积。另外，将焊盘PD5c、PD6c、PD7e、PD5d、PD6d排列成一列，从而容易将接合线等连接用部件连接在这些焊盘PD5c、PD6c、PD7e、PD5d、PD6d上。
另外，将焊盘PD7e配置在线圈CL6c与线圈CL5d之间，从而能够使从线圈CL5c与线圈CL6c之间延伸到焊盘PD7e的部分的引出布线HW1e的延伸距离、从线圈CL5d与线圈CL6d之间延伸到焊盘PD7e的部分的引出布线HW1e的延伸距离大致相同。因此，容易使将焊盘PD7e电连接在线圈CL5c与线圈CL6c之间为止的引出布线HW1e的电阻成分、与将焊盘PD7e电连接在线圈CL5d与线圈CL6d之间为止的引出布线HW1e的电阻成分大致成为相同程度，因此两个通道的平衡得到改善。
接着，对图27的布局进行说明。
图27的布局为图26的布局的变形例。
在图27的情况下，在半导体芯片CP1中，线圈CL5c、线圈CL6c、线圈CL5d以及线圈CL6d以该顺序在半导体芯片CP1的边SH1的附近沿着该边SH1配置。焊盘PD5c配置在线圈CL5c的内侧而与线圈CL5c的一端连接，焊盘PD6c配置在线圈CL6c的内侧而与线圈CL6c的一端连接，焊盘PD5d配置在线圈CL5d的内侧而与线圈CL5d的一端连接，焊盘PD6d配置在线圈CL6d的内侧而与线圈CL6d的一端连接。线圈CL5c、线圈CL6c、线圈CL5d以及线圈CL6d在X方向上排列，因此焊盘PD5c、焊盘PD6c、焊盘PD5d以及焊盘PD6d也在X方向上排列。
在上述图26的情况下，将焊盘PD7e配置在线圈CL6c与线圈CL5d之间，但是在图27的情况下，不将焊盘PD7e配置在线圈CL6c与线圈CL5d之间。即，在图27的情况下，在X方向上排列的线圈CL5c、线圈CL6c、线圈CL5d以及线圈CL6d的延长位置(X方向的延长位置)上，以相对于线圈CL6d在X方向上相邻的方式，配置有焊盘PD7e。另外，作为其他方式，还能够将焊盘PD7e配置在不是相对于线圈CL6d而是相对于线圈CL5c在X方向上相邻的位置。
在图27的情况下，相应于不在线圈CL6c与线圈CL5d之间配置焊盘PD7e，与上述图26的情况相比，线圈CL6c与线圈CL5d彼此靠近。在图27的情况下，焊盘PD5c、焊盘PD6c、焊盘PD5d、焊盘PD6d以及焊盘PD7e在X方向上排列，焊盘PD7e配置在该排列的端上。还能够使在X方向上排列的焊盘PD5c、PD6c、PD5d、PD6d、PD7e的间距(间隔)大致成为相同程度。
焊盘PD7e通过与上述引出布线HW1对应的引出布线HW1e，与线圈CL5c、CL6c(的各自的外侧的端部)连接，并且，与线圈CL5d、CL6d(的各自的外侧的端部)连接。该引出布线HW1e从线圈CL5c与线圈CL6c之间延伸到焊盘PD7e，从线圈CL5d与线圈CL6d之间延伸到焊盘PD7e。
在图27的情况下，使电连接在线圈CL5c与线圈CL6c之间的焊盘、电连接在线圈CL5d与线圈CL6d之间的焊盘成为共通的焊盘PD7e，从而与如上述图22的情况那样分别设置焊盘PD7c和焊盘PD7d的情况相比，能够减少一个焊盘的数量。由此，能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD7e、PD5d、PD6d进行布局所需的面积。另外，焊盘PD5c、PD6c、PD5d、PD6d、PD7e排列成一列，从而容易将接合线等连接用部件连接到这些焊盘PD5c、PD6c、PD5d、PD6d、PD7e。
另外，当存在不希望将焊盘PD7e配置在焊盘PD5c、PD6c、PD5d、PD6d之间的要求(设计上要求等)时，如图27所示，在X方向上排列的焊盘PD5c、PD6c、PD5d、PD6d的延长位置上配置焊盘PD7e，从而能够应对。
接着，对图28的布局进行说明。
图28的布局为图26的布局和图27的布局的变形例。
在图28的情况下，在半导体芯片CP1中，线圈CL5c、线圈CL6c、线圈CL5d以及线圈CL6d以该顺序，在半导体芯片CP1的边SH1的附近沿着该边SH1而配置。焊盘PD5c配置在线圈CL5c的内侧而与线圈CL5c的一端连接，焊盘PD6c配置在线圈CL6c的内侧而与线圈CL6c的一端连接，焊盘PD5d配置在线圈CL5d的内侧而与线圈CL5d的一端连接，焊盘PD6d配置在线圈CL6d的内侧而与线圈CL6d的一端连接。线圈CL5c、线圈CL6c、线圈CL5d以及线圈CL6d在X方向上排列，因此焊盘PD5c、焊盘PD6c、焊盘PD5d以及焊盘PD6d也在X方向上排列。
在上述图26的情况下，将焊盘PD7e配置在线圈CL6c与线圈CL5d之间，但是在图28的情况下，不将焊盘PD7e配置在线圈CL6d与线圈CL5d之间。即，在图28的情况下，在从在X方向上排列的线圈CL6c与线圈CL5d之间的位置向Y方向偏离了规定距离的位置(向从边SH1分开的方向偏离的位置)，配置有焊盘PD7e。
与上述图27的情况同样，在图28的情况下，也相应于不在线圈CL6c与线圈CL5d之间配置焊盘PD7e，与上述图26的情况相比，线圈CL6c与线圈CL5d彼此靠近。还能够使在X方向上排列的焊盘PD5c、PD6c、PD5d、PD6d的间距(间隔)大致成为相同程度。
焊盘PD7e通过与上述引出布线HW1对应的引出布线HW1e与线圈CL5c、CL6c(的各自的外侧的端部)连接，并且，与线圈CL5d、CL6d(的各自的外侧的端部)连接。该引出布线HW1e从线圈CL5c与线圈CL6c之间延伸到焊盘PD7e，从线圈CL5d与线圈CL6d之间延伸到焊盘PD7e。
在图28的情况下，焊盘PD5c、焊盘PD6c、焊盘PD5d以及焊盘PD6d在X方向上排列，焊盘PD7e配置在从焊盘PD6c与焊盘PD5d之间的位置向Y方向偏离了规定距离的位置(向从边SH1分开的方向偏离的位置)。即，焊盘PD5c与边SH1之间的距离(Y方向的距离)、焊盘PD6c与边SH1之间的距离(Y方向的距离)、焊盘PD5d与边SH1之间的距离(Y方向的距离)、焊盘PD6d与边SH1之间的距离(Y方向的距离)大致相同。另一方面，焊盘PD7e与边SH1之间的距离(Y方向的距离)，比焊盘PD5c、PD6c、PD5d、PD6d与边SH1之间的距离(Y方向的距离)大，其差为焊盘PD5c、PD6c、PD5d、PD6d的一边的尺寸以上。
在图28的情况下，能够使电连接在线圈CL5c与线圈CL6c之间的焊盘、电连接在线圈CL5d与线圈CL6d之间的焊盘成为共通的焊盘PD7c，与如上述图22的情况那样分别设置焊盘PD7c和焊盘PD7d的情况相比，能够减少一个焊盘的数量。由此，能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD7e、PD5d、PD6d进行布局所需的面积。
另外，在图28的布局中，能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD5d、PD6d、PD7e进行布局所需的区域的X方向的尺寸，例如，能够成为与线圈CL5c、CL6c、CL5d、CL6d的各自的X方向的尺寸的总和相同程度。因此，对于半导体芯片CP1整体的设计，有利于想要缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD5d、PD6d、PD7e进行布局所需的区域的X方向的尺寸的情况。
另外，在图28的布局中，当在焊盘PD5c、PD6c、PD5d、PD6d、PD7e上分别连接如接合线那样的连接用部件时，在连接于焊盘PD6c的接合线与连接于焊盘PD5d的接合线之间，配置有连接于焊盘PD7e的接合线。该焊盘PD7e从排列有焊盘PD6c、PD5d的位置向Y方向偏离，因此容易防止连接于焊盘PD6c的接合线、连接于焊盘PD7e的接合线、连接于焊盘PD5d的接合线彼此接触。
另外，将焊盘PD7e配置在从线圈CL6c与线圈CL5d之间向Y方向偏离的位置，从而能够使从线圈CL5c与线圈CL6c之间延伸到焊盘PD7e的部分的引出布线HW1e的延伸距离、从线圈CL5d与线圈CL6d之间延伸到焊盘PD7e的部分的引出布线HW1e的延伸距离大致相同。因此，容易使将焊盘PD7e电连接到线圈CL5c与线圈CL6c之间为止的引出布线HW1e的电阻成分、将焊盘PD7e电连接到线圈CL5d与线圈CL6d之间为止的引出布线HW1e的电阻成分大致成为相同程度，因此两个通道的平衡得到改善。
接着，对图29的布局进行说明。
图29的布局为图28的布局的变形例。
图29的布局与上述图28的布局的主要不同点在于，焊盘PD7e的配置位置，此处省略关于焊盘PD7e以外的说明。
在上述图28的情况下，在X方向上排列的4个线圈CL5c、CL6c、CL5d、CL6d中，在从作为中央侧的两个线圈的线圈CL6c与线圈CL5d之间的位置向Y方向上偏离的位置配置了焊盘PD7e。因此，在上述图28的布局的情况下，当无视向Y方向的偏离时，在线圈CL5c、CL6c、CL5d、CL6d排列的大致中央配置焊盘PD7e(实质上焊盘PD7e从线圈CL5c、CL6c、CL5d、CL6d的排列向Y方向偏离)。
另一方面，在图29的布局的情况下，在从在X方向上排列的4个线圈CL5c、CL6c、CL5d、CL6d向Y方向上偏离的位置配置焊盘PD7e的点与上述图28的布局相同，但焊盘PD7e的X方向的位置与上述图28的布局不同。即，当无视向Y方向的偏离时，在上述图28的布局的情况下，焊盘PD7e位于线圈CL5c、CL6c、CL5d、CL6d排列的大致中央，但是在图29的情况下，焊盘PD7e从线圈CL5c、CL6c、CL5d、CL6d排列的中央偏离。例如，能够在从焊盘PD5c、PD6c、PD5d、PD6d的任意一个位置向Y方向偏离的位置、从线圈CL5c与线圈CL6c之间的位置向Y方向偏离的位置、或者从线圈CL5d与线圈CL6d之间的位置向Y方向偏离的位置等配置焊盘PD7e。
在图29的情况下，能够使电连接在线圈CL5c与线圈CL6c之间的焊盘、电连接在线圈CL5d与线圈CL6d之间的焊盘成为共同的焊盘PD7e，从而与如上述图22的情况那样分别设置焊盘PD7c和焊盘PD7d的情况相比，能够减少一个焊盘的数量。由此，能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD7e、PD5d、PD6d进行布局缩小的面积。
另外，在图29的布局中，能够缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD5d、PD6d、PD7e进行布局所需的区域的X方向的尺寸，例如，能够成为与线圈CL5c、CL6c、CL5d、CL6d的各自的X方向的尺寸的总和相同的程度。因此，对于半导体芯片CP1整体的设计，有利于想要缩小对线圈CL5c、CL6c、CL5d、CL6d和焊盘PD5c、PD6c、PD5d、PD6d、PD7e进行布局所需的区域的X方向的尺寸的情况。
接着，对图30的布局进行说明。
目前为止说明的线圈CL5、CL5c、CL5d、CL6、CL6c、CL6d、CL7、CL8，示出了通过以八角形旋绕的线圈布线形成的情况，但是作为其他方式，这些线圈CL5、CL5c、CL5d、CL6、CL6c、CL6d、CL7、CL8(构成的线圈布线)的形状也能够成为八角形以外。将其一例示出在图30，将另一例示出在图31。
图30示意地示出在上述图14(第1变形例)中使线圈CL5、CL6(线圈布线CW5、CW6)的形状(旋绕形状)成为八角形以外的情况。如图30中所示，线圈CL5(线圈布线CW5)和线圈CL6(线圈布线CW6)只要能够保持对称性，则能够使用圆形、四边形、八角形、或除此以外的形状等。
图31示意地示出在上述图5中使线圈CL5、CL6(线圈布线CW5、CW6)的形状成为八角形以外的情况。如图31所示，线圈CL5(线圈布线CW5)和线圈CL6(线圈布线CW6)只要能够保持对称性，则能够使用圆形、四边形、八角形、或除此以外的形状等。
另外，优选串联连接的线圈CL5和线圈CL6的自电感彼此相同。因此，优选在俯视时，线圈CL5(线圈布线CW5)与线圈CL6(线圈布线CW6)为点对称(相对于线圈CL5与线圈CL6之间的中央的点为点对称)的图案(形状)。另外，优选串联连接的线圈CL7和线圈CL8的自电感彼此相同。因此，优选在俯视时，线圈CL7(线圈布线CW7)和线圈CL8(线圈布线CW8)为点对称(相对于线圈CL7与线圈CL8之间的中央的点为点对称)的图案(形状)。另外，线圈CL5的正下方的上述线圈CL7(线圈布线CW7)优选为与线圈CL5(线圈布线CW5)相同的图案，线圈CL6的正下方的上述线圈CL8(线圈布线CW8)优选为与线圈CL6(线圈布线CW6)相同的图案。另外，焊盘PD7优选电连接在串联连接的线圈CL5与线圈CL6之间的中央。
(实施方式3)
在本实施方式3中，对形成了使用如上所述的电磁感应的信号传输用的线圈(与CL5、CL6、CL7、CL8相当的线圈)的半导体芯片中的内部布线进行了研究。
如在上述实施方式1中说明，上述图5～图9的线圈CL5、CL6与线圈CL7、CL8分别磁耦合，当在一次侧线圈CL7、CL8中流过电流时，利用根据该电流变化在二次侧线圈CL5、CL6上产生感应电动势而流过感应电流，能够通过线圈CL5、CL6、CL7、CL8传输信号。即，利用电磁感应，从而能够通过线圈CL5、CL6、CL7、CL8传输信号。因此，考虑到线圈产生磁通量(磁场)，优选对半导体芯片的内部布线进行设计。
关于内置有线圈CL5、CL6、CL7、CL8的半导体芯片，在对半导体芯片CP1的内部布线(相当于上述布线M1～M5的布线)的布局进行设计时，在特性上希望不在俯视时与线圈CL5、CL6、CL7、CL8重叠的位置配置内部布线。这是因为，当在一次侧线圈CL7、CL8中流过电流，或者在二次侧线圈CL5、CL6中流过感应电流时，以贯穿线圈CL5、CL6、CL7、CL8的方式产生磁通量，但当在俯视时与线圈CL5、CL6、CL7、CL8重叠的位置存在内部布线时，该内部布线受到该磁通量的影响。具体地讲，由于磁通量的影响在内部布线中产生涡电流，该涡电流阻碍在内部布线中正常地流过电流，导致布线电阻的增大等。
因此，当以不在俯视时与线圈CL5、CL6、CL7、CL8重叠的位置配置内部布线的方式进行半导体芯片的设计时，在俯视时与线圈CL5、CL6、CL7、CL8重叠的区域成为内部布线的设置禁止区域，因此很难进行内部布线的布局，并且，导致半导体芯片的面积的增大。因此，在设计上，存在想要在俯视时与线圈CL5、CL6、CL7、CL8重叠的位置配置内部布线的情况，对此时基于线圈CL5、CL6、CL7、CL8的磁通量的影响尽可能不在内部布线中产生的技术进行了研究。
其结果，可知在半导体芯片中，当在俯视时与线圈CL5、CL6、CL7、CL8重叠的位置配置内部布线时，在其内部布线设置缝隙是非常有效的。通过设置缝隙，整体的布线宽度不变，夹在缝隙中的部分的布线宽度变小，从而很难产生由通过线圈CL5、CL6、CL7、CL8产生的磁通量引起的涡电流。这是因为，当磁通量贯穿布线时在其布线上产生涡电流，但是容易产生涡电流的是布线的宽度大(宽)的情况，布线的宽度越小(窄)越难产生涡电流。
以下，参照附图具体说明。
图32～图34是本实施方式3的半导体芯片(半导体装置)的主要部分俯视图，图35是其主要部分剖视图，图36是其主要部分立体图。其中，图32对应于上述实施方式1的上述图5，图33对应于上述实施方式1的上述图6(其中，在图32和图33中没有标上阴影线)。
另外，图32、图33以及图34虽然示出半导体芯片中的相同平面区域，但是层不同，图33示出比图32更下层的层，图34示出比图33更下层的层。具体地讲，在图32中示出形成于半导体芯片上的上述变压器TR1的二次侧线圈(线圈CL5、CL6)，在图33中示出形成于半导体芯片上的上述变压器TR1的一次侧线圈(线圈CL7、CL8)，在图34中示出以在俯视时与形成于半导体芯片CP1上的上述变压器TR1用的线圈重叠的方式延伸的布线WR1。另外，图32～图34的A1-A1线的剖视图与图35对应。另外，在图36中示出线圈布线CW6与布线WR1的交叉区域。
另外，在图32和图33中，以容易看清布线WR1的位置的方式，用双点划线示出布线WR1的外形(外周)的位置。另外，在图34中，以容易看清线圈的位置的方式，用虚线示出图32的线圈CL5、CL6的外形(外周)的位置。在俯视时，由于线圈CL5、CL6的外形(外周)的位置与线圈CL7、CL8的外形(外周)的位置实质上一致，因此还能够将图34的虚线看作是图33的线圈CL7、CL8的外形(外周)的位置。另外，在图33中，关于上述引出布线HW2、HW3省略了图示。
关于图32～图36所示的线圈CL5(线圈布线CW5)、线圈CL6(线圈布线CW6)、线圈CL7(线圈布线CW7)、线圈CL8(线圈布线CW8)、焊盘PD5、PD6、PD7、引出布线HW1以及连接布线HW4，已在上述实施方式1中说明，因此在此处省略重复的说明。即，图32～图36的构造与上述图5～图10的构造不同的之处在于形成有布线WR1，因此以下主要对布线WR1进行说明。
如图32～图36所示，布线WR1形成在俯视时与线圈CL6重叠的位置。该布线WR1形成在与线圈CL5、CL6不同的层、且与线圈CL7、CL8也不同的层上。即，线圈CL5、CL6和线圈CL7、CL8都是在不同的层上延伸有布线WR1，该布线WR1的一部分在俯视时与线圈CL6重叠。
布线WR1在线圈CL5、CL6和线圈CL7、CL8中都是形成于不同的层，因此布线WR1不会碍事，能够形成线圈CL5、CL6、CL7、CL8。另外，在应用上述图3或上述图4的构造时，布线WR1形成在与线圈CL1a和线圈CL2a不同的层上，而且，能够通过上述布线M1～M5任意一个形成。
另外，由于一次线圈形成于二次线圈的正下方，因此在某个布线在俯视时与二次线圈重叠时，该布线在俯视时也与一次线圈重叠。具体地讲，由于线圈CL7形成于线圈CL5的正下方，因此在布线WR1在俯视时与线圈CL5重叠时，该布线WR1在俯视时也与线圈CL7重叠。另外，由于线圈CL8形成于线圈CL6的正下方，因此在布线WR1在俯视时与线圈CL6重叠时，该布线WR1在俯视时也与线圈CL8重叠。因此，在俯视时与线圈CL6重叠的布线WR1，在俯视时必然与线圈CL8重叠。
另外，在俯视时与线圈重叠的位置或区域，不仅是在俯视时与构成该线圈的线圈布线旋绕的区域重叠的位置或区域，还包含在俯视时与该线圈的涡的内侧区域重叠的位置或区域。因此，例如，与线圈CL6重叠的位置或区域，不仅是在俯视时与线圈布线CW6旋绕的区域重叠的位置或区域，还包含在俯视时与该线圈CL6的涡的内侧区域(即，配置有焊盘PD6的区域)重叠的位置或区域。
如图32～图36所示，布线WR1以在俯视时与线圈CL6重叠的方式延伸，在俯视时与线圈CL6重叠的位置处具有缝隙(开口部)SL。在布线WR1中，至少形成有一个缝隙SL，优选形成有多个缝隙SL，各缝隙SL沿着布线WR1的延伸方向而形成。即，布线WR1中的缝隙SL的延伸方向与该布线WR1的延伸方向一致。缝隙SL的沿着布线WR1的延伸方向的方向的尺寸比沿着布线WR1的布线宽度方向的方向的尺寸大。缝隙SL是从布线WR1的上表面贯穿到下表面的开口部。
在布线WR1中，整体的布线宽度(宽度)为W3，通过形成缝隙SL，从而通过缝隙SL划分(分割)的布线部WR1a的宽度W4，比布线宽度(宽度)W3小(即，W4<W3)。即，成为如下状态：在俯视时与线圈CL6重叠的区域中，在布线WR1的延伸方向上以宽度W4延伸的布线部WR1a，在中间隔着缝隙SL排列有多个。该布线部WR1a彼此在布线WR1中的没有形成有缝隙SL的地方连结，因此彼此电连接。
与本实施方式不同，如果在布线WR1上没有形成有缝隙SL，则布线WR1在俯视时与线圈CL6重叠，因此由于通过线圈CL6、CL8产生的磁通量的影响，容易在布线WR1上产生涡电流。当在布线WR1中产生涡电流时，存在在布线WR1中阻碍电流在布线WR1的延伸方向上正常地流过的问题。
相对于此，在本实施方式3中，以在俯视时与线圈CL6重叠的方式延伸的布线WR1，在俯视时与线圈CL6重叠的位置处具有缝隙SL。因此，在俯视时与线圈CL6重叠的位置中，布线WR1通过缝隙SL划分为具有比整体的布线宽度W1小的宽度W2的布线部WR1a。各个涡电流不会在整个夹着缝隙SL的多个布线部WR1a上产生，因此如果产生涡电流，则不得不在单独的布线部WR1a内产生。但是，通过在布线WR1中设置缝隙SL，减小(窄)布线部WR1a的宽度(窄)，因此即使产生贯穿布线部WR1a的磁通量，也很难在布线部WR1a中产生涡电流。即，在以俯视时与线圈CL6重叠的方式延伸的布线WR1中，在俯视时与线圈CL6重叠的区域中，在布线WR1中设置缝隙SL，从而布线WR1通过缝隙SL而划分(分割)为多个布线部WR1a，很难在宽度变小的布线部WR1a中产生涡电流。
另外，此处，对俯视时布线WR1与线圈CL6重叠的情况进行了图示和说明，但是在俯视时布线WR1与线圈CL5重叠的情况下、线圈CL5与线圈CL6双方在俯视时重叠的情况下也同样。
即，在布线WR1以在俯视时与线圈CL5重叠的方式延伸时，布线WR1在俯视时与线圈CL5重叠的位置(区域)处具有缝隙SL。另外，在布线WR1以俯视时与线圈CL6重叠的方式延伸时，布线WR1在俯视时与线圈CL6重叠的位置(区域)具有缝隙SL。另外，在布线WR1以线圈CL5与线圈CL6双方俯视时重叠的方式延伸时(与后述的图37的布线WR1对应)，布线WR1在俯视时与线圈CL5重叠的位置(区域)和俯视时与线圈CL6重叠的位置(区域)具有缝隙SL。即，在半导体芯片中，在设置以俯视时与线圈CL5、CL6的一方或双方重叠的方式延伸布线WR1时，在该布线WR1中，在与线圈CL5、CL6的重叠区域上设置缝隙SL。另外，由于在线圈CL5、CL6的正下方配置有线圈CL7、CL8，因此在布线WR1中，俯视时与线圈CL5、CL6重叠的区域(位置)和俯视时与线圈CL7、CL8重叠的区域(位置)一致。
因此，在本实施方式3中，关于在半导体芯片中以俯视时与线圈CL5、CL6、CL7、CL8的任意一个重叠的方式延伸的内部布线(其中，与线圈CL5、CL6、CL7、CL8不同的层的内部布线)，在俯视时与线圈CL5、CL6、CL7、CL8的任意一个重叠的区域(位置)设置缝隙SL。
因此，在本实施方式3中，布线WR1以在俯视时与线圈CL5、CL6的一方或双方重叠的方式延伸，即使通过线圈CL5、CL6、CL7、CL8产生的磁通量对该布线WR1产生影响，也通过在布线WR1中在俯视时与线圈CL5、CL6重叠的位置处设置缝隙SL，从而能够抑制或防止在布线WR1中产生涡电流。由此，能够抑制或防止由基于线圈CL5、CL6、CL7、CL8的磁通量引起的涡电流阻碍在布线WR1中正常流过电流。因此，能够抑制或防止布线电阻的增大等。因此，能够提高半导体芯片的性能。
另外，虽然在半导体芯片中设置磁耦合的线圈CL5、线圈CL7，但是在没有设置线圈CL6、CL8时，只要在俯视时与该线圈CL5、CL7重叠的布线(其中，与线圈CL5、CL7不同的层的布线)中，在俯视时与线圈CL5、CL7重叠的区域(位置)形成缝隙SL即可。
另外，还可以考虑与本实施方式3不同，在俯视时与线圈重叠的区域中，不在布线WR1中形成缝隙SL，而缩小布线WR1的整体宽度(相当于布线宽度W3的宽度)，但是此时，会导致伴随整体宽度缩小的布线电阻(阻抗)的增大。
相对于此，在本实施方式3中，在俯视时与线圈重叠的区域中，不缩小布线WR1的整体宽度(相当于布线宽度W3的宽度)，通过在布线WR1中设置缝隙SL，从而使通过缝隙SL划分的布线部WR1a的宽度W4比布线WR1整体的布线宽度W3小(即，W4<W3)。使通过缝隙SL划分的布线部WR1a的宽度W4缩小，从而即使磁通量贯穿该布线部WR1a，也很难产生涡电流。另外，即使通过缝隙SL划分的布线部WR1a的宽度W4小，该布线部WR1a也存在多个，在没有形成有缝隙SL的区域中多个布线部WR1a彼此连接，即使缩小布线部WR1a的宽度W4，也能够抑制布线WR1的布线电阻(阻抗)的增大。
另外，在本实施方式3中，在半导体芯片中，在俯视时与线圈CL5、CL6、CL7、CL8重叠的区域中，也能够配置内部布线，因此容易进行内部布线的布局设计。另外，能够实现半导体芯片的小型化(小面积化)。
另外，在本实施方式3中，在以俯视时与线圈CL5、CL6重叠的方式延伸的布线WR1中，在俯视时与线圈CL5、CL6重叠的区域(位置)形成缝隙SL，但是这是因为，最容易受到基于通过线圈CL5、CL6、CL7、CL8产生的磁通量(磁场)的影响的是俯视时与线圈CL5、CL6重叠的区域。但是，即使从俯视时与线圈CL5、CL6、CL7、CL8重叠的区域离开，也优选到受到基于通过线圈CL5、CL6、CL7、CL8产生的磁通量(磁场)的影响的区域为止，使缝隙SL在布线WR1中延伸。由此，能够更可靠地抑制或防止由于通过线圈CL5、CL6、CL7、CL8产生的磁通量(磁场)在布线WR1中产生涡电流。另一方面，在布线WR1中，优选在不受到基于通过线圈CL5、CL6、CL7、CL8产生的磁通量(磁场)的影响的区域中不形成缝隙SL，由此能够减少布线WR1的布线电阻(阻抗)。因此，在布线WR1中，缝隙SL在俯视时与线圈CL5、CL6、CL7、CL8重叠的区域中延伸，该缝隙SL优选从俯视时与线圈CL5、CL6、CL7、CL8重叠的区域稍微分开的区域中终止。即，在布线WR1中，缝隙SL的端部(缝隙延伸的方向的端部)，优选位于俯视时不与线圈CL5、CL6、CL7、CL8重叠的区域。
另外，布线WR1形成在与一次线圈(线圈CL7、CL8)和二次线圈(线圈CL5、CL6)都不同的层中。此时，可以存在如下情况：将布线WR1形成于一次线圈(线圈CL7、CL8)与二次线圈(线圈CL5、CL6)之间的层的情况；将布线WR1形成于比一次线圈(线圈CL7、CL8)和二次线圈(线圈CL5、CL6)的双方更下层的层的情况；以及将布线WR1形成于比一次线圈(线圈CL7、CL8)和二次线圈(线圈CL5、CL6)的双方更上层的层的情况。虽然这些三个情况的任意一个都可以，但是其中，最优选的是，将布线WR1形成于比一次线圈(线圈CL7、CL8)和二次线圈(线圈CL5、CL6)的双方更下层的层的情况。
在将布线WR1形成于比一次线圈(线圈CL7、CL8)和二次线圈(线圈CL5、CL6)的双方更上层的层时，将二次线圈(线圈CL5、CL6)形成于比布线WR1更下层的层，很难将二次线圈(线圈CL5、CL6)连接在焊盘(PD5、PD6、PD7)。另外，在将布线WR1形成于一次线圈(线圈CL7、CL8)与二次线圈(线圈CL5、CL6)之间的层时，相比于一次线圈(线圈CL7、CL8)与二次线圈(线圈CL5、CL6)之间的耐压，二次线圈(线圈CL5、CL6)与布线WR1之间的耐压小，因此存在耐压降低的问题。相对于此，在将布线WR1形成于比一次线圈(线圈CL7、CL8)和二次线圈(线圈CL5、CL6)的双方更下层的层时，容易将二次线圈(线圈CL5、CL6)连接在焊盘(PD5、PD6、PD7)，也容易布局布线WR1，并且，在提高耐压的点上也有利。
图37是示出半导体芯片CP1中的内部布线的其他例的主要部分俯视图，对应于上述图34。在图37中示出作为配置在形成有线圈CL5、CL6、CL7、CL8的区域附近的内部布线的布线WR1和布线WR2，用虚线示出上述图32的线圈CL5、CL6的外形(外周)的位置，以使得容易知道线圈的位置。
布线WR1、WR2形成在与线圈CL5、CL6不同的层且与线圈CL7、CL8也不同的层，但是布线WR1以俯视时与线圈CL5、CL6重叠的方式延伸，另一方面，布线WR2在俯视时与线圈CL5、CL6的哪个都不重叠。
在本实施方式3中，在半导体芯片中俯视时与线圈CL5、CL6、CL7、CL8重叠的区域，不是内部布线的设置禁止区域。因此，在包含线圈CL5、CL6、CL7、CL8的半导体芯片中，如图37所示，存在以俯视时与线圈CL5、CL6、CL7、CL8的任意一个重叠的方式延伸的布线WR1、俯视时与线圈CL5、CL6、CL7、CL8的任意一个都不重叠的布线WR2。其中，关于以俯视时与线圈CL5、CL6、CL7、CL8的任意一个重叠的方式延伸的布线WR1，在俯视时与该线圈重叠的位置(区域)设置缝隙SL。另一方面，关于俯视时与线圈CL5、CL6、CL7、CL8的任意一个都不重叠的布线WR2，不形成这种缝隙SL。
由此，关于与线圈重叠而容易受到通过该线圈产生的磁通量(磁场)的影响的布线WR1，通过设置缝隙SL而能够防止涡电流的产生，另一方面，关于由于不与线圈重叠而很难受到通过线圈产生的磁通量(磁场)的影响的布线WR2，通过不设置缝隙SL而能够减少布线电阻。另外，使俯视时与线圈CL5、CL6、CL7、CL8重叠的区域不成为内部布线的设置禁止区域，从而能够实现半导体芯片的小型化(小面积化)。因此，能够使半导体芯片的性能提高和半导体芯片的小型化(小面积化)并存。
本实施方式3的思想还能够应用于上述引出布线HW2、HW3，参照图38对其进行说明。
图38是半导体芯片的主要部分俯视图，虽然示出引出布线HW2、HW3，但是与图34和图37同样用虚线示出线圈CL5、CL6的外形(外周)的位置，以容易知道线圈的位置。
引出布线HW2是用于将线圈CL7的内侧(漩涡的内侧)的端部因此到比线圈CL7的外周更外侧的布线。因此，引出布线HW2以俯视时与线圈CL7重叠的方式延伸，因此，以俯视时与线圈CL5重叠的方式延伸。另外，引出布线HW3是用于将线圈CL8的内侧(漩涡的内侧)的端部因此到比线圈CL8的外周更外侧的布线。因此，引出布线HW3以俯视时与线圈CL8重叠的方式延伸，因此，以俯视时与线圈CL6重叠的方式延伸。因此，引出布线HW2容易受到通过线圈CL5、CL7产生的磁通量(磁场)的影响，引出布线HW3容易受到通过线圈CL6、CL8产生的磁通量(磁场)的影响。
因此，在本实施方式3中，如图38所示，在引出布线HW2、HW3设置缝隙SL。即，在引出布线HW2中，在俯视时与线圈CL5重叠的位置(因此，俯视时与线圈CL8重叠的位置)设置缝隙SL，在引出布线HW3中，在俯视时与线圈CL6重叠的位置(因此，俯视时与线圈CL8重叠的位置)设置缝隙SL。由此，即使通过线圈CL5、CL6、CL7、CL8产生的磁通量影响到引出布线HW2、HW3，也能够抑制或防止在引出布线HW2、HW3中产生涡电流。在各引出布线HW2、HW3中，至少形成有一个缝隙SL，优选形成有多个缝隙SL，各缝隙SL能够沿着各引出布线HW2、HW3的延伸方向形成。
另外，本实施方式3能够在目前为止说明的线圈的任意一个中。即，也能够对图5～图10的情况、图12和图13的情况、图14和图15的情况、图21的情况、图22的情况、图23的情况、图24的情况、图25的情况、图26的情况、图27的情况、图28的情况、图29的情况、图30的情况、图31的情况、图32～图35的情况、图37的情况以及图38的情况等的任意一个应用。即，在这些各情况中，虽然能够设置以俯视时与线圈重叠的方式延伸的布线，但是关于该布线，在俯视时与线圈重叠的位置设置缝隙。作为一例，参照图39～图41对在上述图12和图13的第1研究例中应用了本实施方式3的技术思想的情况进行说明。
图39～图41是在图12和图13的第1研究例中应用了本实施方式3的技术思想的情况的俯视图。其中，图39对应于在与上述图12同样的图案中用双点划线示出布线WR1的位置的情况，图40对应于在与上述图13同样的图案中用双点划线示出布线WR1的位置的情况。另外，在图41中示出布线WR1，但是在图41中用虚线示出上述图12和图39的线圈CL105、CL106的外形(外周)的位置，以容易知道线圈的位置。
关于图39～图41所示的线圈CL105、CL106、CL107、CL108、焊盘PD105、PD106、PD107以及连接布线HW104，参照上述图12和图13进行了说明，因此此处省略其重复说明。即，图39～图41的构造与上述图12和图13的构造的不同点在于，形成有布线WR1。
在图12和图13的第1研究例的情况下也应用本实施方式3，如图39～图41所示，设置以俯视时与线圈CL105、CL106的一方或双方重叠的方式延伸的布线WR1，从而容易进行内部布线的布局设计，并且，能够实现半导体芯片的小型化(小面积化)。并且，在以俯视时与线圈CL105、CL106的一方或双方重叠的方式延伸的布线WR1中，在俯视时与该线圈CL105、CL106重叠的位置设置缝隙SL，从而即使通过线圈CL105、CL106、CL107、CL108产生的磁通量影响到布线WR1，也能够抑制或防止在布线WR1中产生涡电流。由此，能够防止由涡电流引起的问题，能够实现半导体装置的性能提高。
以上，根据该实施方式对通过本发明人完成的发明进行了具体说明，但是本发明不限定于所述实施方式，当然能够在不脱离其要旨的范围内进行各种变更。
标号说明
BW、BW8、BW9 接合线
CC 控制电路
CL1a、CL1b、CL2a、CL2b 线圈
CL5、CL5c、CL5d、CL6、CL6c、CL6d、CL7、CL8 线圈
CL105、CL106、CL107、CL108 线圈
CL205、CL206、CL305、CL306 线圈
CP1、CP2 半导体芯片
CW5、CW6、CW7、CW8 线圈布线
DB 芯片粘接材料
DP1、DP2 芯片焊盘
DR 驱动电路
DW1、DW2、DW3、DW4 伪布线
GE1、GE2 栅电极
GI 栅绝缘膜
HW1、HW1c、HW1d、HW1e、HW2、HW3 引出布线
HW4、HW104 连接布线
HW102、HW103 引出布线
IL 层间绝缘膜
L1 长度
L2、L3、L201、L301 距离
LD 引线
LOD 负载
M1、M2、M3、M4、M5 布线
MR 密封树脂部
NR n型半导体区域NR
NW n型阱
OP 开口部
PA1、PA2 保护膜
PD、PD5、PD5a、PD5b、PD5c、PD5d 焊盘
PD6、PD6a、PD6b、6c、6d 焊盘
PD7、PD7a、PD7b、7c、7d、PD7e 焊盘
PD8、PD9、PD105、PD106、PD107 焊盘
PD205、PD206、PD305、PD306 焊盘图案
PKG 半导体封装
PR p型半导体区域
PW p型阱
RS 树脂膜
RX1、RX2 接收电路
SB1、SB2 半导体基板
SC1 角部
SD1 n型半导体区域
SD2 p型半导体区域
SG1、SG2、SG3、SG4 信号
SH1、SH2 边
SL 缝隙
TR1、TR2 变压器
TX1、TX2 发送电路
UM 基础金属膜
V1 插头
V2、V3、V4、V5 通路部
W1、W3 布线宽度
W2、W4 宽度
WR1、WR2 布线
WR1a 布线部。

Claims (20)

1.一种半导体装置，具有：
半导体基板；以及
隔着绝缘层形成在所述半导体基板上的第1线圈、第2线圈、第3线圈、第4线圈、第1焊盘、第2焊盘以及第3焊盘，其中，
所述第1线圈和所述第3线圈串联地电连接在所述第1焊盘与所述第2焊盘之间，
在所述第1线圈与所述第3线圈之间电连接有所述第3焊盘，
所述第2线圈和所述第4线圈串联地电连接，
所述第1线圈配置在所述第2线圈的上方，
所述第3线圈配置在所述第4线圈的上方，
所述第1线圈与所述第2线圈不通过导体连接而磁耦合，
所述第3线圈与所述第4线圈不通过导体连接而磁耦合，
当在串联连接的所述第2线圈和所述第4线圈中流过电流时，在所述第1线圈和所述第3线圈中流过的感应电流的方向在所述第1线圈和所述第3线圈中为相反方向。
2.根据权利要求1所述的半导体装置，其中，
当在串联连接的所述第2线圈和所述4线圈中流过电流时，在所述第2线圈和所述第4线圈中流过的电流的方向为相反方向。
3.根据权利要求2所述的半导体装置，其中，
所述第1焊盘配置在所述第1线圈的内侧，
所述第2焊盘配置在所述第3线圈的内侧。
4.根据权利要求3所述的半导体装置，其中，
所述第3焊盘配置在所述第1线圈与所述第3线圈之间以外的区域。
5.根据权利要求4所述的半导体装置，其中，
所述第1线圈与所述第3线圈之间的距离比所述第3焊盘的边小。
6.根据权利要求5所述的半导体装置，其中，
所述第1线圈的缠绕方向与所述第3线圈的缠绕方向相同。
7.根据权利要求6所述的半导体装置，其中，
所述第2线圈的缠绕方向与所述第4线圈的缠绕方向相同。
8.根据权利要求7所述的半导体装置，其中，
所述半导体装置还具有用于将所述第1线圈和所述第3线圈连接到所述第3焊盘的引出布线，
所述引出布线从所述第1线圈与所述第3线圈之间延伸到所述第3焊盘。
9.根据权利要求8所述的半导体装置，其中，
所述引出布线的宽度比所述第1线圈和所述第3线圈的布线宽度大。
10.根据权利要求1所述的半导体装置，其中，
所述第1线圈和所述第3线圈形成在同一层，
所述第2线圈和所述第4线圈形成在同一层。
11.根据权利要求1所述的半导体装置，其中，
在与所述第1线圈、所述第2线圈、所述第3线圈以及所述第4线圈不同的层上，形成有以俯视时与所述第1线圈和所述第3线圈的一方或双方重叠的方式延伸的第1布线，
所述第1布线在俯视时与所述第1线圈和所述第3线圈的一方或双方重叠的位置处具有缝隙。
12.根据权利要求11所述的半导体装置，其中，
所述第1布线相比所述第2线圈和所述第4线圈形成在下层。
13.一种半导体装置，包含第1半导体芯片和第2半导体芯片，其中，
所述第1半导体芯片具有第1线圈、第2线圈、第3线圈、第4线圈、第1焊盘、第2焊盘以及第3焊盘，
所述第2半导体芯片具有多个第4焊盘，
所述第1线圈和所述第3线圈串联地电连接在所述第1焊盘与所述第2焊盘之间，
在所述第1线圈与所述第3线圈之间电连接有所述第3焊盘，
所述第2线圈和所述第4线圈串联地电连接，
在所述第1半导体芯片内，所述第1线圈配置在所述第2线圈的上方，而且，所述第3线圈配置在所述第4线圈的上方，
所述第1线圈与所述第2线圈不通过导体连接而磁耦合，
所述第3线圈与所述第4线圈不通过导体连接而磁耦合，
所述第1半导体芯片的所述第1焊盘、所述第2焊盘以及所述第3焊盘，分别经由导电性的连接用部件与所述第2半导体芯片的所述多个第4焊盘电连接，
当在串联连接的所述第2线圈和所述第4线圈中流过电流时，在所述第1线圈和所述第3线圈中流过的感应电流的方向在所述第1线圈和所述第3线圈中为相反方向。
14.根据权利要求13所述的半导体装置，其中，
所述第1半导体芯片具有发送电路，
所述第2半导体芯片具有接收电路，
将从所述第1半导体芯片的所述发送电路发送的信号，经由所述第1线圈、所述第2线圈、所述第3线圈以及所述第4线圈，传输到所述第2半导体芯片的接收电路。
15.根据权利要求14所述的半导体装置，其中，
当在串联连接的所述第2线圈和所述4线圈中流过电流时，在所述第2线圈和所述第4线圈中流过的电流的方向为相反方向。
16.根据权利要求15所述的半导体装置，其中，
所述第1焊盘配置在所述第1线圈的内侧，
所述第2焊盘配置在所述第3线圈的内侧。
17.根据权利要求16所述的半导体装置，其中，
所述第3焊盘配置在所述第1线圈与所述第3线圈之间以外的区域。
18.一种半导体装置，具有：
半导体基板；以及
隔着绝缘层形成在所述半导体基板上的第1线圈和第2线圈，其中，
所述第1线圈配置在所述第2线圈的上方，
所述第1线圈与所述第2线圈不通过导体连接而磁耦合，
在与所述第1线圈和所述第2线圈不同的层上，形成有以俯视时与所述第1线圈重叠的方式延伸的第1布线，
所述第1布线在俯视时与所述第1线圈重叠的位置处具有缝隙。
19.根据权利要求18所述的半导体装置，其中，
在与所述第1线圈和所述第2线圈不同的层上，形成有以俯视时不与所述第1线圈重叠的方式延伸的第2布线，
在所述第2布线上没有形成缝隙。
20.根据权利要求18所述的半导体装置，其中，
所述第1布线相比所述第2线圈形成在下层。
CN201280077812.5A 2012-12-19 2012-12-19 半导体装置 Active CN104871307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710684423.3A CN107424972A (zh) 2012-12-19 2012-12-19 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/082932 WO2014097425A1 (ja) 2012-12-19 2012-12-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710684423.3A Division CN107424972A (zh) 2012-12-19 2012-12-19 半导体装置

Publications (2)

Publication Number Publication Date
CN104871307A true CN104871307A (zh) 2015-08-26
CN104871307B CN104871307B (zh) 2018-01-02

Family

ID=50977808

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710684423.3A Pending CN107424972A (zh) 2012-12-19 2012-12-19 半导体装置
CN201280077812.5A Active CN104871307B (zh) 2012-12-19 2012-12-19 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710684423.3A Pending CN107424972A (zh) 2012-12-19 2012-12-19 半导体装置

Country Status (6)

Country Link
US (1) US9536828B2 (zh)
JP (1) JP6010633B2 (zh)
KR (1) KR20150096391A (zh)
CN (2) CN107424972A (zh)
TW (1) TWI580085B (zh)
WO (1) WO2014097425A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604586A (zh) * 2016-02-10 2018-09-28 超极存储器股份有限公司 半导体装置
TWI663613B (zh) * 2017-05-12 2019-06-21 日商村田製作所股份有限公司 編帶電子構件串
CN110875128A (zh) * 2018-08-29 2020-03-10 亚德诺半导体无限责任公司 背靠背隔离电路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388568B2 (en) * 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
CN107424972A (zh) * 2012-12-19 2017-12-01 瑞萨电子株式会社 半导体装置
CN108807208B (zh) * 2013-03-25 2023-06-23 瑞萨电子株式会社 半导体装置
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6434763B2 (ja) 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
WO2017006363A1 (en) * 2015-07-03 2017-01-12 Fuji Electric Co., Ltd. Isolator and isolator manufacturing method
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
WO2019021852A1 (ja) 2017-07-27 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2019121640A (ja) 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2020043178A (ja) * 2018-09-07 2020-03-19 株式会社東芝 トランス及び信号伝送システム
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
JPWO2022234848A1 (zh) * 2021-05-07 2022-11-10
WO2023032612A1 (ja) * 2021-08-30 2023-03-09 ローム株式会社 信号伝達装置および絶縁チップ
WO2024038742A1 (ja) * 2022-08-15 2024-02-22 ローム株式会社 トランス
WO2024038743A1 (ja) * 2022-08-15 2024-02-22 ローム株式会社 トランス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JP3351377B2 (ja) * 1999-03-12 2002-11-25 日本電気株式会社 高周波回路装置
CN1551252A (zh) * 2003-05-16 2004-12-01 ���µ�����ҵ��ʽ���� 互感应电路
CN1905361A (zh) * 2005-07-27 2007-01-31 精工爱普生株式会社 半导体装置及振荡器
JP2009302268A (ja) * 2008-06-13 2009-12-24 Toyota Central R&D Labs Inc トランス素子が形成されている半導体装置とその製造方法
JP2010239068A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 信号伝送装置の製造方法
US8054155B2 (en) * 2009-08-07 2011-11-08 Imec Two layer transformer
US20120020419A1 (en) * 2009-03-31 2012-01-26 Shunichi Kaeriyama Semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157507A (ja) * 1987-09-29 1989-06-20 Toshiba Corp 平面インダクタ
JP2655657B2 (ja) * 1987-12-08 1997-09-24 ティーディーケイ株式会社 積層応用部品の構造
TW462131B (en) * 1998-07-08 2001-11-01 Winbond Electronics Corp Assembling type inductive devices
JP4074064B2 (ja) * 2001-02-28 2008-04-09 株式会社東芝 半導体装置
JP4664619B2 (ja) * 2003-05-16 2011-04-06 パナソニック株式会社 相互誘導回路
JP4391263B2 (ja) 2004-02-20 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路
JP2007059878A (ja) 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
JP2007234896A (ja) 2006-03-01 2007-09-13 Toyota Motor Corp 信号伝達装置
JP2008021789A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 半導体装置およびこれを用いた無線装置
US20090227205A1 (en) * 2008-03-04 2009-09-10 Broadcom Corporation Inductively coupled integrated circuit with multiple access protocol and methods for use therewith
JP5252486B2 (ja) 2008-05-14 2013-07-31 学校法人慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP4194111B1 (ja) * 2008-06-19 2008-12-10 オムロン株式会社 磁気カプラ素子および磁気結合型アイソレータ
JP2010232765A (ja) * 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
JP5435029B2 (ja) 2009-06-04 2014-03-05 日本電気株式会社 半導体装置及び信号伝達方法
US9305606B2 (en) * 2009-08-17 2016-04-05 Micron Technology, Inc. High-speed wireless serial communication link for a stacked device configuration using near field coupling
TWI449066B (zh) * 2010-01-19 2014-08-11 Murata Manufacturing Co High coupling degree transformers, electronic circuits and electronic machines
US8614616B2 (en) * 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
WO2012153691A1 (ja) * 2011-05-09 2012-11-15 株式会社村田製作所 インピーダンス変換回路および通信端末装置
TWM424550U (en) * 2011-10-13 2012-03-11 Tdk Taiwan Corp Induction module commonly-used for near-field communication and wireless charging
CN107424972A (zh) * 2012-12-19 2017-12-01 瑞萨电子株式会社 半导体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JP3351377B2 (ja) * 1999-03-12 2002-11-25 日本電気株式会社 高周波回路装置
CN1551252A (zh) * 2003-05-16 2004-12-01 ���µ�����ҵ��ʽ���� 互感应电路
CN1905361A (zh) * 2005-07-27 2007-01-31 精工爱普生株式会社 半导体装置及振荡器
JP2009302268A (ja) * 2008-06-13 2009-12-24 Toyota Central R&D Labs Inc トランス素子が形成されている半導体装置とその製造方法
JP2010239068A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 信号伝送装置の製造方法
US20120020419A1 (en) * 2009-03-31 2012-01-26 Shunichi Kaeriyama Semiconductor device
US8054155B2 (en) * 2009-08-07 2011-11-08 Imec Two layer transformer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604586A (zh) * 2016-02-10 2018-09-28 超极存储器股份有限公司 半导体装置
CN108604586B (zh) * 2016-02-10 2021-10-26 超极存储器股份有限公司 半导体装置
TWI663613B (zh) * 2017-05-12 2019-06-21 日商村田製作所股份有限公司 編帶電子構件串
CN110875128A (zh) * 2018-08-29 2020-03-10 亚德诺半导体无限责任公司 背靠背隔离电路

Also Published As

Publication number Publication date
KR20150096391A (ko) 2015-08-24
WO2014097425A1 (ja) 2014-06-26
JPWO2014097425A1 (ja) 2017-01-12
TW201436315A (zh) 2014-09-16
CN104871307B (zh) 2018-01-02
US20150318245A1 (en) 2015-11-05
CN107424972A (zh) 2017-12-01
TWI580085B (zh) 2017-04-21
US9536828B2 (en) 2017-01-03
JP6010633B2 (ja) 2016-10-19

Similar Documents

Publication Publication Date Title
CN104871307A (zh) 半导体装置
CN105470243B (zh) 半导体装置
CN108807208B (zh) 半导体装置
US9978512B2 (en) Circuit device
US20170287624A1 (en) Semiconductor device and semiconductor module
TWI695464B (zh) 半導體裝置
JP6865644B2 (ja) 半導体装置
CN102790031B (zh) 半导体器件
US20170148732A1 (en) Semiconductor device
CN208157406U (zh) 半导体装置
JP5255929B2 (ja) 半導体装置
JP2018139290A (ja) 半導体装置
JP3904273B2 (ja) 半導体装置
US11831208B2 (en) Device comprising a chip package and an overlap-free coil layout
WO2022234848A1 (ja) 信号伝達装置および絶縁モジュール
JP2024008561A (ja) 半導体リレー
US20240105761A1 (en) Semiconductor device
CN117895978A (zh) 半导体器件
CN118053842A (zh) 半导体器件
KR20110072278A (ko) 유도결합 통신수단을 구비한 전자소자
CN117747589A (zh) 半导体装置
JP2017034265A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant