JP2010232765A - インダクタおよびキャパシタを備えた電気回路 - Google Patents
インダクタおよびキャパシタを備えた電気回路 Download PDFInfo
- Publication number
- JP2010232765A JP2010232765A JP2009075597A JP2009075597A JP2010232765A JP 2010232765 A JP2010232765 A JP 2010232765A JP 2009075597 A JP2009075597 A JP 2009075597A JP 2009075597 A JP2009075597 A JP 2009075597A JP 2010232765 A JP2010232765 A JP 2010232765A
- Authority
- JP
- Japan
- Prior art keywords
- spiral coil
- planar spiral
- capacitor
- inductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】インダクタのQ値を劣化させることなく、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制した電気回路を提供する。
【解決手段】平面スパイラルコイル13を有するインダクタ10と、平面スパイラルコイル13の外側に配されたキャパシタ20を備えた電気回路であって、平面スパイラルコイル13が形成された面の上方または下方で平面スパイラルコイル13を横切る引き出し配線40が、平面スパイラルコイル13の内周端12に導通され、引き出し配線40とキャパシタ20のいずれかの電極22とが電気的に接続され、平面スパイラルコイル13の周方向において、平面スパイラルコイル13の内周端12は、平面スパイラルコイル13の外周端11と同じ側に設けられ、キャパシタ20が平面スパイラルコイル13の近傍に配置されている。
【選択図】図1
【解決手段】平面スパイラルコイル13を有するインダクタ10と、平面スパイラルコイル13の外側に配されたキャパシタ20を備えた電気回路であって、平面スパイラルコイル13が形成された面の上方または下方で平面スパイラルコイル13を横切る引き出し配線40が、平面スパイラルコイル13の内周端12に導通され、引き出し配線40とキャパシタ20のいずれかの電極22とが電気的に接続され、平面スパイラルコイル13の周方向において、平面スパイラルコイル13の内周端12は、平面スパイラルコイル13の外周端11と同じ側に設けられ、キャパシタ20が平面スパイラルコイル13の近傍に配置されている。
【選択図】図1
Description
本発明は、無線回路に用いられるLC共振器等、インダクタおよびキャパシタを備えた電気回路に関する。
図15に楕円関数型ローパスフィルタの回路図を示す。このローパスフィルタにおいては、L1とC1およびL2とC2からなる2つのLC並列共振器が直結して用いられている。また、図16および図17には、チェビシェフ型バンドパスフィルタの回路図を示す。L1とC1、L2とC2、L3とC3、L4とC4、・・・、L7とC7、L8とC8、L9とC9は、それぞれLC並列共振器またはLC直列共振器を構成している。このように、LC共振器(並列共振器または直列共振器)は、高周波フィルタを構成するためには必須の構成要素となっている。
一般的にギガヘルツ(GHz)帯の高周波領域で使用されるインダクタとMIM(金属−誘電体−金属)キャパシタのサイズを比較すると、インダクタのサイズの方がはるかに大きい。例えば1.71〜1.91GHzを通過帯域とするローパスフィルタのLC並列共振器に使用される値として、インダクタンス4.3nH、キャパシタンス0.19pFの組み合わせが考えられる。おおよそこのインダクタンスを実現するスパイラルインダクタの外径は380μm(3.5回巻きで、L/S=20μm/10μmの場合)になるのに対し、キャパシタのサイズは23μm(誘電材料の比誘電率が8、電極間距離が0.2μmである場合)になる。すなわち、スパイラルインダクタとMIMキャパシタを用いてLC共振器を構成する場合、サイズの大きいインダクタとサイズの小さいキャパシタを同時に並べる必要があることが分かる。
図18に、スパイラルインダクタ210とMIMキャパシタ220を用いて実現したLC並列共振器の例を示す。この例では、第1の入出力配線201が分岐してそれぞれスパイラルインダクタ210の外周端211およびMIMキャパシタ220の下部電極222に接続され、スパイラルインダクタ210の内周端212が引き出し配線230を介して第2の入出力配線202に接続され、MIMキャパシタ220の上部電極221が第2の入出力配線202に接続されている。
スパイラルインダクタとMIMキャパシタを並列に接続する場合、両者のサイズの差に起因した長さの接続配線が必要になる。このため、共振器のQの劣化、共振周波数の設計値からのずれ、サイズの大型化という、非常に好ましくない状況を招く。
これを避けるため、特許文献1および非特許文献1〜5には、キャパシタをインダクタのスパイラルの内部空間に収容して配置した例が示されている。しかしながら、強い磁束の発生するインダクタの内部にキャパシタ等の金属層を配置することは、インダクタのQ値が劣化し、共振器のQを劣化させてしまうことになるので、好ましくない。
また、複数のLC共振器を直列接続する場合に、隣り合って接続されたスパイラルインダクタの巻き方向(電流が周回する回転方向)が同じ向きになると、一方のスパイラルインダクタの磁束が他方のスパイラルインダクタの磁束を打ち消すという好ましくない影響が生じる。この影響を避けるため、インダクタ間の距離を大きくとるのは、共振周波数の設計値からのずれやサイズの大型化という、非常に好ましくない状況を招く。
また、複数のLC共振器を直列接続する場合に、隣り合って接続されたスパイラルインダクタの巻き方向(電流が周回する回転方向)が同じ向きになると、一方のスパイラルインダクタの磁束が他方のスパイラルインダクタの磁束を打ち消すという好ましくない影響が生じる。この影響を避けるため、インダクタ間の距離を大きくとるのは、共振周波数の設計値からのずれやサイズの大型化という、非常に好ましくない状況を招く。
Lianjun Liuら、"Compact Harmonic Filter Design and Fabrication Using IPD Technology"、2005 Electric Components and Technology Conference、2005年、p.757−763
Sergio Pachecoら、"Compact Low and High Band Harmonic Filters Using An Integrated Passives Device (IPD) Technology"、SiRF2006、IEEE発行、2006年、p.346−349
Jon Abrokwahら、"A Flip−chip Low Band Harmonic Filter Based on GaAs Integrated Passives"、CS MANTECH Conference、2006年4月24−27日、p.123−126
Choong−Mo Namら、"High Performance RF Integrated Circuits using the Silicon Based RF Integrated Passive Device (RFIPD)"、ICICS2005、IEEE発行、2006年、p.1357−1361
"Integrated Passive Devices (IPD) SCI−202W/F DCS BAND LOW PASS FILTER"、[online]、STATS ChipPAC社、[平成20年11月14日検索]、インターネット<URL: http://www.statschippac.com/services/packagingservices/sip/ipd.aspx>
本発明は、上記事情に鑑みてなされたものであり、インダクタのQ値を劣化させることなく、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制した電気回路を提供することを課題とする。
前記課題を解決するため、本発明は、平面スパイラルコイルを有するインダクタと、前記平面スパイラルコイルの外側に配されたキャパシタを備えた電気回路であって、前記平面スパイラルコイルが形成された面の上方または下方で前記平面スパイラルコイルを横切る引き出し配線が、前記平面スパイラルコイルの内周端に導通され、前記引き出し配線と前記キャパシタのいずれかの電極とが電気的に接続され、前記平面スパイラルコイルの周方向において、前記平面スパイラルコイルの内周端は、前記平面スパイラルコイルの外周端と同じ側に設けられ、前記キャパシタが前記平面スパイラルコイルの近傍に配置されていることを特徴とする電気回路を提供する。
第1の入出力配線が前記平面スパイラルコイルの外周端および前記キャパシタの一方の電極に導通されるとともに、第2の入出力配線が前記引き出し配線および前記キャパシタの他方の電極に導通されることにより、前記インダクタが前記キャパシタと並列に接続され、前記インダクタと前記キャパシタとがLC並列共振器を構成していても良い。
第1の入出力配線が前記平面スパイラルコイルの外周端および前記キャパシタの一方の電極に導通されるとともに、第2の入出力配線が前記引き出し配線および前記キャパシタの他方の電極に導通されることにより、前記インダクタが前記キャパシタと並列に接続され、前記インダクタと前記キャパシタとがLC並列共振器を構成していても良い。
また、本発明は、第1の平面スパイラルコイルを有する第1のインダクタと、前記第1の平面スパイラルコイルの外側に配された第1のキャパシタと、第2の平面スパイラルコイルを有する第2のインダクタと、前記第2の平面スパイラルコイルの外側に配された第2のキャパシタを備え、前記第2のインダクタは、第1のキャパシタもしくは第2のキャパシタの一方もしくは両方を介して、またはこれらのキャパシタを介することなく、前記第1のインダクタと接続された電気回路であって、前記第1の平面スパイラルコイルが形成された面の上方または下方で前記第1の平面スパイラルコイルを横切る第1の引き出し配線が、前記第1の平面スパイラルコイルの内周端に導通され、前記第1の引き出し配線と前記第1のキャパシタのいずれかの電極とが電気的に接続され、前記第1の平面スパイラルコイルの周方向において、前記第1の平面スパイラルコイルの内周端は、前記第1の平面スパイラルコイルの外周端と同じ側に設けられ、前記第1のキャパシタが前記第1の平面スパイラルコイルの近傍に配置され、前記第2の平面スパイラルコイルが形成された面の上方または下方で前記第2の平面スパイラルコイルを横切る第2の引き出し配線が、前記第2の平面スパイラルコイルの内周端に導通され、前記第2の引き出し配線と前記第2のキャパシタのいずれかの電極とが電気的に接続され、前記第2の平面スパイラルコイルの周方向において、前記第2の平面スパイラルコイルの内周端は、前記第2の平面スパイラルコイルの外周端と同じ側に設けられ、前記第2のキャパシタが前記第2の平面スパイラルコイルの近傍に配置され、前記第1のインダクタの平面スパイラルコイルと前記第2のインダクタの平面スパイラルコイルとは、電流の流れる方向に沿う巻き方向が互いに逆向きであり、かつ前記第1の平面スパイラルコイルの中心スペース部と前記第2の平面スパイラルコイルの中心スペース部とが、前記第1の平面スパイラルコイルの外周端の位置と前記第2の平面スパイラルコイルの外周端の位置とを結んだ直線に対して、互いに反対側に位置するように配置されていることを特徴とする電気回路を提供する。
前記第1のインダクタと前記第1のキャパシタとがLC共振器を構成し、かつ、前記第2のインダクタと前記第2のキャパシタとがLC共振器を構成していても良い。
前記第1のインダクタと前記第1のキャパシタとがLC共振器を構成し、かつ、前記第2のインダクタと前記第2のキャパシタとがLC共振器を構成していても良い。
本発明によれば、キャパシタをインダクタの外側に配置することにより、インダクタのQ値の劣化を抑制することができ、インダクタとキャパシタを接続する配線を短くすることにより、小型化することができ、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制することが可能になる。
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図1は、インダクタ10とキャパシタ20とを並列に接続した電気回路の一例を示す。図1に示す電気回路は、平面スパイラルコイル13を有するインダクタ10と、平面スパイラルコイル13の外側に配されたキャパシタ20を備える。平面スパイラルコイル13が形成された面の下方で平面スパイラルコイル13を横切る引き出し配線40が、平面スパイラルコイル13の内周端12に導通され、引き出し配線40とキャパシタ20の上部電極21とが電気的に接続されている。さらに、平面スパイラルコイル13の周方向において、平面スパイラルコイル13の内周端12は、平面スパイラルコイル13の外周端11と同じ側に設けられている。
図1は、インダクタ10とキャパシタ20とを並列に接続した電気回路の一例を示す。図1に示す電気回路は、平面スパイラルコイル13を有するインダクタ10と、平面スパイラルコイル13の外側に配されたキャパシタ20を備える。平面スパイラルコイル13が形成された面の下方で平面スパイラルコイル13を横切る引き出し配線40が、平面スパイラルコイル13の内周端12に導通され、引き出し配線40とキャパシタ20の上部電極21とが電気的に接続されている。さらに、平面スパイラルコイル13の周方向において、平面スパイラルコイル13の内周端12は、平面スパイラルコイル13の外周端11と同じ側に設けられている。
図1の電気回路において、第1の入出力配線1が平面スパイラルコイル13の外周端11およびキャパシタ20の下部電極22に導通されるとともに、第2の入出力配線2が引き出し配線40およびキャパシタ20の上部電極21に導通されることにより、インダクタ10がキャパシタ20と並列に接続されている。これらのインダクタ10およびキャパシタ20は、LC並列共振器を構成していても良い。
ビア41は第1の入出力配線1と下部電極22との間を導通するために設けられ、ビア42は内周端12と引き出し配線40との間を導通するために設けられ、ビア43は引き出し配線40と第2の入出力配線2との間を導通するために設けられている。
ビア41は第1の入出力配線1と下部電極22との間を導通するために設けられ、ビア42は内周端12と引き出し配線40との間を導通するために設けられ、ビア43は引き出し配線40と第2の入出力配線2との間を導通するために設けられている。
図19に、スパイラルインダクタ310およびキャパシタ320を備える電気回路の断面構造の一例を示す。この断面図は、図1に示す本形態例の電気回路および図18に示す従来構造に共通のものである。
第1の絶縁層341の上に形成された第1の配線層は、キャパシタ320の下部電極322および引き出し配線330を含み、これら第1の配線層および第1の絶縁層341の上には第2の絶縁層342が設けられている。
また、第2の絶縁層342の上に形成された第2の配線層は、スパイラルインダクタ310、キャパシタ320の上部電極321、スパイラルインダクタ310の外周端311に接続された第1の入出力配線301、キャパシタ320の上部電極321に接続された第2の入出力配線302を含み、これら第2の配線層および第2の絶縁層342の上には第3の絶縁層343が設けられている。スパイラルインダクタ310の内周端312と引き出し配線330との間は、ビアによって層間の電気的な接続がとられている。
第1の絶縁層341の上に形成された第1の配線層は、キャパシタ320の下部電極322および引き出し配線330を含み、これら第1の配線層および第1の絶縁層341の上には第2の絶縁層342が設けられている。
また、第2の絶縁層342の上に形成された第2の配線層は、スパイラルインダクタ310、キャパシタ320の上部電極321、スパイラルインダクタ310の外周端311に接続された第1の入出力配線301、キャパシタ320の上部電極321に接続された第2の入出力配線302を含み、これら第2の配線層および第2の絶縁層342の上には第3の絶縁層343が設けられている。スパイラルインダクタ310の内周端312と引き出し配線330との間は、ビアによって層間の電気的な接続がとられている。
絶縁層341,342,343は、感光性樹脂等からなる絶縁樹脂層とすることができる。第1の絶縁層341の下側には、図示しない基板を備えることが好ましい。ここで、基板としては、例えばシリコン(Si)等の半導体基板、ガラス基板やセラミック基板など絶縁性基板が挙げられる。
図18に示す従来の並列共振器の場合、スパイラルインダクタ210の巻数が2.5回(周方向に沿うスパイラルの回転角が360°の2.5倍)であり、外周端211と内周端212とがスパイラルインダクタ210の反対側に位置しているのに対して、図1に示す本形態例の電気回路の場合、平面スパイラルコイル13の内周端12は、外周端11と同じ側に設けられている。つまり、平面スパイラルコイル13の回転角が360°のほぼ整数倍である。
本発明において、平面スパイラルコイル13の回転角は、nを1以上の整数として、n×360°±60°の範囲内が好ましい。
本発明において、平面スパイラルコイル13の回転角は、nを1以上の整数として、n×360°±60°の範囲内が好ましい。
本形態例の電気回路によれば、インダクタ10とキャパシタ20とを図1のように配置することにより、キャパシタ20を、平面スパイラルコイル13の中心スペース部14内に収容することなく、平面スパイラルコイル13の近傍に配置することができる。平面スパイラルコイル13の面内においてキャパシタ20をインダクタ10の外側に配置することにより、インダクタ10のQ値の劣化を抑制することができ、インダクタ10とキャパシタ20を接続する配線を短くすることにより、小型化することができ、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制することが可能になる。
なお、本形態例の場合、インダクタ10は引き出し配線40の上方に配置し、平面スパイラルコイル13と上部電極21を同じ面内に配置し、引き出し配線40と下部電極22を同じ面内に配置したが、これとは逆に、インダクタ10は引き出し配線40の下方に配置し、平面スパイラルコイル13と下部電極22を同じ面内に配置し、引き出し配線40と上部電極21を同じ面内に配置することもできる。
図2は、インダクタ10とキャパシタ20とを並列に接続した電気回路の一例を示す。図2に示す電気回路は、第1の入出力配線1がビアを介することなく上部電極21と導通され、引き出し配線50と内周端12との間を導通するためのビア52、引き出し配線50と第2の入出力配線2との間を導通するためのビア53以外に、下部電極22と第2の入出力配線2との間を導通するためのビア54を有するほかは、図1の電気回路と同様に構成されている。
図2の場合、第2の入出力配線2が引き出し配線50と垂直に配置され、かつ第2の入出力配線2の延在方向(図2(a)の左右方向)に沿う直線(基準線)に対して、図2(a)の上側がインダクタ10、図2(a)の下側がキャパシタ20というようにレイアウトされている。このインダクタ10およびキャパシタ20が占有する面積は、図1よりやや増加するものの、設計の簡単化、インダクタ10とキャパシタ20との距離を若干離したことにより、インダクタ10のQ値改善という効果が得られる。
図2の場合、第2の入出力配線2が引き出し配線50と垂直に配置され、かつ第2の入出力配線2の延在方向(図2(a)の左右方向)に沿う直線(基準線)に対して、図2(a)の上側がインダクタ10、図2(a)の下側がキャパシタ20というようにレイアウトされている。このインダクタ10およびキャパシタ20が占有する面積は、図1よりやや増加するものの、設計の簡単化、インダクタ10とキャパシタ20との距離を若干離したことにより、インダクタ10のQ値改善という効果が得られる。
図3は、引き出し配線60と内周端12との間を導通するためのビア62と、引き出し配線60および下部電極22と第2の入出力配線2との間を導通するためのビア63を有するほかは、図2の電気回路と同様に構成されている。この場合、ビア数が少なく、効率的なレイアウトとなる。
図4〜図9は、図1〜図3に示すLC共振器を2つ、中間接続配線3を介して直列に接続した形態である。各図にはインダクタおよびキャパシタがそれぞれ2つ示されているので、図中左側に図示されたインダクタおよびキャパシタを第1のインダクタ10Aおよび第1のキャパシタ20Aとし、また、図中右側に図示されたインダクタおよびキャパシタを第2のインダクタ10Bおよび第2のキャパシタ20Bとして、符号を区別した。
いずれの場合も、2つのLC共振器のそれぞれのインダクタ10A,10B(第1のインダクタ10Aおよび第2のインダクタ10B)は、平面スパイラルコイル13の巻き方向(電流の流れる方向)が互いに逆向きであるので、インダクタ10A,10Bが互いの磁束を強めることが可能である。
また、2つのLC共振器のそれぞれのキャパシタ20A,20B(第1のキャパシタ20Aおよび第2のキャパシタ20B)は、それぞれのインダクタ10A,10Bの近傍に配置されているので、第1のインダクタ10Aと第1のキャパシタ20Aを接続する配線、および第2のインダクタ10Bと第2のキャパシタ20Bを接続する配線を短くすることにより、小型化することができる。
また、2つの平面スパイラルコイル13の中心スペース部14が、2つの平面スパイラルコイル13の外周端11の位置同士を結んだ直線に対して、互いに反対側に位置するように配置されているので、中間接続配線3の長さをインダクタ10A,10Bの平面スパイラルコイル13の寸法(例えば平面における外径)に比べて短くすることができ、占有面積の縮小化が図れる。
いずれの場合も、2つのLC共振器のそれぞれのインダクタ10A,10B(第1のインダクタ10Aおよび第2のインダクタ10B)は、平面スパイラルコイル13の巻き方向(電流の流れる方向)が互いに逆向きであるので、インダクタ10A,10Bが互いの磁束を強めることが可能である。
また、2つのLC共振器のそれぞれのキャパシタ20A,20B(第1のキャパシタ20Aおよび第2のキャパシタ20B)は、それぞれのインダクタ10A,10Bの近傍に配置されているので、第1のインダクタ10Aと第1のキャパシタ20Aを接続する配線、および第2のインダクタ10Bと第2のキャパシタ20Bを接続する配線を短くすることにより、小型化することができる。
また、2つの平面スパイラルコイル13の中心スペース部14が、2つの平面スパイラルコイル13の外周端11の位置同士を結んだ直線に対して、互いに反対側に位置するように配置されているので、中間接続配線3の長さをインダクタ10A,10Bの平面スパイラルコイル13の寸法(例えば平面における外径)に比べて短くすることができ、占有面積の縮小化が図れる。
図4に示す電気回路は、図1に示すLC並列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11および第1のキャパシタ20Aの下部電極22に導通されている。
中間接続配線3の一端(図4では左端)は、第1のインダクタ10Aの引き出し配線40および第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図4では右端)は、第2のインダクタ10Bの引き出し配線40および第2のキャパシタ20Bの上部電極21に導通されている。
第2の入出力配線2は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11および第2のキャパシタ20Bの下部電極22に導通されている。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11および第1のキャパシタ20Aの下部電極22に導通されている。
中間接続配線3の一端(図4では左端)は、第1のインダクタ10Aの引き出し配線40および第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図4では右端)は、第2のインダクタ10Bの引き出し配線40および第2のキャパシタ20Bの上部電極21に導通されている。
第2の入出力配線2は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11および第2のキャパシタ20Bの下部電極22に導通されている。
図5に示す電気回路は、図1に示すLC並列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11および第1のキャパシタ20Aの下部電極22に導通されている。
中間接続配線3の一端(図5では左端)は、第1のインダクタ10Aの引き出し配線40および第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図5では右端)は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11および第2のキャパシタ20Bの下部電極22に導通されている。
第2の入出力配線2は、第2のインダクタ10Bの引き出し配線40および第2のキャパシタ20Bの上部電極21に導通されている。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11および第1のキャパシタ20Aの下部電極22に導通されている。
中間接続配線3の一端(図5では左端)は、第1のインダクタ10Aの引き出し配線40および第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図5では右端)は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11および第2のキャパシタ20Bの下部電極22に導通されている。
第2の入出力配線2は、第2のインダクタ10Bの引き出し配線40および第2のキャパシタ20Bの上部電極21に導通されている。
図6,7に示す電気回路は、いずれも図2に示すLC並列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
図8,9に示す電気回路は、いずれも図3に示すLC並列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
図8,9に示す電気回路は、いずれも図3に示すLC並列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
図10は、インダクタ10とキャパシタ20とを並列に接続した電気回路の一例を示す。図10に示す電気回路は、第1の入出力配線1が引き出し配線70およびキャパシタ20の下部電極22に導通されるとともに、第2の入出力配線2が平面スパイラルコイル13の外周端11およびキャパシタ20の上部電極21に導通されることにより、インダクタ10がキャパシタ20と並列に接続されている。これらのインダクタ10およびキャパシタ20は、LC並列共振器を構成していても良い。
ビア71は第1の入出力配線1と引き出し配線70との間を導通するために設けられ、ビア72は内周端12と引き出し配線70との間を導通するために設けられ、ビア73は第1の入出力配線1と下部電極22との間を導通するために設けられている。
ビア71は第1の入出力配線1と引き出し配線70との間を導通するために設けられ、ビア72は内周端12と引き出し配線70との間を導通するために設けられ、ビア73は第1の入出力配線1と下部電極22との間を導通するために設けられている。
図11に示す電気回路は、図1に示すLC並列共振器と、図10に示すLC並列共振器とを、中間接続配線3を介して直列に接続した形態である。
この例では、2つのインダクタ10A,10Bの平面スパイラルコイル13は、電流の流れる方向に沿う巻き方向が互いに同じ向きであるが、2つの平面スパイラルコイル13の中心スペース部が、2つの平面スパイラルコイル13の外周端11の位置同士を結んだ直線に対して、互いに反対側に位置するように配置されている。
この例では、2つのインダクタ10A,10Bの平面スパイラルコイル13は、電流の流れる方向に沿う巻き方向が互いに同じ向きであるが、2つの平面スパイラルコイル13の中心スペース部が、2つの平面スパイラルコイル13の外周端11の位置同士を結んだ直線に対して、互いに反対側に位置するように配置されている。
図12は、インダクタ10とキャパシタ20とを直列に接続した電気回路の一例を示す。図12に示す電気回路は、平面スパイラルコイル13を有するインダクタ10と、平面スパイラルコイル13の外側に配されたキャパシタ20を備える。平面スパイラルコイル13が形成された面の下方で平面スパイラルコイル13を横切る引き出し配線30は、平面スパイラルコイル13の内周端12に導通され、引き出し配線30とキャパシタ20の下部電極22とが電気的に接続されている。さらに、平面スパイラルコイル13の周方向において、平面スパイラルコイル13の内周端12は、平面スパイラルコイル13の外周端11と同じ側に設けられている。
図12の電気回路において、第1の入出力配線1が平面スパイラルコイル13の外周端11に導通され、引き出し配線30がキャパシタ20の下部電極22に導通されるとともに、第2の入出力配線2がキャパシタ20の上部電極21に導通されることにより、インダクタ10がキャパシタ20と直列に接続されている。これらのインダクタ10およびキャパシタ20は、LC直列共振器を構成していても良い。
ビア32は、引き出し配線30と平面スパイラルコイル13の内周端12とを導通するため、両者の間に設けられている。
ビア32は、引き出し配線30と平面スパイラルコイル13の内周端12とを導通するため、両者の間に設けられている。
図13に示す電気回路は、図12に示すLC直列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11に導通されている。
中間接続配線3の一端(図13では左端)は、第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図13では右端)は、第2のキャパシタ20Bの上部電極21に導通されている。
第2の入出力配線2は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11に導通されている。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11に導通されている。
中間接続配線3の一端(図13では左端)は、第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図13では右端)は、第2のキャパシタ20Bの上部電極21に導通されている。
第2の入出力配線2は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11に導通されている。
図14に示す電気回路は、図12に示すLC直列共振器を2つ、中間接続配線3を介して直列に接続した形態である。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11に導通されている。
中間接続配線3の一端(図14では左端)は、第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図14では右端)は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11に導通されている。
第2の入出力配線2は、第2のキャパシタ20Bの上部電極21に導通されている。
第1の入出力配線1は、第1のインダクタ10Aの平面スパイラルコイル13の外周端11に導通されている。
中間接続配線3の一端(図14では左端)は、第1のキャパシタ20Aの上部電極21に導通され、中間接続配線3の他端(図14では右端)は、第2のインダクタ10Bの平面スパイラルコイル13の外周端11に導通されている。
第2の入出力配線2は、第2のキャパシタ20Bの上部電極21に導通されている。
上述の本発明によって構成したLC共振器(LC並列共振器またはLC直列共振器)は、複数、直列または並列に接続することにより、図15〜図17に示すようなフィルター回路を構成することもできる。それぞれのLC共振器は、インダクタとキャパシタとの配置が同一の組み合わせであっても、インダクタとキャパシタとの配置が異なる組み合わせであっても良い。
なお、本発明の電気回路において、インダクタおよびキャパシタは、半導体後工程プロセスであるWLP技術を応用した製造方法によって製造することができる。
例えば図19において、シリコン(Si)ウエハ等の基板(図示せず)の上に第1絶縁樹脂層341を形成した後、第1絶縁樹脂層341の上に引き出し配線330およびキャパシタ320の下部電極322を含む第1配線層を形成する。
次に、第1配線層上および第1絶縁樹脂層341の上に第2絶縁樹脂層342を形成する。この第2絶縁樹脂層342には、ビアを形成するための開口部を形成する。
例えば図19において、シリコン(Si)ウエハ等の基板(図示せず)の上に第1絶縁樹脂層341を形成した後、第1絶縁樹脂層341の上に引き出し配線330およびキャパシタ320の下部電極322を含む第1配線層を形成する。
次に、第1配線層上および第1絶縁樹脂層341の上に第2絶縁樹脂層342を形成する。この第2絶縁樹脂層342には、ビアを形成するための開口部を形成する。
次に、第2絶縁樹脂層342上に、第1の入出力配線301、スパイラルインダクタ310、キャパシタ320の上部電極321および第2の入出力配線302を含む第2の配線層を形成する。上部電極321は、第2絶縁樹脂層342を介して下部電極322と対向させる。上部電極321、下部電極322および両電極間の第2絶縁樹脂層342により、MIMキャパシタ320が構成される。また、スパイラルインダクタ310の内周端312の位置には、あらかじめ開口部が設けられ、めっき等で開口部内に導体ビアが形成されることにより、スパイラルインダクタ310の内周端312と引き出し配線330とが導通される。
次に、第2配線層上および第2絶縁樹脂層342の上に第3絶縁樹脂層343を形成する。この第3絶縁樹脂層343には、はんだバンプやワイヤ等の端子を電気回路と導通させるための開口部を設けることができる。
基板がウエハである場合には、さらにダイシングをすることで、電気回路のチップが得られる。
基板がウエハである場合には、さらにダイシングをすることで、電気回路のチップが得られる。
スパイラルインダクタ(平面スパイラルコイル)の形成は、例えば銅(Cu)めっき等の金属めっきを用いることができる。配線層などのパターニングには、フォトレジストを用いたフォトリソグラフィー法やエッチング法等を用いることができる。
絶縁樹脂層にビア等のための開口部を形成するには、スピンコートや電着法、ドライフィルム接着などにより全面に感光性樹脂層を形成した後、フォトリソグラフィー工程によりパターニングする方法等が挙げられる。
このように、ウエハレベルパッケージ(WLP)技術を応用した製造方法によれば、プロセス温度は、最高でも300℃未満とすることができる。
絶縁樹脂層にビア等のための開口部を形成するには、スピンコートや電着法、ドライフィルム接着などにより全面に感光性樹脂層を形成した後、フォトリソグラフィー工程によりパターニングする方法等が挙げられる。
このように、ウエハレベルパッケージ(WLP)技術を応用した製造方法によれば、プロセス温度は、最高でも300℃未満とすることができる。
1,2,201,202,301,302…入出力配線、10,10A,10B,210,310…インダクタ、11,211,311…外周端、12,212,312…内周端、13…平面スパイラルコイル、14…中心スペース部、20,20A,20B,220,320…キャパシタ、21,221,321…上部電極、22,222,322…下部電極、30,40,50,60,70,230,330…引き出し配線、32,41,42,43,52,53,54,62,63,71,72,73・・・ビア。
Claims (4)
- 平面スパイラルコイルを有するインダクタと、前記平面スパイラルコイルの外側に配されたキャパシタを備えた電気回路であって、
前記平面スパイラルコイルが形成された面の上方または下方で前記平面スパイラルコイルを横切る引き出し配線が、前記平面スパイラルコイルの内周端に導通され、前記引き出し配線と前記キャパシタのいずれかの電極とが電気的に接続され、前記平面スパイラルコイルの周方向において、前記平面スパイラルコイルの内周端は、前記平面スパイラルコイルの外周端と同じ側に設けられ、前記キャパシタが前記平面スパイラルコイルの近傍に配置されていることを特徴とする電気回路。 - 第1の入出力配線が前記平面スパイラルコイルの外周端および前記キャパシタの一方の電極に導通されるとともに、第2の入出力配線が前記引き出し配線および前記キャパシタの他方の電極に導通されることにより、前記インダクタが前記キャパシタと並列に接続され、前記インダクタと前記キャパシタとがLC並列共振器を構成していることを特徴とする請求項1に記載の電気回路。
- 第1の平面スパイラルコイルを有する第1のインダクタと、前記第1の平面スパイラルコイルの外側に配された第1のキャパシタと、第2の平面スパイラルコイルを有する第2のインダクタと、前記第2の平面スパイラルコイルの外側に配された第2のキャパシタを備え、前記第2のインダクタは、第1のキャパシタもしくは第2のキャパシタの一方もしくは両方を介して、またはこれらのキャパシタを介することなく、前記第1のインダクタと接続された電気回路であって、
前記第1の平面スパイラルコイルが形成された面の上方または下方で前記第1の平面スパイラルコイルを横切る第1の引き出し配線が、前記第1の平面スパイラルコイルの内周端に導通され、前記第1の引き出し配線と前記第1のキャパシタのいずれかの電極とが電気的に接続され、前記第1の平面スパイラルコイルの周方向において、前記第1の平面スパイラルコイルの内周端は、前記第1の平面スパイラルコイルの外周端と同じ側に設けられ、前記第1のキャパシタが前記第1の平面スパイラルコイルの近傍に配置され、
前記第2の平面スパイラルコイルが形成された面の上方または下方で前記第2の平面スパイラルコイルを横切る第2の引き出し配線が、前記第2の平面スパイラルコイルの内周端に導通され、前記第2の引き出し配線と前記第2のキャパシタのいずれかの電極とが電気的に接続され、前記第2の平面スパイラルコイルの周方向において、前記第2の平面スパイラルコイルの内周端は、前記第2の平面スパイラルコイルの外周端と同じ側に設けられ、前記第2のキャパシタが前記第2の平面スパイラルコイルの近傍に配置され、
前記第1のインダクタの平面スパイラルコイルと前記第2のインダクタの平面スパイラルコイルとは、電流の流れる方向に沿う巻き方向が互いに逆向きであり、かつ前記第1の平面スパイラルコイルの中心スペース部と前記第2の平面スパイラルコイルの中心スペース部とが、前記第1の平面スパイラルコイルの外周端の位置と前記第2の平面スパイラルコイルの外周端の位置とを結んだ直線に対して、互いに反対側に位置するように配置されていることを特徴とする電気回路。 - 前記第1のインダクタと前記第1のキャパシタとがLC共振器を構成し、かつ、前記第2のインダクタと前記第2のキャパシタとがLC共振器を構成していることを特徴とする請求項3に記載の電気回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075597A JP2010232765A (ja) | 2009-03-26 | 2009-03-26 | インダクタおよびキャパシタを備えた電気回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075597A JP2010232765A (ja) | 2009-03-26 | 2009-03-26 | インダクタおよびキャパシタを備えた電気回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010232765A true JP2010232765A (ja) | 2010-10-14 |
Family
ID=43048198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075597A Pending JP2010232765A (ja) | 2009-03-26 | 2009-03-26 | インダクタおよびキャパシタを備えた電気回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010232765A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9444424B2 (en) | 2013-02-15 | 2016-09-13 | Murata Manufacturing Co., Ltd. | Polar-type low pass filter and demultiplexer equipped therewith |
US9461611B2 (en) | 2013-09-27 | 2016-10-04 | Murata Manufacturing Co., Ltd. | Low pass filter having attenuation pole and wave splitter |
JP6010633B2 (ja) * | 2012-12-19 | 2016-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN110235361A (zh) * | 2017-01-31 | 2019-09-13 | 株式会社村田制作所 | Lc谐振器 |
JP2020205342A (ja) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | チップ部品 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6243909A (ja) * | 1985-08-22 | 1987-02-25 | Murata Mfg Co Ltd | 共振器およびそれを用いたフイルタ |
JPH08250962A (ja) * | 1995-03-10 | 1996-09-27 | Tdk Corp | Lcフィルタ |
JPH09148948A (ja) * | 1995-11-20 | 1997-06-06 | Fujitsu Ltd | 小容量多重無線装置 |
JP2005198241A (ja) * | 2003-12-12 | 2005-07-21 | Sony Corp | フィルタ回路 |
JP2005303418A (ja) * | 2004-04-07 | 2005-10-27 | Alps Electric Co Ltd | ダイプレクサ |
JP2005303419A (ja) * | 2004-04-07 | 2005-10-27 | Alps Electric Co Ltd | ダイプレクサ |
JP2008271204A (ja) * | 2007-04-20 | 2008-11-06 | Toko Inc | 積層型電子部品 |
-
2009
- 2009-03-26 JP JP2009075597A patent/JP2010232765A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6243909A (ja) * | 1985-08-22 | 1987-02-25 | Murata Mfg Co Ltd | 共振器およびそれを用いたフイルタ |
JPH08250962A (ja) * | 1995-03-10 | 1996-09-27 | Tdk Corp | Lcフィルタ |
JPH09148948A (ja) * | 1995-11-20 | 1997-06-06 | Fujitsu Ltd | 小容量多重無線装置 |
JP2005198241A (ja) * | 2003-12-12 | 2005-07-21 | Sony Corp | フィルタ回路 |
JP2005303418A (ja) * | 2004-04-07 | 2005-10-27 | Alps Electric Co Ltd | ダイプレクサ |
JP2005303419A (ja) * | 2004-04-07 | 2005-10-27 | Alps Electric Co Ltd | ダイプレクサ |
JP2008271204A (ja) * | 2007-04-20 | 2008-11-06 | Toko Inc | 積層型電子部品 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6010633B2 (ja) * | 2012-12-19 | 2016-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9536828B2 (en) | 2012-12-19 | 2017-01-03 | Renesas Electronics Corporation | Semiconductor device |
JPWO2014097425A1 (ja) * | 2012-12-19 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9444424B2 (en) | 2013-02-15 | 2016-09-13 | Murata Manufacturing Co., Ltd. | Polar-type low pass filter and demultiplexer equipped therewith |
US9461611B2 (en) | 2013-09-27 | 2016-10-04 | Murata Manufacturing Co., Ltd. | Low pass filter having attenuation pole and wave splitter |
CN110235361A (zh) * | 2017-01-31 | 2019-09-13 | 株式会社村田制作所 | Lc谐振器 |
CN110235361B (zh) * | 2017-01-31 | 2022-12-30 | 株式会社村田制作所 | Lc谐振器 |
JP2020205342A (ja) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | チップ部品 |
JP7323343B2 (ja) | 2019-06-17 | 2023-08-08 | ローム株式会社 | チップ部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3578931B2 (ja) | マルチチップモジュール用モノリシック共鳴器 | |
US7948056B2 (en) | Integrated electronic device and method of making the same | |
JP5009934B2 (ja) | 小型薄膜バンドパスフィルタ | |
US7869784B2 (en) | Radio frequency circuit with integrated on-chip radio frequency inductive signal coupler | |
US7312684B2 (en) | Semiconductor device | |
JP2016524816A (ja) | 高い品質係数をもたらす複数の相互結合メタライズ層を有するベクトルインダクタ | |
JP4946219B2 (ja) | 可変インダクタ及びこれを用いた半導体装置 | |
JP2006173145A (ja) | インダクタ、共振回路、半導体集積回路、発振器、通信装置 | |
JP2010232765A (ja) | インダクタおよびキャパシタを備えた電気回路 | |
JP6547848B2 (ja) | 高周波モジュール | |
WO2015037374A1 (ja) | インダクタおよび帯域除去フィルタ | |
JP6642742B2 (ja) | コモンモードチョークコイル、モジュール部品および電子機器 | |
JP6665865B2 (ja) | Lc複合デバイス | |
WO2017188062A1 (ja) | 弾性波フィルタ装置およびマルチプレクサ | |
JP6288386B2 (ja) | 表面実装型lcデバイス | |
JP4507508B2 (ja) | インダクタ装置およびその製造方法 | |
JP5598461B2 (ja) | 可変インダクタ及びこれを用いた半導体装置 | |
JP2021174803A (ja) | 集積受動部品 | |
CN108305855B (zh) | 电子封装件及其基板结构 | |
JP5374808B2 (ja) | 可変受動デバイス及びこれを用いた半導体装置 | |
JP4656196B2 (ja) | インダクタおよびフィルタ | |
JP6575312B2 (ja) | Lc複合デバイスおよびプロセッサ | |
JP2010268304A (ja) | 樹脂多層デバイスおよびその製造方法 | |
JP2002299986A (ja) | 電子回路ユニット | |
WO2010055614A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |