CN110235361A - Lc谐振器 - Google Patents

Lc谐振器 Download PDF

Info

Publication number
CN110235361A
CN110235361A CN201780085123.1A CN201780085123A CN110235361A CN 110235361 A CN110235361 A CN 110235361A CN 201780085123 A CN201780085123 A CN 201780085123A CN 110235361 A CN110235361 A CN 110235361A
Authority
CN
China
Prior art keywords
mentioned
conductor pattern
resonance device
cylindrical conductor
dielectric layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780085123.1A
Other languages
English (en)
Other versions
CN110235361B (zh
Inventor
增田博志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110235361A publication Critical patent/CN110235361A/zh
Application granted granted Critical
Publication of CN110235361B publication Critical patent/CN110235361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

本发明的一实施方式所涉及的LC谐振器(1)具备外部连接端子(TE2)、电感器、电容器以及导通孔导体图案(V1)。电感器形成为绕与层叠方向正交的特定轴卷绕。电容器与电感器连接。导通孔导体图案(V1)从电感器向层叠方向延伸，并将电感器与外部连接端子(TE2)连接。电感器包含向X轴方向延伸的柱状导体图案(CL11)。从X轴方向俯视时的柱状导体图案(CL11)的面积在从Z轴方向俯视时的导通孔导体图案(V1)的面积以上。抑制伴随低背化的LC谐振器的Q值的降低。

Description

LC谐振器
技术领域
本发明涉及在层叠方向层叠了多个电介质层的LC谐振器。
背景技术
以往，已知有包含形成为绕与层叠方向正交的特定轴卷绕的电感器的LC谐振器。例如，在日本特开2014－57277号公报(专利文献1)公开了包含通过向层叠方向延伸的两个导通孔导体图案、以及将这两个导通孔导体图案连接的线路导体图案形成的电感器的LC谐振器。
专利文献1：日本特开2014－57277号公报
近年，在智能手机那样的便携式的无线通信设备中，迫切期望小型化以及低背化。在这样的设备中使用的LC谐振器中也要求小型化以及低背化。
在层叠方向使在层叠方向层叠了多个电介质层的LC谐振器低背化的情况下，在层叠方向贯通多个电介质层的导通孔导体图案的长度变短。因此，若将专利文献1所公开的那样的、包含形成为绕与层叠方向正交的特定轴卷绕的电感器的LC谐振器低背化，则电感器所包含的导通孔导体图案变短。
在如专利文献1所公开的那样的电感器那样，将导通孔导体图案以及线路导体图案配置为绕特定轴形成环路的情况下，若导通孔导体图案变短，则线路导体图案在电感器的环路长所占的长度的比例变高。专利文献1所公开的那样的层叠方向的宽度(厚度)较小的形状(板状)的线路导体图案与柱状的导通孔导体图案相比，与长边方向正交的剖面的面积(剖面积)减小，所以电流密度容易增大。因此，若线路导体图案在电感器的环路长所占的长度的比例增大，则电感器的电流密度增大。若电感器的电流密度增大，则输入到LC谐振器的信号中在LC谐振器内损耗的信号的比例提高。即，LC谐振器的插入损耗增大，而Q值降低。
发明内容
本发明是为了解决上述那样的课题而完成的，其目的在于抑制伴随低背化的LC谐振器的Q值的降低。
本发明的一实施方式所涉及的LC谐振器是在层叠方向层叠了多个电介质层的层叠体。LC谐振器具备外部连接端子、电感器、电容器以及导通孔导体图案。电感器形成为绕与层叠方向正交的特定轴卷绕。电容器与电感器连接。导通孔导体图案从电感器向层叠方向延伸，并将电感器与外部连接端子连接。电感器包含向与层叠方向正交的第一方向延伸的第一柱状导体图案。从第一方向俯视时的第一柱状导体图案的面积在从层叠方向俯视时的导通孔导体图案的面积以上。
在本发明所涉及的LC谐振器中，从第一方向俯视时的第一柱状导体图案的面积在从层叠方向俯视时的导通孔导体图案的面积以上。第一柱状导体图案的电流密度在导通孔导体图案的电流密度以下。因此，即使在使LC谐振器低背化的情况下，也能够抑制电感器的电流密度的增加。其结果，能够抑制伴随低背化的LC谐振器的插入损耗的增加，抑制LC谐振器的Q值的降低。
附图说明
图1是本发明所涉及的LC谐振器的等效电路图。
图2是图1的LC谐振器的外观立体图。
图3是图1的LC谐振器的外观透视图。
图4是比较例1所涉及的LC谐振器的外观透视图。
图5是比较例2所涉及的LC谐振器的外观透视图。
图6是一并示出从X轴方向俯视图3的柱状导体图案1样子、以及从Z轴方向俯视图3的导通孔导体图案的样子的图。
图7是实施方式2所涉及的LC谐振器的外观立体图。
图8是图7的LC谐振器的外观透视图。
图9是实施方式3所涉及的LC谐振器的外观立体图。
图10是图9的LC谐振器的外观透视图。
图11是实施方式4所涉及的LC谐振器的外观立体图。
图12是图11的LC谐振器的外观透视图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，对图中相同或者相应部分附加相同的附图标记且作为原则不重复其说明。
[实施方式1]
图1是本发明所涉及的LC谐振器1的等效电路图。如图1所示，LC谐振器1具备外部连接端子P1、P2、电感器L1、以及电容器C1。电感器L1以及电容器C1在外部连接端子P1与P2之间并联连接。实施方式1的比较例1、比较例2以及在实施方式1之后说明的实施方式2～实施方式4所涉及的LC谐振器的等效电路图也与图1所示的等效电路图相同。
图2是LC谐振器1的外观立体图。图3是LC谐振器1的外观透视图。LC谐振器1是在Z轴方向(层叠方向)层叠了多个电介质层的层叠体。在图2、图3中X轴方向、Y轴方向、以及Z轴方向相互正交。在图4～图12中也相同。
如图2以及图3所示，LC谐振器1例如为长方体状。将与多个电介质层的层叠方向垂直的LC谐振器1的最外层的面设为底面BF1以及上面UF1。将与多个电介质层的层叠方向平行的面中与ZX平面平行的面设为侧面SF1以及SF3。将与多个电介质层的层叠方向平行的面中与YZ平面平行的面设为侧面SF2以及SF4。LC谐振器1的厚度为H1。
在底面BF1形成有端子电极TE1～TE3。端子电极TE1～TE3例如是规则地配置了平面电极的LGA(Land Grid Array：触点栅格阵列)端子。底面BF1与未图示的电路基板连接。遍及上面UF1、侧面SF4、以及底面BF1，配置端子电极TE4。在实施方式1中，端子电极TE4、TE2分别相当于图1的外部连接端子P1、P2。
如图3所示，在多个电介质层的内部形成有四棱柱状的柱状导体图案CL11、CL12、圆柱状的导通孔导体图案V1～V3、以及板状的电容器导体图案C11、C12。
各柱状导体图案CL11、CL12形成为向X轴方向延伸。柱状导体图案CL11、CL12例如是通过丝网印刷或者分配器填充在通过激光或者切块机在陶瓷片形成的空洞的导体膏体热固化后的导体图案。或者，也可以在陶瓷片形成柱状导体图案CL11、CL12，之后涂覆陶瓷膏体，从而将该陶瓷片与柱状导体图案CL11、CL12之间的阶梯差平坦化。
导通孔导体图案V1向Z轴方向延伸，将柱状导体图案CL12与端子电极TE2连接。导通孔导体图案V2向Z轴方向延伸，将柱状导体图案CL11与CL12连接。导通孔导体图案V3向Z轴方向延伸，将柱状导体图案CL11与电容器导体图案C11连接。
电容器导体图案C11与端子电极TE4连接。电容器导体图案C12与柱状导体图案CL12连接。电容器导体图案C12也可以经由导通孔导体图案与柱状导体图案CL12连接。
通过将导通孔导体图案V3、柱状导体图案CL11、导通孔导体图案V2、以及柱状导体图案CL12配置为绕特定轴WA1卷绕，形成电感器L1。电容器导体图案C11与C12在层叠方向对置，形成电容器C1。
图4是比较例1所涉及的LC谐振器10的外观透视图。如图4所示，LC谐振器10是多个电介质层的层叠体，例如为长方体状。将与多个电介质层的层叠方向垂直的LC谐振器10的最外层的面设为底面BF10以及上面UF10。将与多个电介质层的层叠方向平行的面中与ZX平面平行的面设为侧面SF101以及SF103。将与多个电介质层的层叠方向平行的面中与YZ平面平行的面设为侧面SF102以及SF104。LC谐振器10的厚度为H2(＞H1)。
在底面BF10形成有端子电极TE101～TE103。端子电极TE101～TE103例如是规则地配置了平面电极的LGA(Land Grid Array)端子。底面BF10与未图示的电路基板连接。遍及上面UF10、侧面SF104、以及底面BF10，配置端子电极TE104。在变形例1中，端子电极TE104相当于外部连接端子P1，端子电极TE101、TE103相当于外部连接端子P2。
在多个电介质层的内部形成有线路导体图案PL101、导通孔导体图案V101～V103、电容器导体图案C101、C102。
线路导体图案PL101形成为向X轴方向延伸。线路导体图案PL101是板状。线路导体图案PL101的厚度与电容器导体图案C101的厚度同等程度。线路导体图案PL101的厚度比图3所示的柱状导体图案CL11小。线路导体图案PL101的Y轴方向的长度与图3所示的柱状导体图案CL11的Y轴方向的长度同等程度。
再次参照图4，导通孔导体图案V101向Z轴方向延伸，将电容器导体图案C102与端子电极TE103连接。导通孔导体图案V102向Z轴方向延伸，将线路导体图案PL101与端子电极TE101连接。导通孔导体图案V103向Z轴方向延伸，将线路导体图案PL101与电容器导体图案C101连接。电容器导体图案C101与端子电极TE104连接。
通过将导通孔导体图案V102、线路导体图案PL101、导通孔导体图案V103配置为绕特定轴WA10卷绕，形成电感器L1。电容器导体图案C101与C102在Z轴方向对置，形成电容器C1。
图5是比较例2所涉及的LC谐振器20的外观透视图。如图5所示，LC谐振器20是多个电介质层的层叠体，例如为长方体状。将与多个电介质层的层叠方向垂直的LC谐振器20的最外层的面设为底面BF20以及上面UF20。将与多个电介质层的层叠方向平行的面中与ZX平面平行的面设为侧面SF201以及SF203。将与多个电介质层的层叠方向平行的面中与YZ平面平行的面设为侧面SF202以及SF204。LC谐振器20的厚度为H1(＜H2)。LC谐振器20是在层叠方向将图4所示的LC谐振器10低背化后的LC谐振器。
在底面BF20形成有端子电极TE201～TE203。端子电极TE201～TE203例如是规则地配置了平面电极的LGA(Land Grid Array)端子。底面BF20与未图示的电路基板连接。遍及上面UF20、侧面SF204、以及底面BF20，配置端子电极TE204。在变形例2中，端子电极TE204相当于外部连接端子P1，端子电极TE201、TE203相当于外部连接端子P2。
在多个电介质层的内部形成有线路导体图案PL201、导通孔导体图案V201～V203、电容器导体图案C201、C202。线路导体图案PL201，电容器导体图案C201、C202、以及导通孔导体图案V201分别为与图4所示的线路导体图案PL101、电容器导体图案C101、C102、以及导通孔导体图案V101相同的形状。图5所示的导通孔导体图案V202比图4所示的导通孔导体图案V102短。图5所示的导通孔导体图案V203比图4所示的导通孔导体图案V103短。
再次参照图5，线路导体图案PL201形成为向X轴方向延伸。导通孔导体图案V201向Z轴方向延伸，将电容器导体图案C202与端子电极TE203连接。导通孔导体图案V202向Z轴方向延伸，将线路导体图案PL201与端子电极TE201连接。导通孔导体图案V203向Z轴方向延伸，将线路导体图案PL201与电容器导体图案C201连接。电容器导体图案C201与端子电极TE204连接。
通过将导通孔导体图案V202、线路导体图案PL201、导通孔导体图案V203配置为绕特定轴WA20卷绕，来形成电感器L1。电容器导体图案C201与C202在层叠方向对置，形成电容器C1。
若将图4所示的LC谐振器10(厚度H2)低背化为图5所示的LC谐振器20(厚度H1)，则各导通孔导体图案V102、V103变短。在比较例2中线路导体图案PL201的长度在电感器L1的环路长所占的比例比在比较例1中线路导体图案PL101的长度在电感器L1的环路长所占的比例高。由于板状的线路导体图案PL201与柱状的导通孔导体图案V202以及V203相比剖面积较小，所以电流密度容易变大。因此，若线路导体图案PL201在电感器L1所占的比例增大，则电感器L1的电流密度增大。若电感器L1的电流密度增大，则输入到LC谐振器20的信号中，在LC谐振器20内损耗的信号的比例提高。即，LC谐振器20的插入损耗比LC谐振器10的插入损耗大，LC谐振器20的Q值比LC谐振器10的Q值降低。
因此，在实施方式1中，作为形成电感器L1的导体图案之一，代替板状的线路导体图案，而使用电流密度在导通孔导体图案以下的柱状导体图案。图6是一并示出从X轴方向俯视图3的柱状导体图案CL11的样子、以及从Z轴方向俯视图3的导通孔导体图案V1的样子的图。
图6(a)是表示从X轴方向俯视图3的柱状导体图案CL11的样子的图。在实施方式1中从X轴方向俯视时的柱状导体图案CL11的形状相当于与柱状导体图案的长边方向(X轴方向)正交的剖面上的柱状导体图案CL11的剖面形状。在实施方式1中从X轴方向俯视时的柱状导体图案CL11的形状的面积是柱状导体图案CL11的剖面积。
如图6(a)所示，柱状导体图案CL11的Y轴方向以及Z轴方向上的长度均为D1。柱状导体图案CL11是剖面的形状为正方形的四棱柱。柱状导体图案CL11的Z轴方向的长度与Y轴方向的长度的比为1。也可以柱状导体图案CL11的Z轴方向的长度与Y轴方向的长度的比大于1。从X轴方向俯视时的柱状导体图案CL11的面积(剖面积)为D12。
图6(b)是表示从Z轴方向俯视图3的导通孔导体图案V1的样子的图。在实施方式1中从Z轴方向俯视时的导通孔导体图案V1的形状相当于与导通孔导体图案V1的长边方向(Z轴方向)正交的剖面上的导通孔导体图案V1的剖面形状。在实施方式1中从Z轴方向俯视时的导通孔导体图案V1的形状的面积是导通孔导体图案V1的剖面积。
如图6(b)所示，导通孔导体图案V1的剖面形状为直径D1的圆柱。从Z轴方向俯视时的导通孔导体图案V1的面积为πD12/4。从X轴方向俯视时的柱状导体图案CL11的面积(D12)比从Z轴方向俯视时的导通孔导体图案V1的面积(πD12/4)大。同样地，从X轴方向俯视时的柱状导体图案CL12的面积比从Z轴方向俯视时的导通孔导体图案V1的面积(剖面积)大。
LC谐振器1的柱状导体图案CL11的剖面积比导通孔导体图案V1的剖面积大。因此，柱状导体图案CL11的电流密度比图5所示的LC谐振器20的线路导体图案PL201的电流密度小。在LC谐振器1中与LC谐振器20相比，能够抑制伴随低背化的插入损耗的增加，抑制Q值的降低。
另外，在LC谐振器1中，柱状导体图案CL11的Z轴方向的长度与Y轴方向的长度的比为1。和Z轴方向的长度与Y轴方向的长度的比小于1小的情况相比，容易在柱状导体图案CL11流过电流。和Z轴方向的长度与Y轴方向的长度的比小于1的情况相比，在LC谐振器1中能够抑制伴随低背化的插入损耗的增加，抑制Q值的降低。
以上，根据实施方式1所涉及的LC谐振器，通过使柱状导体图案的剖面积比导通孔导体图案的剖面积大，能够抑制LC谐振器的Q值的降低。
并且，在实施方式1中，通过使柱状导体图案C的Z轴方向的长度与Y轴方向的长度的比在1以上，能够进一步抑制伴随低背化的LC谐振器的Q值的降低。
在实施方式1中，对为了抑制伴随低背化的Q值的降低，代替板状的线路导体图案而使用柱状导体图案作为形成电感器的导体图案之一的情况进行了说明。厚度比线路导体图案大的柱状导体图案与线路导体图案相比电感较小。因此，若代替板状的线路导体图案而使用柱状导体图案作为形成电感器的导体图案之一，则有电感器的电感比所希望的值小的可能性。因此，在实施方式2～实施方式4中，对通过延长配置为绕特定轴卷绕的导体图案的合计长度(电感器的环路长)增大被该导体图案包围的部分(空芯部)的面积，来增大电感器的电感的情况进行说明。
在实施方式2以及实施方式3中，对延长柱状导体图案的情况进行说明。在实施方式4中，对增大两个柱状导体图案的层叠方向的距离的情况进行说明。
[实施方式2]
图7是实施方式2所涉及的LC谐振器2的外观立体图。图8是图7的LC谐振器2的外观透视图。LC谐振器2是在Z轴方向(层叠方向)层叠了多个电介质层的层叠体。
如图7以及图8所示，LC谐振器2例如为长方体状。将与多个电介质层的层叠方向垂直的最外层的面设为底面BF2以及上面UF2。将与多个电介质层的层叠方向平行的面中与ZX平面平行的面设为侧面SF21以及SF23。将与多个电介质层的层叠方向平行的面中与YZ平面平行的面设为侧面SF22以及SF24。LC谐振器2的厚度为H1。
在底面BF2形成有端子电极TE21～TE23。端子电极TE21～TE23例如是规则地配置了平面电极的LGA(Land Grid Array)端子。底面BF2与未图示的电路基板连接。遍及上面UF2、侧面SF24、以及底面BF2，配置端子电极TE24。在实施方式2中，端子电极TE24、TE22分别相当于图1的外部连接端子P1、P2。在侧面SF22形成有包含树脂的绝缘层INS21。
如图8所示，在LC谐振器2的内部形成有四棱柱状的柱状导体图案CL21、CL22、圆柱状的导通孔导体图案V21、V22、以及板状的电容器导体图案C21、C22。另外，在侧面SF22，在多个电介质层的外部配置有外部电极OE21。绝缘层INS21覆盖在外部露出的外部电极OE21的部分。通过绝缘层INS21，防止外部电极OE21与多个电介质层的外部的导体接触。
各柱状导体图案CL21、CL22形成为向X轴方向延伸。在从X轴方向俯视时，柱状导体图案CL21的Y轴方向以及Z轴方向上的长度均为D1。柱状导体图案CL21是剖面的形状为正方形的四棱柱。柱状导体图案CL22也相同。
导通孔导体图案V21向Z轴方向延伸，将柱状导体图案CL22与端子电极TE22连接。导通孔导体图案V21是剖面的形状为直径D1的圆柱。
从X轴方向俯视时的柱状导体图案CL21的面积比从Z轴方向俯视时的导通孔导体图案V21的面积大。柱状导体图案CL22也相同。比从Z轴方向俯视时的导通孔导体图案V21的面积大。
外部电极OE21向Z轴方向延伸，将柱状导体图案CL21与CL22连接。导通孔导体图案V22向Z轴方向延伸，将柱状导体图案CL21与电容器导体图案C21连接。电容器导体图案C22与柱状导体图案CL22连接。电容器导体图案C21与C22在Z轴方向对置，形成电容器C1。
通过将导通孔导体图案V22、柱状导体图案CL21、外部电极OE21以及柱状导体图案CL22配置为绕特定轴WA2卷绕，来形成电感器L1。
在实施方式2中，连接柱状导体图案CL21与CL22的外部电极OE21配置在与柱状导体图案CL21以及CL22的长边方向(X轴方向)正交的侧面SF22。因此，能够使柱状导体图案CL21和CL22延伸到侧面SF22。能够使柱状导体图案CL21以及CL22比图3的柱状导体图案CL11以及CL12长。能够使电感器L1的环路长比实施方式1长，能够进一步增大电感器L1的空芯部的面积。其结果，能够与实施方式1相比增大电感器L1的电感。
在实施方式2中，对连接柱状导体图案CL21以及CL22的连接导体为外部电极OE21的情况进行了说明。外部电极OE21全部的部分形成在多个电介质层的外部。也可以在安装LC谐振器2的位置的周边没有形成该连接导体的全部的部分的空间的情况下，在多个电介质层的外部形成该连接导体的一部分。
以上，根据实施方式2所涉及的LC谐振器，与实施方式1相同，能够抑制伴随低背化的Q值的降低。
并且，在实施方式2中，通过在多个电介质层的外部形成电感器所包含的连接两个柱状导体图案的一个连接导体，能够与实施方式1相比增大电感器的空芯部的面积。其结果，能够与实施方式1相比增大电感器的电感。
[实施方式3]
在实施方式2中，对通过在与柱状导体图案的长边方向正交的多个电介质层的一个侧面配置外部电极，来延长柱状导体图案的情况进行了说明。在实施方式3中，对在与柱状导体图案的长边方向正交的多个电介质层的两个侧面双方配置外部电极，进一步延长柱状导体图案的情况进行说明。
图9是实施方式3所涉及的LC谐振器3的外观立体图。图10是图9的LC谐振器3的外观透视图。LC谐振器3是在Z轴方向(层叠方向)层叠了多个电介质层的层叠体。
如图9以及图10所示，LC谐振器3例如是长方体状。将与层叠方向垂直的最外层的面设为底面BF3以及上面UF3。将与层叠方向平行的面中与ZX平面平行的面设为侧面SF31以及SF33。将与层叠方向平行的面中与YZ平面平行的面设为侧面SF32以及SF34。LC谐振器3的厚度为H1。
在底面BF3形成有端子电极TE31～TE33。端子电极TE31～TE33例如是规则地配置了平面电极的LGA(Land Grid Array)端子。在实施方式3中，端子电极TE32、TE33分别相当于图1的外部连接端子P1、P2。在侧面SF32形成有包含树脂的绝缘层INS31。在侧面SF34形成有包含树脂的绝缘层INS32。
如图10所示，在多个电介质层的内部形成有四棱柱状的柱状导体图案CL31、CL32、CL33、圆柱状的导通孔导体图案V31、板状的电容器导体图案C31、C32。
各柱状导体图案CL31、CL32、CL33形成为向X轴方向延伸。在从X轴方向俯视时，柱状导体图案CL31的Y轴方向以及Z轴方向上的长度均为D1。柱状导体图案CL31是剖面的形状为正方形的四棱柱。柱状导体图案CL32以及CL33也相同。
导通孔导体图案V31向Z轴方向延伸，将柱状导体图案CL31与端子电极TE32连接。导通孔导体图案V31是剖面的形状为直径D1的圆柱。
从X轴方向俯视时的柱状导体图案CL31的面积比从Z轴方向俯视时的导通孔导体图案V31的面积大。柱状导体图案CL32、CL33也相同。
在侧面SF32，在多个电介质层的外部配置有外部电极OE31。外部电极OE31向Z轴方向延伸，将柱状导体图案CL31与CL32连接。
绝缘层INS31覆盖外部电极OE31的在外部露出的部分。通过绝缘层INS31，防止外部电极OE31与多个电介质层的外部的导体接触。
在侧面SF34，在多个电介质层的外部配置有外部电极OE32。外部电极OE32向Z轴方向延伸，将柱状导体图案CL31与CL33连接。外部电极OE32与端子电极TE33连接。
绝缘层INS32覆盖外部电极OE32的在外部露出的部分。通过绝缘层INS32，防止外部电极OE32与多个电介质层的外部的导体接触。
电容器导体图案C31与柱状导体图案CL33连接。电容器导体图案C32与柱状导体图案CL32连接。电容器导体图案C31与C32在Z轴方向对置，形成电容器C1。
通过将柱状导体图案CL33、外部电极OE32、柱状导体图案CL31、外部电极OE31以及柱状导体图案CL32配置为绕特定轴WA3卷绕，形成电感器L1。
在实施方式3中，将柱状导体图案CL31与CL32连接的外部电极OE31、OE32分别配置在与柱状导体图案CL31以及CL32的长边方向(X轴方向)正交的侧面SF32、SF34。因此，能够使柱状导体图案CL31和CL32延伸至侧面SF32以及侧面SF34。能够使柱状导体图案CL31以及CL32比图8所示的柱状导体图案CL21以及CL22长。在实施方式3中，能够使电感器L1的环路长比实施方式2长，能够进一步增大电感器L1的空芯部的面积。其结果，能够与实施方式2相比增大电感器L1的电感。
以上根据实施方式3所涉及的LC谐振器，与实施方式1相同，能够抑制伴随低背化的Q值的降低。
并且，在实施方式3中，通过在多个电介质层的外部形成电感器所包含的连接两个柱状导体图案的两个连接导体，能够与实施方式2相比进一步增大电感器的空芯部的面积。其结果，能够进一步增大电感器的电感。
[实施方式4]
在实施方式2以及实施方式3中，对通过延长柱状导体图案来增大电感器的电感的情况进行了说明。在实施方式4中，对通过增大两个柱状导体图案的层叠方向的距离来增大电感器的电感的情况进行说明。
图11是实施方式4所涉及的LC谐振器4的外观立体图。图12是图11的LC谐振器4的外观透视图。LC谐振器4是在Z轴方向(层叠方向)层叠了多个电介质层的层叠体。
如图11以及图12所示，LC谐振器4例如为长方体状。将与多个电介质层的层叠方向垂直的最外层的面设为底面BF4以及上面UF4。将与多个电介质层的层叠方向平行的面中与ZX平面平行的面设为侧面SF41以及SF43。将与多个电介质层的层叠方向平行的面中与YZ平面平行的面设为侧面SF42以及SF44。LC谐振器4的层叠方向的宽度(厚度)为H1。
在底面BF4形成有端子电极TE41～TE43。端子电极TE41～TE43例如是规则地配置了平面电极的LGA(Land Grid Array)端子。在实施方式4中，端子电极TE42、TE43分别相当于图1的外部连接端子P1、P2。在侧面SF42形成有包含树脂的绝缘层INS41。在侧面SF44形成有包含树脂的绝缘层INS42。在上面UF4形成有包含树脂的绝缘层INS4。
如图10所示，在多个电介质层的内部形成有四棱柱状的柱状导体图案CL41、CL42、CL43、圆柱状的导通孔导体图案V41、板状的电容器导体图案C41、C42。
柱状导体图案CL41在多个电介质层的外部配置于上面UF4。柱状导体图案CL41形成为向X轴方向延伸。柱状导体图案CL42、CL43在多个电介质层的内部，形成为向X轴方向延伸。柱状导体图案CL41在从X轴方向俯视时，柱状导体图案CL41的Y轴方向以及Z轴方向上的长度均为D1。柱状导体图案CL41是剖面的形状为正方形的四棱柱。柱状导体图案CL42以及CL43也相同。
导通孔导体图案V41向Z轴方向延伸，将柱状导体图案CL42与端子电极TE42连接。导通孔导体图案V41是剖面的形状为直径D1的圆柱。
从X轴方向俯视时的柱状导体图案CL41的面积比从Z轴方向俯视时的导通孔导体图案V41的面积大。柱状导体图案CL42、CL43也相同。
在侧面SF42，在多个电介质层的外部配置有外部电极OE41。外部电极OE41向Z轴方向延伸，将柱状导体图案CL41与CL42连接。
绝缘层INS41覆盖外部电极OE41的在外部露出的部分。通过绝缘层INS41，防止外部电极OE41与多个电介质层的外部的导体接触。
在侧面SF44，在多个电介质层的外部配置有外部电极OE42。外部电极OE42向Z轴方向延伸，将柱状导体图案CL41与CL43连接。外部电极OE42与端子电极TE43连接。
绝缘层INS42覆盖外部电极OE42的在外部露出的部分。通过绝缘层INS42，防止外部电极OE42与多个电介质层的外部的导体接触。
电容器导体图案C41与柱状导体图案CL43连接。电容器导体图案C42与柱状导体图案CL42连接。电容器导体图案C41与C42在Z轴方向上对置，形成电容器C1。
通过将柱状导体图案CL43、外部电极OE42、柱状导体图案CL41、外部电极OE41、柱状导体图案CL42配置为绕特定轴WA4卷绕，形成电感器L1。
在实施方式4中，通过在多个电介质层的外部在上面UF4形成柱状导体图案CL41，能够使柱状导体图案CL41与CL42之间的距离比实施方式3的图11所示的柱状导体图案CL31与CL32之间的距离大。能够与实施方式3相比延长电感器L1的环路长，能够进一步增大电感器L1的空芯部的面积。其结果，能够与实施方式3相比增大电感器L1的电感。
以上，根据实施方式4所涉及的LC谐振器，与实施方式1相同，能够抑制伴随低背化的Q值的降低。
并且，在实施方式4中，通过在多个电介质层的外部形成电感器所包含的柱状导体图案，能够与实施方式3相比进一步增大电感器的空芯部的面积。其结果，能够进一步增大电感器的电感。
还预定这次公开的各实施方式能够在不矛盾的范围内适当地组合实施。应当认为这次公开的实施方式并不是在全部的点进行例示的限制性的实施方式。本发明的范围不由上述的说明表示而由权利要求书表示，且包含与权利要求书等同的意思以及范围内的全部变更。
附图标记说明
1～4、10、20…LC谐振器，C11、C12、C21、C22、C31、C32、C41、C42、C101、C102、C201、C202…电容器导体图案，C1…电容器，CL11、CL12、CL21、CL22、CL31～CL33、CL41～CL43…柱状导体图案，INS4、INS21、INS31、INS32、INS41、INS42…绝缘层，L1…电感器，OE21、OE31、OE32、OE41、OE42…外部电极，P1、P2…外部连接端子，PL101、PL201…线路导体图案，TE1～TE4、TE21～TE24、TE31～TE33、TE41～TE43、TE101～TE104、TE201～TE204…端子电极，V1～V3、V21、V22、V31、V41、V101～V103、V201～V203…导通孔导体图案。

Claims (10)

1.一种LC谐振器，是在层叠方向上层叠了多个电介质层的LC谐振器，具备：
外部连接端子；
电感器，其形成为绕与上述层叠方向正交的特定轴卷绕；
电容器，其与上述电感器连接；以及
导通孔导体图案，其从上述电感器向上述层叠方向延伸，并将上述电感器与上述外部连接端子连接，
上述电感器包含向与上述层叠方向正交的第一方向延伸的第一柱状导体图案，
从上述第一方向俯视时的上述第一柱状导体图案的面积在从上述层叠方向俯视时的上述导通孔导体图案的面积以上。
2.根据权利要求1所述的LC谐振器，其中，
在从上述第一方向俯视时，上述层叠方向上的上述第一柱状导体图案的第二长度与和上述层叠方向以及上述第一方向双方正交的第二方向上的上述第一柱状导体图案的第一长度的比在1以上。
3.根据权利要求2所述的LC谐振器，其中，
上述电感器包含：
第二柱状导体图案，其向上述第一方向延伸；
第一连接导体，其向上述层叠方向延伸，并将上述第一柱状导体图案与上述第二柱状导体图案连接；以及
第二连接导体，其向上述层叠方向延伸，并将上述第一柱状导体图案与上述电容器连接，
上述第一柱状导体图案、上述第一连接导体以及上述第二柱状导体图案配置为卷绕上述特定轴，
上述第二柱状导体图案与上述第二连接导体经由上述电容器连接，
上述导通孔导体图案将上述第二柱状导体图案与上述外部连接端子连接。
4.根据权利要求3所述的LC谐振器，其中，
在从上述第一方向俯视时，上述层叠方向上的上述第二柱状导体图案的第四长度与上述第二方向上的上述第二柱状导体图案的第三长度的比在1以上，
从上述第一方向俯视时的上述第二柱状导体图案的面积在从上述层叠方向俯视时的上述导通孔导体图案的面积以上。
5.根据权利要求3或者权利要求4所述的LC谐振器，其中，
上述第一连接导体的至少一部分从沿着上述层叠方向的上述多个电介质层的第一侧面向外部露出，
上述LC谐振器还具备覆盖上述第一连接导体的在上述多个电介质层的外部露出的部分的第一侧面绝缘部。
6.根据权利要求5所述的LC谐振器，其中，
上述第一连接导体在上述多个电介质层的外部配置在上述第一侧面。
7.根据权利要求5或者权利要求6所述的LC谐振器，其中，
上述第二连接导体的至少一部分从与上述第一侧面平行的上述多个电介质层的第二侧面向上述多个电介质层的外部露出，
上述LC谐振器还具备覆盖上述第二连接导体的在上述多个电介质层的外部露出的部分的第二侧面绝缘部。
8.根据权利要求7所述的LC谐振器，其中，
上述第二连接导体在上述多个电介质层的外部配置在上述第二侧面。
9.根据权利要求1～8中任意一项所述的LC谐振器，其中，
上述第一柱状导体图案的至少一部分从与上述层叠方向正交的上述多个电介质层的特定面向上述多个电介质层的外部露出，
上述LC谐振器还具备覆盖上述第一柱状导体图案的在上述多个电介质层的外部露出的部分的绝缘部。
10.根据权利要求9所述的LC谐振器，其中，
上述第一柱状导体图案在上述多个电介质层的外部配置在上述特定面。
CN201780085123.1A 2017-01-31 2017-09-29 Lc谐振器 Active CN110235361B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-015429 2017-01-31
JP2017015429 2017-01-31
PCT/JP2017/035564 WO2018142667A1 (ja) 2017-01-31 2017-09-29 Ｌｃ共振器

Publications (2)

Publication Number Publication Date
CN110235361A true CN110235361A (zh) 2019-09-13
CN110235361B CN110235361B (zh) 2022-12-30

Family

ID=63040419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780085123.1A Active CN110235361B (zh) 2017-01-31 2017-09-29 Lc谐振器

Country Status (5)

Country Link
US (1) US11315726B2 (zh)
JP (1) JP6989535B2 (zh)
CN (1) CN110235361B (zh)
TW (1) TWI683536B (zh)
WO (1) WO2018142667A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086553A2 (ja) * 2003-03-26 2004-10-07 Murata Manufacturing Co., Ltd. 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置
JP2005268935A (ja) * 2004-03-16 2005-09-29 Murata Mfg Co Ltd Ｌｃ共振子
JP2010232765A (ja) * 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
US20150116056A1 (en) * 2013-10-30 2015-04-30 Murata Manufacturing Co., Ltd. Electronic component

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598940B2 (ja) * 1988-01-27 1997-04-09 株式会社村田製作所 Ｌｃ複合部品
DE4117878C2 (de) 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
JP3382215B2 (ja) * 1990-05-31 2003-03-04 株式会社東芝 平面型磁気素子及びその製造方法並びに平面型磁気素子を備えた半導体装置
JP2001144566A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd 共振器、フィルタおよびフィルタモジュール
JP2003059722A (ja) * 2001-08-10 2003-02-28 Murata Mfg Co Ltd 積層型インダクタ及びその製造方法
JP4191506B2 (ja) 2003-02-21 2008-12-03 Ｔｄｋ株式会社 高密度インダクタおよびその製造方法
TWI330879B (en) * 2007-01-29 2010-09-21 Via Tech Inc Spiral inductor with multilayer structure
WO2008133018A1 (ja) * 2007-04-13 2008-11-06 Murata Manufacturing Co., Ltd. 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法
JP2009076719A (ja) * 2007-09-21 2009-04-09 Panasonic Corp チップ型ｌｃ複合素子
TW201036245A (en) * 2009-03-30 2010-10-01 Univ Nat Sun Yat Sen Stacked LC resonator and bandpass filter of using the same
TWI492446B (zh) * 2010-11-19 2015-07-11 Murata Manufacturing Co Electronic Parts
JP5621823B2 (ja) 2012-09-14 2014-11-12 株式会社村田製作所 高周波フィルタ
CN205212798U (zh) * 2013-05-09 2016-05-04 株式会社村田制作所 Lc并联谐振元件
JP5821914B2 (ja) * 2013-08-28 2015-11-24 株式会社村田製作所 高周波部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086553A2 (ja) * 2003-03-26 2004-10-07 Murata Manufacturing Co., Ltd. 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置
JP2005268935A (ja) * 2004-03-16 2005-09-29 Murata Mfg Co Ltd Ｌｃ共振子
JP2010232765A (ja) * 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
US20150116056A1 (en) * 2013-10-30 2015-04-30 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
TW201836266A (zh) 2018-10-01
JPWO2018142667A1 (ja) 2019-11-07
US20190333691A1 (en) 2019-10-31
US11315726B2 (en) 2022-04-26
JP6989535B2 (ja) 2022-01-05
WO2018142667A1 (ja) 2018-08-09
CN110235361B (zh) 2022-12-30
TWI683536B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
US5552756A (en) Chip-type common mode choke coil
CN205543167U (zh) 包含线圈和电容器的层叠复合电子部件
KR102075188B1 (ko) 미리 정의된 전류 리턴을 갖는 인덕터 구조물
US10944376B2 (en) LC resonator and LC filter
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
KR20150089142A (ko) 복합 전자부품 및 그 실장 기판
US7149071B2 (en) Controlled resistance capacitors
US6621400B2 (en) Electronic part and a complex electronic device
CN103997311A (zh) 一种基于平面型耦合电感的3-d全集成emi滤波器
CN208157196U (zh) 线圈部件
US7061772B2 (en) Electronic circuit with transmission line type noise filter
CN110235361A (zh) Lc谐振器
CN109219859A (zh) Lc器件以及lc器件的制造方法
KR100586947B1 (ko) 인덕턴스 감소 구조를 갖는 적층 세라믹 커패시터
WO2021241104A1 (ja) Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ
CN210609161U (zh) 基于pcb的射频双工器及移动终端
CN208424321U (zh) 一种自偏置钡微波介质滤波器
CN209249234U (zh) 电子设备
JP2835122B2 (ja) 積層複合部品とその製造方法
CN211182199U (zh) 一种滤波器封装结构
US11736083B2 (en) Multilayered filter device
CN108401368A (zh) 一种电路板和电子设备
CN103839667A (zh) 平面高压变压器
CN213583314U (zh) 可调谐电感
JP6664257B2 (ja) ローパスフィルター

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant